JP2019067994A - 積層基板とその製造方法 - Google Patents
積層基板とその製造方法 Download PDFInfo
- Publication number
- JP2019067994A JP2019067994A JP2017194304A JP2017194304A JP2019067994A JP 2019067994 A JP2019067994 A JP 2019067994A JP 2017194304 A JP2017194304 A JP 2017194304A JP 2017194304 A JP2017194304 A JP 2017194304A JP 2019067994 A JP2019067994 A JP 2019067994A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- post
- melting point
- point metal
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 298
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002844 melting Methods 0.000 claims abstract description 79
- 230000008018 melting Effects 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 19
- 239000012790 adhesive layer Substances 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims description 46
- 230000001070 adhesive effect Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 239000002923 metal particle Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 13
- 239000002245 particle Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 229910020830 Sn-Bi Inorganic materials 0.000 description 7
- 229910018728 Sn—Bi Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910020888 Sn-Cu Inorganic materials 0.000 description 4
- 229910019204 Sn—Cu Inorganic materials 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 電子部品を内蔵する積層基板を好適に製造する。【解決手段】 積層基板であって、第１基板と、貫通孔を備える第２基板と、第３基板と、前記第１基板の裏面と前記第２基板の表面を接着する第１接着層と、前記第２基板の裏面と前記第３基板の表面を接着する第２接着層と、前記第１接着層を貫通しており、前記第１基板と前記第２基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第１ポストと、前記第２接着層を貫通しており、前記第２基板と前記第３基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第２ポストと、前記第３基板の前記表面に固定されており、前記第２基板の前記貫通孔内に配置されている電子部品を備える。【選択図】図１
Description
本明細書に開示の技術は、積層基板とその製造方法に関する。
特許文献１には、積層基板が開示されている。この積層基板は、複数の基板が積層された構造を有している。また、積層基板の内部に、電子部品が埋め込まれている。また、積層基板内の各基板（より詳細には、各基板の配線）は、層間接続体（以下、本明細書では、ポストと呼ぶ）によって電気的に接続されている。
また、特許文献２には、導電性ペーストによってポストを形成する技術が開示されている。この技術では、積層される前の基板の表面に導電性ペーストによってバンプを形成する。次に、各基板の間に接着シートを介在させた状態で複数の基板を積層する。このとき、バンプが接着シートに押圧されることで、バンプが接着シートを貫通する。次に、積層した基板をプレスしながら加熱して、基板を互いに接着させる。これによって、積層基板を形成する。バンプは、接着シートを貫通するので、接着シートの両側の基板を電気的に接続するポストとなる。この方法によれば、積層基板を低コストで製造できる。
特許文献２の方法では、積層した基板をプレスしながら加熱するときに、接着シートが軟化して流動する。このため、流動する接着シートによって導電性ペーストが流されて、ポストが斜めに形成されたり、ポストの位置がずれる場合がある。このため、ポストが配線に好適に接続されず、導通不良となる場合がある。したがって、本明細書では、電子部品を内蔵する積層基板をより好適に製造する技術を提案する。
本明細書に開示の積層基板は、第１基板と、貫通孔を備える第２基板と、第３基板と、前記第１基板の前記裏面と前記第２基板の前記表面を接着する第１接着層と、前記第２基板の前記裏面と前記第３基板の前記表面を接着する第２接着層と、前記第１接着層を貫通しており、前記第１基板と前記第２基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第１ポストと、前記第２接着層を貫通しており、前記第２基板と前記第３基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第２ポストと、前記第３基板の前記表面に固定されており、前記第２基板の前記貫通孔内に配置されている電子部品を備える。
この積層基板は、以下のように製造することができる。まず、第１貫通孔を備える第１接着シート（第１接着層となるシート）、第２貫通孔と第３貫通孔を備える第２接着シート（第２接着層となるシート）、及び、第４貫通孔を備える第２基板を準備する。また、接着前の第１基板、第２基板または第３基板に対して、以下の工程を行う。第１基板の裏面または第２基板の表面に高融点金属と低融点金属が混合された導電性ペーストを塗布し、塗布した導電性ペーストを加熱して半焼結状態とすることで第１ポストを形成する。また、第２基板の裏面または第３基板の表面に高融点金属と低融点金属が混合された導電性ペーストを塗布し、塗布した導電性ペーストを加熱して半焼結状態とすることで第２ポストを形成する。なお、本明細書において、半焼結状態とは、低融点金属の少なくとも一部が合金化せずに残存しており、複数の高融点金属の粒子が低融点金属によって接続されている状態を意味する。また、第３基板の表面に電子部品を固定する。以上の工程を行った後に、第１基板の裏面と第２基板の表面の間に第１接着シートを配置するとともに第２基板の裏面と第３基板の表面の間に第２接着シートを配置した状態で第１基板、第２基板、及び、第３基板を積層し、第１基板、第２基板、及び、第３基板を積層方向にプレスしながら加熱することで、第１基板、第２基板、及び、第３基板を互いに接着する。これによって、積層基板が得られる。ここでは、第１ポストが第１貫通孔の内部に配置されることで第１ポストによって第１基板が第２基板に電気的に接続される。また、第２ポストが第２貫通孔の内部に配置されることで第２ポストによって第２基板が第３基板に電気的に接続される。さらに、電子部品が第３貫通孔と第４貫通孔の内部に配置されることで、積層基板の内部に電子部品が埋め込まれる。また、この工程では、第１接着シートと第２接着シートに熱が加わる。各接着シートは、加熱状態で加圧されることで軟化して流動する。他方、半焼結状態の第１ポストと第２ポストでは高融点金属の粒子が低融点金属によって拘束されているので、第１ポストと第２ポストは比較的高い強度を有している。このため、接着シートが流動しても、第１ポストと第２ポストは流動し難い。したがって、接着シートの流動によって各ポストが導通不良となることを抑制することができる。このように、この積層基板の構造によれば、各ポストの導通不良を抑制しながら積層基板を製造することができる。
また、本明細書は、積層基板の製造方法を提案する。この製造方法は、第１接着シート準備工程、第２接着シート準備工程、第２基板準備工程、第１ポスト形成工程、第２ポスト形成工程、電子部品固定工程、及び、接着工程を有する。第１接着シート準備工程では、第１貫通孔を備える第１接着シートを準備する。第２接着シート準備工程では、第２貫通孔と第３貫通孔を備える第２接着シートを準備する。第２基板準備工程では、第４貫通孔を備える第２基板を準備する。前記第１ポスト形成工程では、第１基板の裏面または第２基板の表面に高融点金属と低融点金属が混合された導電性ペーストを塗布し、塗布した前記導電性ペーストを加熱して半焼結状態とすることで第１ポストを形成する。前記第２ポスト形成工程では、前記第２基板の裏面または第３基板の表面に前記高融点金属と前記低融点金属が混合された前記導電性ペーストを塗布し、塗布した前記導電性ペーストを加熱して半焼結状態とすることで第２ポストを形成する。前記電子部品固定工程では、前記第３基板の前記表面に電子部品を固定する。前記接着工程では、前記第１接着シートを準備する前記工程、前記第２接着シートを準備する前記工程、前記第２基板を準備する前記工程、前記第１ポストを形成する前記工程、前記第２ポストを形成する前記工程、及び、前記電子部品を固定する前記工程の後に、前記第１基板の前記裏面と前記第２基板の前記表面の間に前記第１接着シートを配置するとともに前記第２基板の前記裏面と前記第３基板の前記表面の間に前記第２接着シートを配置した状態で前記第１基板、前記第２基板、及び、前記第３基板を積層し、前記第１基板、前記第２基板、及び、前記第３基板を積層方向にプレスしながら加熱することで、前記第１基板、前記第２基板、及び、前記第３基板を互いに接着する。前記接着工程では、前記第１ポストが前記第１貫通孔の内部に配置されることで前記第１ポストによって前記第１基板が前記第２基板に電気的に接続され、前記第２ポストが前記第２貫通孔の内部に配置されることで前記第２ポストによって前記第２基板が前記第３基板に電気的に接続され、前記電子部品が前記第３貫通孔と前記第４貫通孔の内部に配置される。
なお、第１接着シート準備工程、第２接着シート準備工程、第２基板準備工程、第１ポスト形成工程、第２ポスト形成工程、及び、電子部品接続工程は、どのような順序で行ってもよい。また、第１接着シート準備工程は、第１接着シートに第１貫通孔を形成する工程であってもよいし、第１貫通孔を備える第１接着シートを調達する工程であってもよい。また、第２接着シート準備工程は、第２接着シートに第２貫通孔と第３貫通孔を形成する工程であってもよいし、第２貫通孔と第３貫通孔を備える第２接着シートを調達する工程であってもよい。また、第２基板準備工程は、第２基板に第４貫通孔を形成する工程であってもよいし、第４貫通孔を備える第２基板を調達する工程であってもよい。
この製造方法によれば、接着シートが流動しても、半焼結状態の第１ポストと第２ポストは流動し難い。したがって、接着シートの流動によって各ポストが導通不良となることを抑制することができる。この製造方法によれば、各ポストの導通不良を抑制しながら積層基板を製造することができる。
図１は、実施形態の積層基板１０の断面図を示している。積層基板１０は、上部基板１２、中間基板１４、及び、下部基板１６を積層した構造を備えている。上部基板１２、中間基板１４、及び、下部基板１６のそれぞれは、プリント配線基板である。上部基板１２は、絶縁体により構成された基板本体１２ａと、基板本体１２ａの上面及び下面に設けられた配線１２ｂを備えている。配線１２ｂは、銅によって構成されている。上部基板１２の上面の配線１２ｂと下面の配線１２ｂは、スルーホール１２ｃ等によって接続されている。中間基板１４は、絶縁体により構成された基板本体１４ａと、基板本体１４ａの上面及び下面に設けられた配線１４ｂを備えている。配線１４ｂは、銅によって構成されている。中間基板１４の上面の配線１４ｂと下面の配線１４ｂは、スルーホール１４ｃ等によって接続されている。下部基板１６は、絶縁体により構成された基板本体１６ａと、基板本体１６ａの上面及び下面に設けられた配線１６ｂを備えている。配線１６ｂは、銅によって構成されている。下部基板１６の上面の配線１６ｂと下面の配線１６ｂは、スルーホール１６ｃ等によって接続されている。上部基板１２の下面と中間基板１４の上面の間には、プリプレグ２０が配置されている。プリプレグ２０は、上部基板１２の下面と中間基板１４の上面を接着している。プリプレグ２０は、絶縁体により構成されている。中間基板１４の下面と下部基板１６の上面の間には、プリプレグ２２が配置されている。プリプレグ２２は、中間基板１４の下面と下部基板１６の上面を接着している。プリプレグ２２は、絶縁体により構成されている。プリプレグ２０、２２が基板１２、１４、１６を互いに接着していることで、基板１２、１４、１６が一体化して積層基板１０が構成されている。
上部基板１２と中間基板１４の間には、ポスト３０が配置されている。ポスト３０は、高融点金属（本実施形態では、Ｃｕ（銅））と低融点金属（本実施形態では、Ｓｎ−Ｂｉ合金（錫とビスマスの合金））とが合金化した金属により構成されている。ポスト３０は、プリプレグ２０を上面から下面まで貫通しており、上部基板１２と中間基板１４に接している。ポスト３０は、上部基板１２の下面の配線１２ｂと中間基板１４の上面の配線１４ｂとを接続している。
中間基板１４と下部基板１６の間には、ポスト３２が配置されている。ポスト３２は、ポスト３０と同様に、高融点金属（Ｃｕ）と低融点金属（Ｓｎ−Ｂｉ合金）とが合金化した金属により構成されている。ポスト３２は、プリプレグ２２を上面から下面まで貫通しており、中間基板１４と下部基板１６に接している。ポスト３２は、中間基板１４の下面の配線１４ｂと下部基板１６の上面の配線１６ｂとを接続している。
上部基板１２の下面には、電子部品４０が固定されている。電子部品４０は、はんだ及び導電性接合材（図示省略）によって、上部基板１２の下面の配線１２ｂに接続されている。中間基板１４は、その上面から下面まで貫通する貫通孔１４ｄを有している。電子部品４０は、プリプレグ２０を貫通して貫通孔１４ｄ内に挿入されている。すなわち、電子部品４０の一部（図１における下端部）が、貫通孔１４ｄ内に配置されている。
下部基板１６の上面には、電子部品４２が固定されている。電子部品４２は、はんだ及び導電性接合材（図示省略）によって、下部基板１６の上面の配線１６ｂに接続されている。中間基板１４は、その上面から下面まで貫通する貫通孔１４ｅを有している。電子部品４２は、プリプレグ２２を貫通して貫通孔１４ｅ内に挿入されている。すなわち、電子部品４２の一部（図１における上端部）が、貫通孔１４ｅ内に配置されている。
なお、電子部品４０、４２は、例えば、コンデンサ、抵抗、ダイオード等である。電子部品４０、４２は、例えば、ＱＦＰ（quad flat package）、ＴＳＯＰ（thin small outline package）、ＳＯＰ（small outline package）、ＣＳＰ（chip size package）、ＢＧＡ（ball grid array）等のパッケージ品である。
次に、積層基板１０の製造方法について説明する。図２は、積層基板１０の製造方法を示している。図２に示すように、積層基板１０の製造工程では、中間基板１４に対する工程（ステップＳ２〜Ｓ６）、上部基板１２に対する工程（ステップＳ８〜Ｓ１０）、下部基板１６に対する工程（ステップＳ１２〜Ｓ１４）、プリプレグ２０に対する工程（ステップＳ１６）及びプリプレグ２２に対する工程（ステップＳ１８）を個別に実施し、その後に、各部材を積層して互いに接着する工程（ステップＳ２０〜Ｓ２２）を行う。
ステップＳ２では、中間基板１４を用意する。中間基板１４は、一般的なプリント配線基板の製造工程と同様の工程で作製される。すなわち、基板本体１４ａの上面及び下面に所望のパターンで配線１４ｂが設けられる。また、基板本体１４ａに、貫通孔１４ｄ、１４ｅが形成される。ステップＳ２では、外部から中間基板１４を調達してもよいし、中間基板１４を作製してもよい。なお、図では中間基板１４が２層板（２層の配線を有する基板）となっているが、中間基板１４は多層板であってもよい。
ステップＳ４では、中間基板１４の上面にポスト３０を形成する。ステップＳ４では、ポスト３０の印刷、ポスト３０の乾燥、及び、ポスト３０の加熱の３つの処理を行う。
まず、ポスト３０の印刷を行う。ここでは、まず、図３に示すように、中間基板１４の上面にメタルマスク５０を設置する。メタルマスク５０は、開口部５０ａを有している。開口部５０ａを、ポスト３０を形成すべき位置にある配線１４ｂ上に配置する。次に、メタルマスク５０の開口部５０ａ内に導電性ペーストを充填することで、ポスト３０を形成する。導電性ペーストは、高融点金属（本実施形態では、Ｃｕ）の粒子と低融点金属（本実施形態では、Ｓｎ−Ｂｉ合金）の粒子がバインダ樹脂中に分散されたペーストである。高融点金属の融点は、低融点金属の融点よりも高い。本実施形態では、高融点金属（Ｃｕ）の融点は１０８５℃であり、低融点金属（Ｓｎ−Ｂｉ合金）の融点は１３９℃である。開口部５０ａ内に導電性ペーストを充填したら、メタルマスク５０を中間基板１４から取り外す。
次に、ポスト３０の乾燥を行う。ここでは、ポスト３０を乾燥させることで、導電性ペースト中のバインダ樹脂に含有されている溶剤を気化させる。図４は、ポスト３０の乾燥が完了した段階におけるポスト３０の内部構造を示している。図４に示すように、乾燥したバインダ樹脂６０の内部に、高融点金属粒子６２と低融点金属粒子６４が分散した状態で存在している。この状態では、高融点金属粒子６２と低融点金属粒子６４がバインダ樹脂６０によって保持されているので、ポスト３０の機械的強度は低い。なお、高融点金属粒子６２の粒径は、例えば、５〜１５μｍであり、低融点金属粒子６４の粒径は、例えば、１０〜４０μｍである。
次に、ポスト３０の加熱を行う。ここでは、ポスト３０が形成された中間基板１４を、低融点金属の融点よりも高く、高融点金属の融点よりも低い温度で熱処理することで、ポスト３０を半焼結状態にする。ここでは、例えば、加熱温度を１４０〜１８０℃とし、加熱時間を３０秒〜１０分とすることができる。図５は、加熱処理後のポスト３０の内部構造を示している。図５に示すように、加熱処理後においても、低融点金属６４（低融点金属粒子６４（図４参照）を構成していた低融点金属）の大部分が合金化せずに残存している。また、加熱処理によって低融点金属粒子６４が溶融するので、加熱処理後に低融点金属６４が高融点金属粒子６２の周囲に分布している。多数の高融点金属粒子６２が、低融点金属６４によって接続されている。このため、加熱処理前の状態（すなわち、図４のように、各粒子６２、６４がバインダ樹脂６０によって接続されている状態）よりも、加熱後の半焼結状態の方が、ポスト３０の機械的強度が高くなる。
次に、ステップＳ６において、中間基板１４の下面にポスト３２を形成する。ステップＳ６では、ステップＳ４と同様にして、ポスト３２を形成する。すなわち、ポスト３２の印刷、ポスト３２の乾燥、及び、ポスト３２の加熱の３つの処理によって、半焼結状態のポスト３２を形成する。ステップＳ４、Ｓ６を実施することで、図６に示すように、中間基板１４の上面の配線１４ｂ上にポスト３０が設けられ、中間基板１４の下面の配線１４ｂ上にポスト３２が設けられる。
ステップＳ８では、上部基板１２を用意する。上部基板１２は、一般的なプリント配線基板の製造工程と同様の工程で作製される。すなわち、基板本体１２ａの上面及び下面に所望のパターンで配線１２ｂが設けられる。ステップＳ８では、外部から上部基板１２を調達してもよいし、上部基板１２を作製してもよい。なお、図では上部基板１２が２層板（２層の配線を有する基板）となっているが、上部基板１２は多層板であってもよい。
ステップＳ１０では、図７に示すように、上部基板１２の下面の配線１２ｂに、電子部品４０を実装する。
ステップＳ１２では、下部基板１６を用意する。下部基板１６は、一般的なプリント配線基板の製造工程と同様の工程で作製される。すなわち、基板本体１６ａの上面及び下面に所望のパターンで配線１６ｂが設けられる。ステップＳ１２では、外部から下部基板１６を調達してもよいし、下部基板１６を作製してもよい。なお、図では下部基板１６が２層板（２層の配線を有する基板）となっているが、下部基板１６は多層板であってもよい。
ステップＳ１４では、図８に示すように、下部基板１６の上面の配線１６ｂに、電子部品４２を実装する。
ステップＳ１６では、貫通孔２０ａと貫通孔２０ｂを備えるプリプレグ２０を用意する。図９に示すように、貫通孔２０ａ、２０ｂは、プリプレグ２０を上面から下面まで貫通している。貫通孔２０ａは、ポスト３０（図６参照）に対応する位置にポスト３０を挿入可能な大きさで形成される。また、貫通孔２０ｂは、電子部品４０（図７参照）に対応する位置に電子部品４０を挿入可能な大きさで形成される。ステップＳ１６では、プリプレグ２０に貫通孔２０ａ、２０ｂを形成してもよいし、貫通孔２０ａ、２０ｂが形成されているプリプレグ２０を外部から調達してもよい。
ステップＳ１８では、貫通孔２２ａと貫通孔２２ｂを備えるプリプレグ２２を用意する。図１０に示すように、貫通孔２２ａ、２２ｂは、プリプレグ２２を上面から下面まで貫通している。貫通孔２２ａは、ポスト３２（図６参照）に対応する位置にポスト３２を挿入可能な大きさで形成される。また、貫通孔２２ｂは、電子部品４２（図８参照）に対応する位置に電子部品４２を挿入可能な大きさで形成される。ステップＳ１８では、プリプレグ２２に貫通孔２２ａ、２２ｂを形成してもよいし、貫通孔２２ａ、２２ｂが形成されているプリプレグ２０を外部から調達してもよい。
ステップＳ２〜Ｓ１８を実施したら、ステップＳ２０において、図１１に示すように、下側から、下部基板１６、プリプレグ２２、中間基板１４、プリプレグ２０、上部基板１２の順序でこれらを積層する。下部基板１６上にプリプレグ２２を載せるときに、プリプレグ２２の貫通孔２２ｂ内に電子部品４２が挿入される。プリプレグ２２上に中間基板１４を載せるときに、プリプレグ２２の貫通孔２２ａ内にポスト３２が挿入されると共に、中間基板１４の貫通孔１４ｅ内に電子部品４２が挿入される。ポスト３２は、貫通孔２２ａ内で下部基板１６の上面の配線１６ｂと接触する。中間基板１４上にプリプレグ２０を載せるときに、プリプレグ２０の貫通孔２０ａ内にポスト３０が挿入される。プリプレグ２０上に上部基板１２を載せるときに、電子部品４０がプリプレグ２０の貫通孔２０ｂ内と中間基板１４の貫通孔１４ｄ内に挿入される。また、ポスト３０が、上部基板１２の下面の配線１２ｂと接触する。
ステップＳ２２では、図１１に示す積層体１０ａを、積層方向にプレスしながら加熱する。ステップＳ２２は、真空雰囲気下で実施することが好ましい。ステップＳ２２では、ステップＳ４、Ｓ６におけるポスト３０、３２の加熱温度よりも高く、高融点金属の融点よりも低い温度で積層体を加熱する。ここでは、例えば、加熱時間を１６０℃〜２００℃とし、加熱時間を５分〜９０分とすることができる。また、プレス圧力を、例えば、１ＭＰａ〜４ＭＰａとすることができる。ポスト３０は、上部基板１２の配線１２ｂに向かって押し付けられた状態で加熱される。加熱によって、ポスト３０が焼結するとともに、ポスト３０が配線１２ｂに接合される。また、ポスト３２は、下部基板１６の配線１６ｂに向かって押し付けられた状態で加熱される。加熱によって、ポスト３２が焼結するとともに、ポスト３２が配線１６ｂに接合される。また、加熱によって、プリプレグ２０、２２が、一旦軟化し、その後に硬化する。このため、硬化したプリプレグ２０が上部基板１２と中間基板１４に接着し、硬化したプリプレグ２２が中間基板１４と下部基板１６に接着する。このため、プリプレグ２０、２２を介して、上部基板１２、中間基板１４、及び、下部基板１６が互いに接着される。その結果、図１に示す積層基板１０が完成する。
ステップＳ２２の初期に、加熱により軟化したプリプレグ２０、２２がプレスされることで、プリプレグ２０、２２が基板１２、１４、１６に沿う方向に流動する。ポスト３０の機械的強度が弱いと、流動するプリプレグ２０によってポスト３０が押し流されて、ポスト３０の位置がずれたりポスト３０が斜めに形成されることがある。これによって、ポスト３０が配線１２ｂに接続されずに導通不良となる場合がある。また、ポスト３２の機械的強度が弱いと、流動するプリプレグ２２によってポスト３２が押し流されて、ポスト３２の位置がずれたりポスト３２が斜めに形成されることがある。これによって、ポスト３２が配線１６ｂに接続されずに導通不良となる場合がある。しかしながら、本実施形態では、焼結前のポスト３０、３２が、図５に示す半焼結状態（多数の高融点金属粒子６２が低融点金属６４によって互いに接続された状態）であるので、比較的高い機械的強度を有する。したがって、ポスト３０、３２が流されることを抑制することができ、ポスト３０、３２の導通不良を抑制することができる。
また、ステップＳ２２では、ポスト３０が加熱されることで、ポスト３０の内部の低融点金属６４が溶融し、溶融した低融点金属６４が高融点金属粒子６２（すなわち、Ｃｕ）及び隣接する配線１２ｂ、１４ｂ（すなわち、Ｃｕ）と合金化する。これによって、ポスト３０が熱的により安定した構造となるとともに、ポスト３０が配線１２ｂ、１４ｂに対して強固に接続される。図１２は、ステップＳ２２を実施した後のポスト３０の内部構造を示している。図１２に示すように、Ｓｎ−Ｃｕ合金６６中に高融点金属粒子６２とＢｉ粒子６８が分散している。高融点金属粒子６２の周辺に、Ｂｉ単体からなるＢｉ粒子６８が分散して配置されている。Ｓｎ−Ｃｕ合金６６は、図５に示す低融点金属６４（すなわち、Ｓｎ−Ｂｉ合金）に含まれるＳｎと高融点金属粒子６２（すなわち、Ｃｕ）が合金化して生成された合金である。また、Ｂｉ粒子６８は、図５に示す低融点金属６４に含まれるビスマスが単体として析出した部分である。Ｓｎ−Ｃｕ合金６６（Ｃｕ６Ｓｎ５またはＣｕ３Ｓｎ）の融点は４１５℃以上であり、Ｂｉ粒子６８（Ｂｉ単体）の融点は２７１℃である。Ｓｎ−Ｃｕ合金６６及びＢｉ粒子６８の融点は、いずれも、低融点金属６４（Ｓｎ−Ｂｉ合金）の融点（すなわち、１３９℃）よりも高い。このように、ポスト３０が焼結することで、ポスト３０が熱的に安定化する。また、ステップＳ２２では、ポスト３０と同様にして、ポスト３２の低融点金属６４が、高融点金属粒子６２及び隣接する配線１４ｂ、１６ｂと合金化する。すなわち、ポスト３２の内部構造が、図１２に示す構造となる。これによって、ポスト３２が熱的に安定化するとともに、ポスト３２が配線１４ｂ、１６ｂに対して強固に接続される。
ステップＳ２２を実施することで、図１に示すように、電子部品４０、４２を内蔵する積層基板１０が完成する。上述したように、この製造方法によれば、導電性ペーストを用いてポスト３０、３２を形成できるので、低コストで積層基板１０を製造することができる。また、プレス工程においてポスト３０、３２が流されることを抑制できるので、ポスト３０、３２が配線１２ｂ、１４ｂ、１６ｂに対して導通不良となることを抑制することができる。したがって、この製造方法によれば、高い歩留まりで積層基板１０を製造することができる。
なお、上述した実施形態では、積層工程（ステップＳ２０）の前に、中間基板１４の上面の配線１４ｂ上にポスト３０を形成し、プレス工程（ステップＳ２２）において、ポスト３０を上部基板１２の下面の配線１２ｂに接合した。しかしながら、積層工程の前に、上部基板１２の下面の配線１２ｂ上にポスト３０を形成し、プレス工程において、ポスト３０を中間基板１４の上面の配線１４ｂに接合してもよい。
また、上述した実施形態では、積層工程（ステップＳ２０）の前に、中間基板１４の下面の配線１４ｂ上にポスト３２を形成し、プレス工程（ステップＳ２２）において、ポスト３２を下部基板１６の上面の配線１６ｂに接合した。しかしながら、積層工程の前に、下部基板１６の上面の配線１６ｂ上にポスト３２を形成し、プレス工程において、ポスト３２を中間基板１４の下面の配線１４ｂに接合してもよい。
また、上述した実施形態では、導電性ペーストに含まれる高融点金属として銅を用いたが、アルミニウム、銀、金、銅合金、Ｃｕ−Ｓｎ合金等を用いてもよい。また、導電性ペーストに含まれる高融点金属粒子の表面が、錫または錫合金等によってメッキされていてもよい。また、上述した実施形態では、低融点金属としてＳｎ−Ｂｉ合金を用いたが、錫単体等を用いてもよい。
また、上述した実施形態の積層基板１０は３枚の基板を有していたが、３枚より多い多層の積層基板に本明細書に開示の技術を適用してもよい。
上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態の電子部品４２を、請求項の電子部品の一例と見ることができる。この場合、実施形態の上部基板１２は、請求項の第１基板の一例である。また、実施形態の中間基板は、請求項の第２基板の一例である。また、実施形態の下部基板は、請求項の第３基板の一例である。また、実施形態のプリプレグ２０は、請求項の第１接着層の一例であるとともに、請求項の第１接着シートの一例である。また、実施形態のプリプレグ２２は、請求項の第２接着層の一例であるとともに、請求項の第２接着シートの一例である。また、実施形態のポスト３０は、請求項の第１ポストの一例である。また、実施形態のポスト３２は、請求項の第２ポストの一例である。
他方、実施形態の電子部品４０を、請求項の電子部品の一例と見ることもできる。この場合、実施形態の下部基板１６は、請求項の第１基板の一例である。また、実施形態の中間基板は、請求項の第２基板の一例である。また、実施形態の上部基板は、請求項の第３基板の一例である。また、実施形態のプリプレグ２２は、請求項の第１接着層の一例であると共に、請求項の第１接着シートの一例である。また、実施形態のプリプレグ２０は、請求項の第２接着層の一例であると共に、請求項の第２接着シートの一例である。また、実施形態のポスト３２は、請求項の第１ポストの一例である。また、実施形態のポスト３０は、請求項の第２ポストの一例である。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：積層基板
１２：上部基板
１４：中間基板
１６：下部基板
２０：プリプレグ
２２：プリプレグ
３０：ポスト
３２：ポスト
４０：電子部品
４２：電子部品
１２：上部基板
１４：中間基板
１６：下部基板
２０：プリプレグ
２２：プリプレグ
３０：ポスト
３２：ポスト
４０：電子部品
４２：電子部品
Claims (2)
- 第１基板と、
貫通孔を備える第２基板と、
第３基板と、
前記第１基板の裏面と前記第２基板の表面を接着する第１接着層と、
前記第２基板の裏面と前記第３基板の表面を接着する第２接着層と、
前記第１接着層を貫通しており、前記第１基板と前記第２基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第１ポストと、
前記第２接着層を貫通しており、前記第２基板と前記第３基板を電気的に接続しており、高融点金属と低融点金属の合金により構成されている第２ポストと、
前記第３基板の前記表面に固定されており、前記第２基板の前記貫通孔内に配置されている電子部品、
を備える積層基板。 - 積層基板の製造方法であって、
第１貫通孔を備える第１接着シートを準備する工程と、
第２貫通孔と第３貫通孔を備える第２接着シートを準備する工程と、
第４貫通孔を備える第２基板を準備する工程と、
第１基板の裏面または前記第２基板の表面に高融点金属と低融点金属が混合された導電性ペーストを塗布し、塗布した前記導電性ペーストを加熱して半焼結状態とすることで第１ポストを形成する工程と、
前記第２基板の裏面または第３基板の表面に前記高融点金属と前記低融点金属が混合された前記導電性ペーストを塗布し、塗布した前記導電性ペーストを加熱して半焼結状態とすることで第２ポストを形成する工程と、
前記第３基板の前記表面に電子部品を固定する工程と、
前記第１接着シートを準備する前記工程、前記第２接着シートを準備する前記工程、前記第２基板を準備する前記工程、前記第１ポストを形成する前記工程、前記第２ポストを形成する前記工程、及び、前記電子部品を固定する前記工程の後に、前記第１基板の前記裏面と前記第２基板の前記表面の間に前記第１接着シートを配置するとともに前記第２基板の前記裏面と前記第３基板の前記表面の間に前記第２接着シートを配置した状態で前記第１基板、前記第２基板、及び、前記第３基板を積層し、前記第１基板、前記第２基板、及び、前記第３基板を積層方向にプレスしながら加熱することで、前記第１基板、前記第２基板、及び、前記第３基板を互いに接着する工程、
を備え、
接着する前記工程では、前記第１ポストが前記第１貫通孔の内部に配置されることで前記第１ポストによって前記第１基板が前記第２基板に電気的に接続され、前記第２ポストが前記第２貫通孔の内部に配置されることで前記第２ポストによって前記第２基板が前記第３基板に電気的に接続され、前記電子部品が前記第３貫通孔と前記第４貫通孔の内部に配置される、
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017194304A JP2019067994A (ja) | 2017-10-04 | 2017-10-04 | 積層基板とその製造方法 |
| US16/130,485 US10398026B2 (en) | 2017-10-04 | 2018-09-13 | Laminated substrate and method of manufacturing laminated substrate |
| CN201811067278.5A CN109618506A (zh) | 2017-10-04 | 2018-09-13 | 层压基板和制造层压基板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017194304A JP2019067994A (ja) | 2017-10-04 | 2017-10-04 | 積層基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019067994A true JP2019067994A (ja) | 2019-04-25 |
Family
ID=65897047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017194304A Pending JP2019067994A (ja) | 2017-10-04 | 2017-10-04 | 積層基板とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10398026B2 (ja) |
| JP (1) | JP2019067994A (ja) |
| CN (1) | CN109618506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020202950A1 (ja) | 2019-03-29 | 2020-10-08 | 住友化学株式会社 | 無機多孔質担体及びこれを用いた核酸の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114245597A (zh) * | 2020-09-09 | 2022-03-25 | 鹏鼎控股(深圳)股份有限公司 | 内埋导电线路的线路板的制作方法 |
| CN115866925A (zh) * | 2021-09-24 | 2023-03-28 | 深圳富泰宏精密工业有限公司 | 印刷电路板堆叠方法及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| JP2007073866A (ja) * | 2005-09-09 | 2007-03-22 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| JP2007335701A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 積層基板の製造方法 |
| JP2015211082A (ja) * | 2014-04-24 | 2015-11-24 | トヨタ自動車株式会社 | 積層基板の製造方法及び積層基板 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676112B2 (ja) * | 1989-05-01 | 1997-11-12 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| US5600103A (en) | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JP3251711B2 (ja) | 1993-06-02 | 2002-01-28 | 株式会社東芝 | 印刷配線板および印刷配線板の製造方法 |
| JPH07288385A (ja) * | 1994-04-19 | 1995-10-31 | Hitachi Chem Co Ltd | 多層配線板及びその製造法 |
| JP2001196488A (ja) * | 1999-10-26 | 2001-07-19 | Nec Corp | 電子部品装置及びその製造方法 |
| US6428942B1 (en) | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
| JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
| TWI231579B (en) * | 2002-12-31 | 2005-04-21 | Advanced Semiconductor Eng | Flip chip package |
| WO2006100977A1 (ja) * | 2005-03-23 | 2006-09-28 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| JP5100081B2 (ja) * | 2006-10-20 | 2012-12-19 | 新光電気工業株式会社 | 電子部品搭載多層配線基板及びその製造方法 |
| JP5405731B2 (ja) * | 2007-10-23 | 2014-02-05 | 日立コンシューマエレクトロニクス株式会社 | 光源モジュール |
| JP5395360B2 (ja) * | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
| WO2009110095A1 (ja) * | 2008-03-07 | 2009-09-11 | 富士通株式会社 | 導電材料、導電ペースト、回路基板、及び半導体装置 |
| DE102010006541B4 (de) * | 2010-02-01 | 2016-03-17 | Outotec Oyj | Verfahren und Anlage zum Abkühlen von Säure |
| JP4859999B1 (ja) * | 2010-12-21 | 2012-01-25 | パナソニック株式会社 | 多層配線基板、多層配線基板の製造方法、及びビアペースト |
| JP5354078B2 (ja) | 2012-09-18 | 2013-11-27 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法、部品内蔵配線板 |
| CN103376971A (zh) * | 2013-06-28 | 2013-10-30 | 敦泰科技有限公司 | 基于电容式触摸屏的近距离感应方法和装置以及通信终端 |
| CN104332412A (zh) * | 2013-07-22 | 2015-02-04 | 宏启胜精密电子(秦皇岛)有限公司 | 封装基板、封装结构以及封装基板的制作方法 |
| JP6756569B2 (ja) | 2016-10-11 | 2020-09-16 | トヨタ自動車株式会社 | 多層配線板の製造方法 |
-
2017
- 2017-10-04 JP JP2017194304A patent/JP2019067994A/ja active Pending
-
2018
- 2018-09-13 US US16/130,485 patent/US10398026B2/en not_active Expired - Fee Related
- 2018-09-13 CN CN201811067278.5A patent/CN109618506A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| JP2007073866A (ja) * | 2005-09-09 | 2007-03-22 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| JP2007335701A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 積層基板の製造方法 |
| JP2015211082A (ja) * | 2014-04-24 | 2015-11-24 | トヨタ自動車株式会社 | 積層基板の製造方法及び積層基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020202950A1 (ja) | 2019-03-29 | 2020-10-08 | 住友化学株式会社 | 無機多孔質担体及びこれを用いた核酸の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10398026B2 (en) | 2019-08-27 |
| CN109618506A (zh) | 2019-04-12 |
| US20190104611A1 (en) | 2019-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5114858B2 (ja) | 多層配線基板およびその作製方法 | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| US7943001B2 (en) | Process for producing multilayer board | |
| WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JP5217640B2 (ja) | プリント配線板の製造方法およびプリント基板ユニットの製造方法 | |
| JP2003163458A (ja) | 多層配線基板及びその製造方法 | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| TW200845319A (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
| US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
| US10398026B2 (en) | Laminated substrate and method of manufacturing laminated substrate | |
| JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US8794499B2 (en) | Method for manufacturing substrate | |
| JP2018063983A (ja) | 多層配線板の製造方法 | |
| JP4622449B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP5311162B1 (ja) | 部品実装基板の製造方法 | |
| JP2008270324A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
| JP2010062339A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2007165756A (ja) | 層間接続シート及びその製造方法ならびにそれを用いた多層フレキシブルプリント配線板 | |
| US6805280B2 (en) | Z interconnect structure and method | |
| JP2008218942A (ja) | 電子回路装置とこれを用いた電子機器、およびその製造方法 | |
| JP2013219231A (ja) | 半導体装置の製造方法 | |
| CN115334745A (zh) | 复合配线基板、半导体装置及复合配线基板的制造方法 | |
| JP5076912B2 (ja) | 端子シートの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210309 |