JPH07288385A - 多層配線板及びその製造法 - Google Patents

多層配線板及びその製造法

Info

Publication number
JPH07288385A
JPH07288385A JP6080315A JP8031594A JPH07288385A JP H07288385 A JPH07288385 A JP H07288385A JP 6080315 A JP6080315 A JP 6080315A JP 8031594 A JP8031594 A JP 8031594A JP H07288385 A JPH07288385 A JP H07288385A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
insulating layer
insulating
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6080315A
Other languages
English (en)
Inventor
義之 ▲つる▼
Yoshiyuki Tsuru
Shigeharu Ariga
茂晴 有家
Takashi Sugiyama
孝 杉山
Jiro Miyashita
二郎 宮下
Takayuki Suzuki
隆之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP6080315A priority Critical patent/JPH07288385A/ja
Priority to TW084102883A priority patent/TW299563B/zh
Priority to MYPI95000754A priority patent/MY113466A/en
Priority to SG1995000179A priority patent/SG22894A1/en
Priority to EP95302211A priority patent/EP0678918A3/en
Priority to US08/418,443 priority patent/US5562971A/en
Priority to KR1019950009263A priority patent/KR0183190B1/ko
Publication of JPH07288385A publication Critical patent/JPH07288385A/ja
Priority to US08/674,876 priority patent/US5688408A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】多層配線板に加わる熱履歴に対して剥離が起こ
らず、絶縁化信頼性やスルーホール接続信頼性の高い多
層配線板と、そのような多層配線板を製造する方法を提
供すること。 【構成】複数の絶縁層１と、絶縁層２１に形成された複
数の回路２２を有する絶縁回路板２と、２層以上の回路
間の電気的接続を行うバイアホール３を有する多層配線
板において、隣接する絶縁層のガラス転移点の差が６０
℃以内の範囲にあること。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層配線板、融くに半
導体チップ用パッケージに用いる多層配線板とその製造
法に関する。
【０００２】
【従来の技術】多層配線板は、通常、絶縁基材と、電源
層と、グランド層と、その表面に形成された回路導体
と、内部に形成された内層回路と、各層の回路の電気的
接続を行うバイアホールあるいはスルーホールと、表面
の回路の絶縁化を行うソルダーレジストから鳴るもので
ある。
【０００３】このような多層配線板の製造法は多数あ
り、例えば、内部の回路や電源層及びグランド層となる
内層回路板を、銅張り積層板の銅箔の不要な箇所をエッ
チング除去して作成し、その上に、プリプレグと銅箔を
重ねて加熱・加圧して積層一体化した後、接続の必要な
箇所に孔をあけて、無電解めっき等でその内壁を金属化
し、表面の銅箔の不要な箇所をエッチング除去して、ソ
ルダーレジストを塗布・乾燥して作成する方法が、一般
的に知られている。また、各層の内層回路を別々に作成
しておき、ガイドピンを用いて位置合わせし、一括して
積層一体化した後、スルーホールの形成、外層回路の形
成、ソルダーレジストの形成を行う方法も一般的に知ら
れている。
【０００４】半導体チップ用パッケージに関するものと
しては、パッケージの外側の一部に半導体チップと接続
された端子部を内部から延長して形成するリードレスチ
ップキャリアとすることが、特開昭５９−１５８５７９
号公報に記載されている。パッケージを搭載する他の配
線板のスルーホールに接続するための端子ピンを複数有
するピングリッドアレイとその製造法に関しては、特公
昭５８−１１１００号公報に開示されている。ピングリ
ッドアレイのピンに代えて、ランド部にはんだボールを
融着し、はんだ付けによって電気的接続を行うボールグ
リッドアレイとすることも、特公昭５８−１１１００号
公報に開示されている。また、端子部を先に形成し、テ
ープ状絶縁フィルムで絶縁化したテープ自動化キャリア
とする方法が、特公昭５８−２６８２８号公報に開示さ
れている。
【０００５】このような半導体チップ用パッケージ（以
下、チップキャリアという。）は、絶縁材料にセラミッ
クスを使用するものが多く、これらのチップキャリアに
半導体チップの端子とワイヤボンディングによって電気
的接続を行うものであり、有機絶縁材料は、これらのチ
ップキャリアに半導体チップを搭載した後に、環境から
半導体チップや接続部を保護するための封止材料として
用いられていた。
【０００６】さらに、近年では、セラミックスのチップ
キャリアが、焼成を行うための工程が多くなり経済的で
ないことから、有機絶縁材料を用いた、いわゆる通常の
多層配線板を技術によって、チップキャリアを製造する
方法が開発されている。例えば、ピングリッドアレイの
パッケージを有機絶縁材料を用いて製造する方法が、特
公平３−２５０２３号公報に開示されている。
【０００７】
【発明が解決しようとする課題】ところで、多層配線板
においても、近年では、電子機器に小形化・多機能化を
求められ、配線の高密度化、薄型化が必要となってきて
いる。そこで、内層回路間の層間絶縁に使用する絶縁材
料にも、薄くすることが求められてきており、従来のガ
ラス織布や不織布を使用したプリプレグでは、ガラス織
布や不織布の厚さを薄くする対応ができなくなってきて
いる。したがって、絶縁樹脂を塗布したり、絶縁樹脂の
フィルム化が行われている。
【０００８】しかし、このような層間絶縁に、ガラス織
布や不織布等の強化材を含まないものを使用すると、隣
接する絶縁層間の熱履歴による剥離現象やボイドが多く
見られるようになってきた。この現象は、特に、多層配
線板を貫通するスルーホールや、ガラス織布や不織布等
の強化材を含まない層に多くのバイアホールを形成した
ときに発生することが多い。
【０００９】本発明は、多層配線板に加わる熱履歴に対
して剥離が起こらず、絶縁化信頼性やスルーホール接続
信頼性の高い多層配線板と、そのような多層配線板を製
造する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の多層配線板は、
複数の絶縁層１と、絶縁層２１に形成された複数の回路
２２を有する絶縁回路板２と、２層以上の回路間の電気
的接続を行うバイアホール３を有する多層配線板におい
て、隣接する絶縁層のガラス転移点の差が６０℃以内の
範囲にあることを特徴とする。
【００１１】本発明の、隣接する絶縁層のガラス転移点
の差が６０℃以内の範囲である材料を用いることについ
ては、これらの材料のガラス転移点を調査し、その差が
６０℃以内のものを隣接させて用いることである。ま
た、このガラス転移点の差は、４０℃以内であることが
好ましい。さらには、複数の絶縁層１あるいは絶縁層２
１のうち、最もガラス転移点の高いものと、最もガラス
転移点の低いものの、ガラス転移点の差が３０℃以内で
あることが好ましい。
【００１２】例えば、１層にエポキシ樹脂含浸のガラス
布銅張り積層板であるＭＣＬ−Ｅ−６７９（日立化成工
業株式会社製、商品名）を用いたときは、この積層板の
ガラス転移点が１５５℃〜１６０℃であることから、隣
接する絶縁層として使用できるものとしては、ガラス転
移点が１００℃〜２１５℃のものであり、例えば、エポ
キシ樹脂含浸プリプレグであるＧＥＡ−６７９（日立化
成工業株式会社製、商品名）、ＧＥＡ−６７（日立化成
工業株式会社製、商品名）、ＢＴレジン系プリプレグで
あるＧＨＰＬ−８１０（三菱瓦斯化学株式会社製、商品
名）、ポリイミド系接着フィルムであるＡＳ−２２５
０，２２１０（日立化成工業株式会社製、商品名）等が
ある。特に好ましいのは、ガラス転移点が１２０℃〜１
９５℃のものであり、エポキシ樹脂含浸プリプレグであ
るＧＥＡ−６７９（日立化成工業株式会社製、商品
名）、ポリイミド系接着フィルムであるＡＳ−２２５
０，２２１０（日立化成工業株式会社製、商品名）、ガ
ラス転移点の低いＢＴレジン系プリプレグであるＧＨＰ
Ｌ−８１０（三菱瓦斯化学株式会社製、商品名）を用い
ることができる。
【００１３】さらに、本発明における絶縁層の組合せ
は、上記例示に限定されることなく選択することができ
る。１層に、ポリイミド樹脂含浸のガラス布銅張り積層
板であるＭＣＬ−Ｉ−６７１（日立化成工業株式会社
製、商品名）を用いたときは、この積層板のガラス転移
点が２１０℃〜２３０℃であることから、隣接する絶縁
層として使用できるものとしては、ガラス転移点が１７
０℃〜２７０℃のものであり、例えば、ポリイミド系プ
リプレグであるＧＩＡ−６７１（日立化成工業株式会社
製、商品名、）、エポキシ樹脂含浸プリプレグであるＧ
ＥＡ−６７９（日立化成工業株式会社製、商品名）、Ｇ
ＥＡ−６７（日立化成工業株式会社製、商品名）、ＢＴ
レジン系プリプレグであるＧＨＰＬ−８１０（三菱瓦斯
化学株式会社製、商品名）、ポリイミド系接着フィルム
であるＡＳ−２２５０，２２１０（日立化成工業株式会
社製、商品名）等がある。
【００１４】１層に、高分子ポリイミド系接着フィルム
であるＡＳ−３０００（日立化成工業株式会社製、商品
名）を用いたときには、この絶縁剤のガラス転移点が、
１０５℃〜１３０℃であることから、隣接する絶縁層と
して使用できるものとしては、ガラス転移点が７０℃〜
１６５℃のものであり、例えば、高分子ポリイミド系接
着フィルムであるＡＳ−３０００（日立化成工業株式会
社製、商品名）、エポキシ樹脂含浸プリプレグであるＧ
ＥＡ−６７（日立化成工業株式会社製、商品名）、エポ
キシソルダーレジストであるＣＣＲ−５０６（株式会社
アサヒ化学研究所製、商品名）等がある。
【００１５】１層に、ポリイミド系接着フィルムである
ＡＳ−２２５０、２２１０（日立化成工業株式会社製、
商品名）を用いたときは、この絶縁剤のガラス転移点が
１６５℃〜１７０℃であることから、隣接する絶縁層と
して使用できるものとしては、ガラス転移点が１１０℃
〜２２５℃のものであり、例えば、ポリイミド系接着フ
ィルムであるＡＳ−２２５０、２２１０（日立化成工業
株式会社製、商品名）、エポキシ樹脂含浸プリプレグで
あるＧＥＡ−６７９（日立化成工業株式会社製、商品
名）、ポリイミド樹脂含浸プリプレグであるＧＩＡ−６
７１（日立化成工業株式会社製、商品名）、ＢＴレジン
系プリプレグであるＧＨＰＬ−８３０（三菱瓦斯化学株
式会社製、商品名）等がある。
【００１６】１層に、エポキシソルダーレジストである
ＣＣＲ−５０６（株式会社アサヒ化学研究所製、商品
名）を用いたときは、こお絶縁剤のガラス転移点が１０
０℃〜１１５℃であることから、隣接する絶縁層として
使用できるものとしては、ガラス転移点が５５℃〜１６
０℃のものであり、例えば、エポキシソルダーレジスト
であるＣＣＲ−５０６（株式会社アサヒ化学研究所製、
商品名）、高分子ポリイミド系接着フィルムであるＡＳ
−３０００（日立化成工業株式会社製、商品名）、エポ
キシ樹脂含浸プリプレグであるＧＥＡ−６７（日立化成
工業株式会社製、商品名）等がある。
【００１７】上記に述べたように、絶縁剤の剥離やボイ
ドを避けるためには、基本的には、絶縁回路板２に用い
る絶縁材料と同じ系統の材料を用いることが好ましいも
のであるが、多層配線板の全体の厚さを薄くするために
は、層間の絶縁層として、ガラス織布あるいは不織布等
の強化材を含まない絶縁層であることが好ましい。その
場合に、前記絶縁回路板と同じ系統の絶縁材料を用いる
ことは、ワニスの状態で、絶縁回路板表面に塗布するし
かなく、塗布の厚さを制御すること、そして、その厚さ
を薄くすることの両方を同時に満足しなければならず、
技術的な困難さと、製造工程の複雑さを伴うものであ
る。そこで、このような塗布の厚さの制御やその厚さを
薄くすることについては、従来配線板に用いていたソル
ダーレジストインクを用いることができ、その種類につ
いては、上記ガラス転移点の範囲に留意して選択するこ
とができる。また、支持フィルム上に、ワニスを塗布、
乾燥し、Ｂステージの状態で使用できるように、接着フ
ィルム化したものを使用することが、より好ましい。し
たがって、本発明では、複数の絶縁層１と、絶縁回路板
２に用いる絶縁層２１とに異なる性質の絶縁材料を使用
するときに、少なくともバイアホール３の貫通する１層
が、ガラス織布あるいは不織布等の強化材を含まない絶
縁層とすることが好ましい。
【００１８】このような複数の絶縁層１あるいは絶縁層
２１としては、少なくともバイアホール３の貫通する１
層が、ガラス織布あるいは不織布等の強化材を含まない
絶縁層としての性質は、そのＢステージでの樹脂フロー
が１％未満であり、そのＢステージでの粘弾性が、３０
℃において、２０００ＭＰａ〜５０００ＭＰａの範囲に
あり、かつ成形温度において、１０ＭＰａ以下の範囲に
あるものであることが好ましい。
【００１９】このようなガラス織布あるいは不織布等の
強化材を含まない絶縁層に用いる材料としては、高分子
エポキシフィルムや、ポリイミドフィルム、エポキシソ
ルダーレジストインク等があり、Ｂステージ状のフィル
ムとしては、市販のもので、高分子エポキシ接着フィル
ムであるＡＳ−３０００（日立化成工業株式会社製、商
品名）や、ポリイミド接着フィルムであるＡＳ−２２５
０、２２１０（日立化成工業株式会社製、商品名）等が
ある。
【００２０】ポリイミド接着フィルムとしては、式１で
示される構成を含むポリイミドを４０〜７０重量％、ビ
スマレイミドとジアミンとの反応物を１５〜４５重量
％、エポキシ樹脂を１５〜４５重量％含む熱硬化性樹脂
を用いることができる。
【００２１】
【化４】 （ただし、式１中のＡｒは、以下の式１または２に示す
基であり、式２で示す基が１０〜９８モル％、式２で示
す基が９０〜５モル％含まれるものとする。）
【００２２】
【化５】 （ただし、式２中のＺは、−Ｃ（＝Ｏ）＝，−ＳＯ
2−，−Ｏ−，−Ｓ−，−（ＣＨ2）m−，−ＮＨ−Ｃ
（＝Ｏ）−，−Ｃ（ＣＨ3）2−，−Ｃ（ＣＦ3）2−−Ｃ
（＝Ｏ）−Ｏ−または結合を示し、ｎ及びｍは１以上の
整数を示し、複数のＺはそれぞれ同一であっても、また
異なるものでもよく、各ベンゼン環の水素は置換基で適
宜置換されていてもよいものとする。）
【００２３】
【化６】 （ただし、式３中でＲ1，Ｒ2，Ｒ3およびＲ4は、それぞ
れ独立に水素または炭素数１〜４のアルキル基、もしく
はアルコキシ基を示し、これらのうち少なくとも２個以
上はアルキル基、もしくはアルコキシ基であり、Ｘは、
−ＣＨ2−，−Ｃ（ＣＨ3）2−，−Ｏ−，−ＳＯ2−，−
Ｃ（＝Ｏ）−，−ＮＨ−Ｃ（＝Ｏ）−を示すものとす
る）。
【００２４】このような多層配線板の製造法としては、
図１に示すように、隣接する絶縁層のガラス転移点の差
が６０℃以内の範囲となるように、複数のＢステージの
絶縁層１と、絶縁層２１とを選択し、複数のＢステージ
の絶縁層１と、絶縁層２１に形成された複数の回路２２
を有する絶縁回路板２とを重ねて、加熱・加圧して積層
一体化し、２層以上の回路間の電気的接続を行うバイア
ホール３を形成することによる方法が好ましい。
【００２５】このような多層配線板を用いて、図２
（ａ）に示すように、複数の絶縁層１あるいは絶縁層２
１のうち、少なくとも１層以上に、後に搭載する半導体
チップを納めるためのキャビティ４を形成することによ
って、チップキャリア用多層配線板とすることができ
る。このときのキャビティの形成方法については、従来
行われていた方法を用いることができ、特に限定するも
のではない。
【００２６】例えば、キャビティ４が、図２（ｂ）に示
すように、後に搭載する半導体チップを納める箇所に近
い絶縁層から、順に、その大きさを大きくし、それぞれ
のキャビティ４によって露出した絶縁層の表面に形成し
た回路２２に、後に搭載する半導体チップと電気的接続
を行うための端子部２２１を設ければ、多数の接続部分
を有するチップキャリアとすることができ、好ましい。
【００２７】また、図２（ｃ）に示すように、キャビテ
ィ４を貫通孔４１とし、その貫通孔４１の一方の開口部
４２に、その化一項部４２を塞ぐようにヒートシンク５
を設けることによって、放熱性の高いチップキャリアと
することもできる。
【００２８】このヒートシンク５に、図３に示すよう
に、半導体チップを搭載する支持部５１と、支持部５１
の周囲に支持部５１より薄い鍔部５２を設けたものを用
い、複数の絶縁層のうち最外層のものに支持部５１とほ
ぼ同じ大きさの孔を設け、その孔にヒートシンク５の支
持部５１を嵌合し、さらに、複数のＢステージの絶縁層
１と、絶縁層２１に形成された複数の回路２２を有する
絶縁回路板２とを重ねて、加熱・加圧して積層一体化
し、２層以上の回路間の電気的接続を行うバイアホール
３を形成することによって、ヒートシンク５の接着とチ
ップキャリアの積層成形を同時に行うことができる。
【００２９】このヒートシンク５の、少なくとも、絶縁
層と接着される鍔部５２の面に、接着力を高めるための
凹凸を形成すれば、ヒートシンク５の接着強度を高める
ことができ好ましい。
【００３０】チップキャリアの積層成形方法としては、
図４（ａ）に示すように、複数の絶縁層１あるいは絶縁
層２１のうち、少なくとも１層以上に、後に搭載する半
導体チップを納めるためのキャビティ４を構成するよう
に孔をあけ、積層時の構成を、プレス鏡板／製品の表面
を保護するフィルム状物／複数のＢステージの絶縁層１
と、絶縁層２１に形成された複数の回路２２を有する絶
縁回路板２とを重ねたもの／クッション材／キャビティ
の形状に孔をあけた成形品／プレス鏡板、の順に重ね、
加熱・加圧して積層一体化することによって製造するこ
とができる。
【００３１】また、ヒートシンクを同時に接着するとき
は、図４（ｂ）に示すように、積層時の構成を、プレス
鏡板／クッション材／融点が低く積層加熱温度でのフロ
ーの大きいプラスチックフィルム（例えば、ポリエチレ
ンフィルム）／製品の表面を保護する融点の高い積層加
熱温度で可撓性を有するフィルム状物／複数のＢステー
ジの絶縁層１と、絶縁層２１に形成された複数の回路２
２を有する絶縁回路板２とを重ねたもの／クッション材
／キャビティの形状に孔をあけた成形品／プレス鏡板、
の順に重ねることによって製造することができる。
【００３２】このようなチップキャリアとして、他の配
線板との電気的接続を行うための端子６が、その一方の
面に設けられ、その面と同一面あるいは反対面に、半導
体チップを搭載するための開口部４３が設けらることも
できる。
【００３３】このような他の配線板との電気的接続を行
うための端子６として、図５（ａ）に示すように、複数
のピンを用いれば、ピングリッドアレイとすることがで
き、他の配線板との電気的接続を行うための端子６とし
て、図５（ｂ）に示すように、はんだボールによる電気
的接続を行うためのランド部を形成すれば、ボールグリ
ッドアレイとすることもできる。さらには、これらを組
み合わせて、図５（ｃ）に示すように、チップ−オン−
チップ配線板あるいは、マルチチップモジュールとする
こともできる。
【００３４】
【作用】まず、本発明者らは、層間絶縁に、ガラス織布
や不織布等の強化材を含まないものを使用すると、隣接
する絶縁層間の熱履歴による剥離現象やボイドが多く見
られ、この現象が、特に、多層配線板を貫通するスルー
ホールや、ガラス織布や不織布等の強化材を含まない層
に多くのバイアホールを形成したときに発生することが
多いことに気付き、この現象の発生機構について、次の
ような知見を得た。すなわち、隣接する絶縁層のガラス
転移点の差が６０℃を越えると、加熱硬化した後に冷却
するときに、温度の低下に伴って、ガラス転移点の高い
材料が完全に固化しているにもかかわらず、ガラス転移
点の低い材料は流動性を失っておらず、収縮しようとす
るので、大きなストレスを生じ、スルーホールやバイア
ホールの密集している箇所等では、そのストレスによっ
て絶縁層が破壊されることがある。さらに詳しくは、上
記の構造の多層配線板は、図１１に示すように、 （１）スルーホールやバイアホールによって、基板の板
厚方向の動きが拘束されている（図１１（ａ）に示
す。）。 （２）この拘束により、加熱すると、絶縁層が、スルー
ホールやバイアホールを両端とする太鼓状の形状に膨ら
む（図１１（ｂ）に示す。）。 （３）この太鼓状の形状は、冷却されると、ガラス転移
点の高い材料のガラス転移点の温度における形状にまで
しか戻らない（図１１（ｃ）に示す。）。 （４）ガラス転移点の低い材料は、ガラス転移点の高い
材料のガラス転移点の温度以下になっても、形状を元に
戻そうとするが、既に、ガラス転移点の高い材料は固化
し、２種の材料間に大きなストレスを生じる。 （５）大きなストレスにより、剥離、ボイドが発生する
（図１１（ｄ）に示す。）。 本発明は、この知見を得た結果なしえたものであって、
隣接する絶縁材料のガラス転移点の差が６０℃以内であ
れば、剥離やボイドを発生するような大きなストレスを
生じないものである。このガラス転移点の差は小さいほ
ど好ましく、４０℃以内の範囲であれば、より好まし
い。また、複数の絶縁層を用いてより多層の配線板とし
たときには、隣接する絶縁層のガラス転移点の差のみで
はなく、１枚の配線板に使用される絶縁層のガラス転移
点の差も小さいほうが好ましく、これも６０℃以内の範
囲、さらには４０℃以内の範囲であることが好ましい。
【００３５】このガラス織布や不織布等の強化材を含ま
ない絶縁層のＢステージでの樹脂フローを１％未満とす
ることによって、絶縁層としての厚さを確保でき、ま
た、キャビティを有するチップキャリアに用いたとき
に、キャビティ内部への樹脂の浸み込みを小さくでき、
その３０℃にける粘弾性を、２０００ＭＰａ〜５０００
ＭＰａとすることにより、作業工程における取扱性を高
めることができ、かつ、成形温度における粘弾性を１０
ＭＰａ以下とすることにより、下の回路導体を埋め込む
に充分な積層成形性を確保できる。
【００３６】
【実施例】
実施例１ この実施例を図６〜図８を参照して説明する。 （１）図６（ａ）に示すような、ガラス転移点が約１７
０℃、厚さが０．４ｍｍのＢＴレジン系片面銅張り積層
板であるＣＣＨ−ＨＬ８３０（三菱瓦斯化学株式会社
製、商品名）の銅箔が無い面に、０．２ｍｍの深さで座
ぐり加工し、凹所を形成した第１の基板７１を準備し、
（２）図６（ｂ）に示すような、ガラス転移点が約１７
０℃、厚さが０．０５ｍｍのポリイミド接着フィルムで
あるＡＳ−２２５０（日立化成工業株式会社製、商品
名）に、第１の基板７１の座ぐり加工部より大きい開口
部７２３を設けた第１の絶縁層７２を準備し、（３）図
６（ｃ）に示すような、厚さが０．４ｍｍの、ＢＴレジ
ン系片面銅張り積層板であるＣＣＨ−ＨＬ８３０（三菱
瓦斯化学株式会社製、商品名）に、第１の絶縁層７２の
開口部と同じ大きさの開口部７３３を設け、後の第３の
基板７５と重ねたときに露出する部分に、半導体チップ
とワイヤボンディングで接続するための端子部７３１を
設け、露出しない箇所に内層回路７３２を設けた第２の
基板７３を準備し、（４）図６（ｄ）に示すような、厚
さが０．０７５ｍｍのポリイミド接着フィルムであるＡ
Ｓ−２２５０（日立化成工業株式会社製、商品名）に、
第２の基板７３の開口部７３３と同じ大きさの開口部７
４３を設けた第２の絶縁層７４を準備し、（５）図６
（ｅ）に示すような、厚さが０．４ｍｍの、ＢＴレジン
系片面銅張り積層板であるＣＣＨ−ＨＬ８３０（三菱瓦
斯化学株式会社製、商品名）に、第３の基板７３の開口
部７３３より大きい開口部７５３を設けた第３の基板７
５を準備し、（６）図６（ｆ）に示すような、厚さが
０．１ｍｍのポリイミド接着フィルムであるＡＳ−２２
５０（日立化成工業株式会社製、商品名）に、第３の基
板７５の開口部７５３と同じ大きさの開口部７６３を設
けた第３の絶縁層７６を準備し、（７）図６（ｇ）に示
すような、厚さが０．２ｍｍの、ＢＴレジン系片面銅張
り積層板であるＣＣＨ−ＨＬ８３０（三菱瓦斯化学株式
会社製、商品名）を第４の基板７７として準備し、
（８）この順に重ねて、加熱加圧して積層一体化した。
このときの積層条件は、２０ｋｇｆ／ｃｍ2、１８０℃
で１８０分間であった。積層の構成は、図７に示すよう
に、「プレス鏡板８１／製品の表面の保護フィルム８２
／上記（１）〜（７）の構成８３／クッション材８４／
キャビティの形状に孔をあけた成形品８５／プレス鏡板
８６」の順であった。（９）積層成形後、スルーホール
孔あけ（図８（ａ）に示す。）、孔内壁及び表面への無
電解めっき（図８（ｂ）に示す。）、外層回路の加工
（図８（ｃ）に示す。）、さらにキャビティを形成する
ために、第３の基板の開口部７５３と同じ箇所に同じ大
きさの開口部を、第４の基板７７の該当する箇所に、ル
ーター加工により開口部７８３を設け（図８（ｄ）に示
す。）、スルーホールに複数のピンを固定して、キャビ
ティを有するピングリッドアレイを作成した。
【００３７】実施例２ （１）ガラス転移点が約１２０℃、厚さが０．２ｍｍの
エポキシ樹脂含浸ガラス布銅張り積層板であるＭＣＬ−
Ｅ−６７（日立化成工業株式会社製、商品名）を第１の
基板として準備し、（２）ガラス転移点が約１２０℃、
厚さが０．０５ｍｍの高分子エポキシ接着フィルムであ
るＡＳ−３０００（日立化成工業株式会社製、商品名）
に、キャビティを形成する開口部を設けた第１の絶縁層
を準備し、（３）厚さが０．４ｍｍの、エポキシ樹脂含
浸ガラス布銅張り積層板であるＭＣＬ−Ｅ−６７（日立
化成工業株式会社製、商品名）に、第１の絶縁層の開口
部と同じ大きさの開口部を設け、後の第３の基板と重ね
たときに露出する部分に、半導体チップとワイヤボンデ
ィングで接続するための端子部を設け、露出しない箇所
に内層回路を設けた第２の基板を準備し、（４）厚さが
０．０５ｍｍの高分子エポキシ接着フィルムであるＡＳ
−３０００（日立化成工業株式会社製、商品名）に、第
２の基板の開口部より大きい開口部を設けた第２の絶縁
層を準備し、（５）厚さが０．４ｍｍの、エポキシ樹脂
含浸ガラス布銅張り積層板であるＭＣＬ−Ｅ−６７（日
立化成工業株式会社製、商品名）に、第２の絶縁層と同
じ大きさの開口部を設け、後の第４の基板と重ねたとき
に露出する部分に、半導体チップとワイヤボンディング
で接続するための端子部を設け、露出しない箇所に内層
回路を設けた第３の基板を準備し、（６）厚さが０．０
５ｍｍの高分子エポキシ接着フィルムであるＡＳ−３０
００（日立化成工業株式会社製、商品名）に、第３の基
板の開口部より大きい開口部を設けた第３の絶縁層を準
備し、（７）厚さが０．４ｍｍの、エポキシ樹脂含浸ガ
ラス布銅張り積層板であるＭＣＬ−Ｅ−６７（日立化成
工業株式会社製、商品名）に、第３の絶縁層と同じ大き
さの開口部を設けた第４の基板を準備し、（８）厚さが
０．０５ｍｍの高分子エポキシ接着フィルムであるＡＳ
−３０００（日立化成工業株式会社製、商品名）に、第
４の基板の開口部と同じ大きさの開口部を設けた第４の
絶縁層を準備し、（９）厚さが０．４ｍｍの、エポキシ
樹脂含浸ガラス布銅張り積層板であるＭＣＬ−Ｅ−６７
（日立化成工業株式会社製、商品名）を、第５の基板と
して準備し、（１０）この順に重ねて、加熱加圧して積
層一体化した。このときの積層条件は、４０ｋｇｆ／ｃ
ｍ2、１７５℃で９０分間であった。積層の構成は、図
７に示すように、「プレス鏡板８１／製品の表面を保護
するフィルム状物８２／上記（１）〜（９）の構成８３
／クッション材８４／キャビティの形状に孔をあけた成
形品８５／プレス鏡板８６」の順であった。（９）積層
成形後、スルーホール孔あけ（図９（ａ）に示す。）、
孔内壁及び表面への無電解めっき（図９（ｂ）に示
す。）、はんだボールを融着するためのランドを含む外
層回路の加工（図９（ｃ）に示す。）、さらにキャビテ
ィを形成するために、第４の基板の開口部と同じ箇所に
同じ大きさの開口部を、第５の基板の該当する箇所に、
ルーター加工により開口部を設け（図９（ｄ）に示
す。）、ソルダーテジストを塗布乾燥して、ボールグリ
ッドアレイを作成した。
【００３８】実施例３ 実施例１において、第１の基板の座ぐり加工に代えて、
貫通孔を設け、図３に示す、鍔部を有するヒートシンク
を準備し、図４に示すように、積層の構成を、「プレス
鏡板９１／クッション材９２／ポリエチレンフィルム９
３／ポリイミドフィルム９４／（１）〜（７）の構成＋
ヒートシンク９５／クッション材９６／キャビティの形
状に孔をあけた成形品９７／プレス鏡板９８」の順に重
ねた以外は、同じ条件でピングリッドアレイを作成し
た。
【００３９】実施例４ （１）ガラス転移点が約１２０℃、厚さが０．２ｍｍの
エポキシ樹脂含浸ガラス布銅張り積層板であるＭＣＬ−
Ｅ−６７（日立化成工業株式会社製、商品名）を第１の
基板として準備し、（２）ガラス転移点が約１２０℃、
厚さが０．０５ｍｍの高分子エポキシ接着フィルムであ
るＡＳ−３０００（日立化成工業株式会社製、商品名）
に、キャビティを形成する開口部を設けた第１の絶縁層
を準備し、（３）予め、厚さが０．１ｍｍの、エポキシ
樹脂含浸ガラス布銅張り積層板であるＭＣＬ−Ｅ−６７
（日立化成工業株式会社製、商品名）２枚にそれぞれ内
層回路とバイアホールを形成したものを、ガラス転移点
が約１２０℃、厚さが０．１ｍｍのエポキシ樹脂プリプ
レグであるＧＥＡ−６７９（日立化成工業株式会社製、
商品名）を介して積層接着したものに、第１の絶縁層の
開口部と同じ大きさの開口部を設け、後の第３の基板と
重ねたときに露出する部分に、半導体チップとワイヤボ
ンディングで接続するための端子部を設け、露出しない
箇所に内層回路を設けた第２の基板を準備し、（４）厚
さが０．０５ｍｍの高分子エポキシ接着フィルムである
ＡＳ−３０００（日立化成工業株式会社製、商品名）
に、第２の基板の開口部より大きい開口部を設けた第２
の絶縁層を準備し、（５）予め、厚さが０．１ｍｍの、
エポキシ樹脂含浸ガラス布銅張り積層板であるＭＣＬ−
Ｅ−６７（日立化成工業株式会社製、商品名）２枚にそ
れぞれ内層回路とバイアホールを形成したものを、ガラ
ス転移点が約１１０℃のエポキシソルダーレジストを塗
布して、積層接着したものに、第２の絶縁層と同じ大き
さの開口部を設け、後の第４の基板と重ねたときに露出
する部分に、半導体チップとワイヤボンディングで接続
するための端子部を設け、露出しない箇所に内層回路を
設けた第３の基板を準備し、（６）厚さが０．０５ｍｍ
の高分子エポキシ接着フィルムであるＡＳ−３０００
（日立化成工業株式会社製、商品名）に、第３の基板の
開口部より大きい開口部を設けた第３の絶縁層を準備
し、（７）厚さが０．４ｍｍの、エポキシ樹脂含浸ガラ
ス布銅張り積層板であるＭＣＬ−Ｅ−６７（日立化成工
業株式会社製、商品名）に、第３の絶縁層と同じ大きさ
の開口部を設けた第４の基板を準備し、（８）厚さが
０．０５ｍｍの高分子エポキシ接着フィルムであるＡＳ
−３０００（日立化成工業株式会社製、商品名）に、第
４の基板の開口部と同じ大きさの開口部を設けた第４の
絶縁層を準備し、（９）厚さが０．４ｍｍの、エポキシ
樹脂含浸ガラス布銅張り積層板であるＭＣＬ−Ｅ−６７
（日立化成工業株式会社製、商品名）を、第５の基板と
して準備し、（１０）この順に重ねて、加熱加圧して積
層一体化した。このときの積層条件は、４０ｋｇｆ／ｃ
ｍ2、１７５℃で９０分間であった。積層の構成は、図
７に示すように、「プレス鏡板８１／製品の表面を保護
するフィルム状物８２／上記（１）〜（９）の構成８３
／クッション材８４／キャビティの形状に孔をあけた成
形品８５／プレス鏡板８６」の順であった。（９）積層
成形後、スルーホール孔あけ、孔内壁及び表面への無電
解めっき、及び電解めっきを行い、外層回路の加工、さ
らにキャビティを形成するために、第４の基板の開口部
と同じ箇所に同じ大きさの開口部を、第５の基板の該当
する箇所に、ルーター加工により開口部を設け、図１０
に示すような多層チップキャリア用配線板を作成した。
【００４０】比較例１ 第２の絶縁層に、ガラス転移点が１００℃〜１１５℃の
エポキシソルダーレジストインクであるＣＣＲ−５０６
（株式会社アサヒ化学研究所製、商品名）を用いた以外
は、実施例１と同様にして作成した。
【００４１】比較例２ 実施例２において、第１の基板、第２の基板、第３の基
板に、ガラス転移点が約２２０℃のポリイミド樹脂含浸
ガラス布銅張り積層板であるＭＣＬ−Ｉ−６７１（日立
化成工業株式会社製、商品名）を用い、第１の絶縁層、
第２の絶縁層、第３の絶縁層に、ガラス転移点が約１２
０℃の、高分子エポキシ接着フィルムであるＡＳ−３０
００（日立化成工業株式会社製、商品名）を用いた以外
は、実施例２と同様にして作成した。
【００４２】このようにして作成した多層配線板は、初
期の状態では、剥離、ボイドともになく、また、せっち
ゃくざいのしみだし量も、０．０５ｍｍ以下であった
が、２６０℃、２分間のはんだフロート試験を行うと、
実施例のものでは剥離、ボイドが発生しなかったが、比
較例のものでは、多数の剥離あるいはボイドが発生し
た。
【００４３】
【発明の効果】以上に説明したように、本発明によっ
て、多層配線板に加わる熱履歴に対する剥離やボイドの
抑制に優れ、絶縁信頼性やスルーホールあるいはバイア
ホールの接続信頼性に優れた多層配線板とその製造法を
提供することができる。
【図面の簡単な説明】
【図１】本発明の概要を説明するための断面図である。
【図２】（ａ）〜（ｃ）は、それぞれ、本発明の一使用
例を説明するための断面図である。
【図３】本発明の一実施態用を示す断面図である。
【図４】（ａ）及び（ｂ）は、それぞれ、本発明の方法
を説明するための概略断面図である。
【図５】（ａ）〜（ｃ）は、それぞれ、本発明の他の実
施態用を示す断面図である。
【図６】本発明の構成を説明するための分解断面図であ
る。
【図７】本発明の一実施例に用いた方法を説明するため
の断面図である。
【図８】本発明の一実施例における方法を説明するため
の各工程における断面図である。
【図９】本発明の他の実施例における方法を説明するた
めの各工程における断面図である。
【図１０】本発明のさらに他の実施例を示す断面図であ
る。
【図１１】従来の課題を説明するための模式図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮下 二郎 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 鈴木 隆之 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】複数の絶縁層１と、絶縁層２１に形成され
    た複数の回路２２を有する絶縁回路板２と、２層以上の
    回路間の電気的接続を行うバイアホール３を有する多層
    配線板において、隣接する絶縁層のガラス転移点の差が
    ６０℃以内の範囲にあることを特徴とする多層配線板。
  2. 【請求項２】複数の絶縁層１あるいは絶縁層２１のう
    ち、少なくともバイアホール３の貫通する１層が、ガラ
    ス織布あるいは不織布等の強化材を含まない絶縁層であ
    ることを特徴とする請求項１に記載の多層配線板。
  3. 【請求項３】複数の絶縁層１あるいは絶縁層２１のう
    ち、最もガラス転移点の高いものと、最もガラス転移点
    の低いものの、ガラス転移点の差が３０℃以内であるこ
    とを特徴とする請求項１または２に記載の多層配線板。
  4. 【請求項４】複数の絶縁層１あるいは絶縁層２１のう
    ち、少なくともバイアホール３の貫通する１層が、ガラ
    ス織布あるいは不織布等の強化材を含まない絶縁層であ
    り、そのＢステージでの樹脂フローが１％未満であり、
    そのＢステージでの粘弾性が、３０℃において、２００
    ０ＭＰａ〜５０００ＭＰａの範囲にあり、かつ成形温度
    において、１０ＭＰａ以下の範囲にあることを特徴とす
    る請求項１〜３のうちいずれかに記載の多層配線板。
  5. 【請求項５】複数の絶縁層１あるいは絶縁層２１のう
    ち、少なくとも１層以上に、後に搭載する半導体チップ
    を納めるためのキャビティ４を有することを特徴とする
    請求項１〜４のうちいずれかに記載の多層配線板。
  6. 【請求項６】キャビティ４が、後に搭載する半導体チッ
    プを納める箇所に近い絶縁層から、順に、その大きさを
    大きくし、それぞれのキャビティ４によって露出した絶
    縁層の表面に形成した回路２２に、後に搭載する半導体
    チップと電気的接続を行うための端子部２２１を有する
    ことを特徴とする請求項１〜５のうちいずれかに記載の
    多層配線板。
  7. 【請求項７】キャビティ４が貫通孔４１であり、その貫
    通孔４１の一方の開口部４２に、その化一項部４２を塞
    ぐようにヒートシンク５を設けたことを特徴とする請求
    項６に記載の多層配線板。
  8. 【請求項８】他の配線板との電気的接続を行うための端
    子６が、その一方の面に設けられ、その面と同一面ある
    いは反対面に、半導体チップを搭載するための開口部４
    ３が設けられたことを特徴とする請求項５〜７のうちい
    ずれかに記載の多層配線板。
  9. 【請求項９】他の配線板との電気的接続を行うための端
    子６が、複数のピンであることを特徴とする請求項８に
    記載の多層配線板。
  10. 【請求項１０】他の配線板との電気的接続を行うための
    端子６が、はんだボールによる電気的接続を行うための
    ランド部であることを特徴とする請求項８に記載の多層
    配線板。
  11. 【請求項１１】複数のＢステージの絶縁層１と、絶縁層
    ２１に形成された複数の回路２２を有する絶縁回路板２
    とを重ねて、加熱・加圧して積層一体化し、２層以上の
    回路間の電気的接続を行うバイアホール３を形成する多
    層配線板の製造法において、隣接する絶縁層のガラス転
    移点の差が６０℃以内の範囲にあるものを用いることを
    特徴とする多層配線板の製造法。
  12. 【請求項１２】複数のＢステージの絶縁層１あるいは絶
    縁層２１のうち、少なくともバイアホール３の貫通する
    １層が、ガラス織布あるいは不織布等の強化材を含まな
    い絶縁層であることを特徴とする請求項１１に記載の多
    層配線板の製造法。
  13. 【請求項１３】複数のＢステージの絶縁層１あるいは絶
    縁層２１のうち、最もガラス転移点の高いものと、最も
    ガラス転移点の低いものの、ガラス転移点の差が３０℃
    以内であることを特徴とする請求項１１または１２に記
    載の多層配線板。
  14. 【請求項１４】複数のＢステージの絶縁層１のうち、少
    なくともバイアホール３の貫通する１層が、ガラス織布
    あるいは不織布等の強化材を含まない絶縁層であり、そ
    のＢステージでの樹脂フローが１％未満であり、そのＢ
    ステージでの粘弾性が、３０℃において、２０００ＭＰ
    ａ〜５０００ＭＰａの範囲にあり、かつ成形温度におい
    て、１０ＭＰａ以下の範囲にあることを特徴とする請求
    項１１〜１３のうちいずれかに記載の多層配線板の製造
    法。
  15. 【請求項１５】複数のＢステージの絶縁層１あるいは絶
    縁層２１のうち、少なくとも１層以上に、後に搭載する
    半導体チップを納めるためのキャビティ４を設けること
    を特徴とする請求項１１〜１４のうちいずれかに記載の
    多層配線板の製造法。
  16. 【請求項１６】キャビティ４が、後に搭載する半導体チ
    ップを納める箇所に近い絶縁層から、順に、その大きさ
    を大きくし、それぞれのキャビティ４によって露出した
    絶縁層の表面に形成した回路２２に、後に搭載する半導
    体チップと電気的接続を行うための端子部２２１を設け
    ることを特徴とする請求項１１〜１５のうちいずれかに
    記載の多層配線板の製造法。
  17. 【請求項１７】キャビティ４が貫通孔４１であり、その
    貫通孔４１の一方の開口部４２に、その化一項部４２を
    塞ぐようにヒートシンク５を設けたことを特徴とする請
    求項１６に記載の多層配線板の製造法。
  18. 【請求項１８】ヒートシンク５に、半導体チップを搭載
    する支持部５１と、支持部５１の周囲に支持部５１より
    薄い鍔部５２を設けたものを用い、複数の絶縁層のうち
    最外層のものに支持部５１とほぼ同じ大きさの孔を設
    け、その孔にヒートシンク５の支持部５１を嵌合し、さ
    らに、複数のＢステージの絶縁層１と、絶縁層２１に形
    成された複数の回路２２を有する絶縁回路板２とを重ね
    て、加熱・加圧して積層一体化し、２層以上の回路間の
    電気的接続を行うバイアホール３を形成することを特徴
    とする請求項１７に記載の多層配線板の製造法。
  19. 【請求項１９】ヒートシンク５の、少なくとも、絶縁層
    と接着される鍔部５２の面に、接着力を高めるための凹
    凸を形成したことを特徴とする請求項１８に記載の多層
    配線板の製造法。
  20. 【請求項２０】他の配線板との電気的接続を行うための
    端子６を、その一方の面に設け、その面と同一面あるい
    は反対面に、半導体チップを搭載するための開口部４３
    を設けたことを特徴とする請求項１５〜１９のうちいず
    れかに記載の多層配線板の製造法。
  21. 【請求項２１】他の配線板との電気的接続を行うための
    端子６として、複数のピンを用いたことを特徴とする請
    求項２０に記載の多層配線板の製造法。
  22. 【請求項２２】他の配線板との電気的接続を行うための
    端子６として、はんだボールによる電気的接続を行うた
    めのランド部を設けたことを特徴とする請求項２０に記
    載の多層配線板の製造法。
  23. 【請求項２３】積層成形時の温度が、１６５℃〜２００
    ℃の範囲であることを特徴とする請求項１１〜２２のう
    ちいずれかに記載の多層配線板の製造法。
  24. 【請求項２４】複数の絶縁層１あるいは絶縁層２１のう
    ち、少なくともバイアホール３の貫通する１層が、式１
    で示される構成を含むポリイミドを４０〜７０重量％、
    ビスマレイミドとジアミンとの反応物を１５〜４５重量
    ％、エポキシ樹脂を１５〜４５重量％含む熱硬化性樹脂
    であることを特徴とする請求項１１〜２３のうちいずれ
    かに記載の多層配線板の製造法。 【化１】 （ただし、式１中のＡｒは、以下の式１または２に示す
    基であり、式２で示す基が１０〜９８モル％、式２で示
    す基が９０〜５モル％含まれるものとする。） 【化２】 （ただし、式２中のＺは、−Ｃ（＝Ｏ）＝，−ＳＯ
    2−，−Ｏ−，−Ｓ−，−（ＣＨ2）m−，−ＮＨ−Ｃ
    （＝Ｏ）−，−Ｃ（ＣＨ3）2−，−Ｃ（ＣＦ3）2−，−
    Ｃ（＝Ｏ）−Ｏ−または結合を示し、ｎ及びｍは１以上
    の整数を示し、複数のＺはそれぞれ同一であっても、ま
    た異なるものでもよく、各ベンゼン環の水素は置換基で
    適宜置換されていてもよいものとする。） 【化３】 （ただし、式３中でＲ1，Ｒ2，Ｒ3およびＲ4は、それぞ
    れ独立に水素または炭素数１〜４のアルキル基、もしく
    はアルコキシ基を示し、これらのうち少なくとも２個以
    上はアルキル基、もしくはアルコキシ基であり、Ｘは、
    −ＣＨ2−，−Ｃ（ＣＨ3）2−，−Ｏ−，−ＳＯ2−，−
    Ｃ（＝Ｏ）−，−ＮＨ−Ｃ（＝Ｏ）−を示すものとす
    る。
  25. 【請求項２５】複数の絶縁層１あるいは絶縁層２１のう
    ち、少なくとも１層以上に、後に搭載する半導体チップ
    を納めるためのキャビティ４を構成するように孔をあ
    け、積層時の構成を、プレス鏡板／製品の表面を保護す
    るフィルム状物／複数のＢステージの絶縁層１と、絶縁
    層２１に形成された複数の回路２２を有する絶縁回路板
    ２とを重ねたもの／クッション材／キャビティの形状に
    孔をあけた成形品／プレス鏡板、の順に重ね、加熱・加
    圧して積層一体化することを特徴とする請求項１５〜２
    ４に記載の多層配線板の製造法。
JP6080315A 1994-04-19 1994-04-19 多層配線板及びその製造法 Pending JPH07288385A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP6080315A JPH07288385A (ja) 1994-04-19 1994-04-19 多層配線板及びその製造法
TW084102883A TW299563B (ja) 1994-04-19 1995-03-24
MYPI95000754A MY113466A (en) 1994-04-19 1995-03-27 Multilayer printed wiring board
SG1995000179A SG22894A1 (en) 1994-04-19 1995-03-28 Multilayer printed wiring board
EP95302211A EP0678918A3 (en) 1994-04-19 1995-04-03 Multi-layer circuit board.
US08/418,443 US5562971A (en) 1994-04-19 1995-04-07 Multilayer printed wiring board
KR1019950009263A KR0183190B1 (ko) 1994-04-19 1995-04-19 다층 인쇄 배선판 및 그 제조방법
US08/674,876 US5688408A (en) 1994-04-19 1996-07-02 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6080315A JPH07288385A (ja) 1994-04-19 1994-04-19 多層配線板及びその製造法

Publications (1)

Publication Number Publication Date
JPH07288385A true JPH07288385A (ja) 1995-10-31

Family

ID=13714835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6080315A Pending JPH07288385A (ja) 1994-04-19 1994-04-19 多層配線板及びその製造法

Country Status (6)

Country Link
US (2) US5562971A (ja)
EP (1) EP0678918A3 (ja)
JP (1) JPH07288385A (ja)
KR (1) KR0183190B1 (ja)
MY (1) MY113466A (ja)
TW (1) TW299563B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
DE69626747T2 (de) 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6300575B1 (en) * 1997-08-25 2001-10-09 International Business Machines Corporation Conductor interconnect with dendrites through film
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6400570B2 (en) 1999-09-10 2002-06-04 Lockheed Martin Corporation Plated through-holes for signal interconnections in an electronic component assembly
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6413135B1 (en) * 2000-02-29 2002-07-02 Micron Technology, Inc. Spacer fabrication for flat panel displays
JP3292723B2 (ja) * 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6391211B1 (en) * 2000-09-06 2002-05-21 Visteon Global Technologies, Inc. Method for making an electrical circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2003078220A (ja) * 2001-06-18 2003-03-14 Canon Inc 樹脂成形基板
KR100671541B1 (ko) * 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
CN1324697C (zh) * 2002-01-28 2007-07-04 威盛电子股份有限公司 半导体构装基板
US7029529B2 (en) 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
JP4401096B2 (ja) * 2003-03-26 2010-01-20 Ｄｏｗａホールディングス株式会社 回路基板の製造方法
US7741566B2 (en) * 2003-05-07 2010-06-22 Merix Corporation Microelectronic substrates with thermally conductive pathways and methods of making same
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
KR100633850B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
US7986048B2 (en) 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
TW201115652A (en) * 2009-10-16 2011-05-01 Solapoint Corp Package structure of photodiode and forming method thereof
TWI465159B (zh) * 2010-09-16 2014-12-11 Unimicron Technology Corp 具階梯式開口之封裝基板
DE102011117700A1 (de) * 2011-11-04 2013-05-08 Berchtold Holding Gmbh Handgriff
US8779694B1 (en) * 2011-12-08 2014-07-15 Automated Assembly Corporation LEDs on flexible substrate arrangement
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
US9824797B2 (en) 2014-12-19 2017-11-21 General Electric Company Resistive grid elements having a thermosetting polymer
KR102186149B1 (ko) * 2015-03-11 2020-12-03 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
FR3059151B1 (fr) 2016-11-21 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique et son procede de fabrication
US10317614B1 (en) 2017-03-14 2019-06-11 Automatad Assembly Corporation SSL lighting apparatus
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US10655823B1 (en) 2019-02-04 2020-05-19 Automated Assembly Corporation SSL lighting apparatus
US10995931B1 (en) 2020-08-06 2021-05-04 Automated Assembly Corporation SSL lighting apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244795A (en) * 1963-05-31 1966-04-05 Riegel Paper Corp Stacked, laminated printed circuit assemblies
US3654097A (en) * 1969-07-22 1972-04-04 Gen Dynamics Corp Method of making multilayer printed circuits
GB1445591A (en) * 1973-03-24 1976-08-11 Int Computers Ld Mounting integrated circuit elements
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4201616A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Dimensionally stable laminated printed circuit cores or boards and method of fabricating same
JPS56140688A (en) * 1980-04-02 1981-11-04 Hitachi Ltd Method of manufacturing printed board
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
JPS6083831A (ja) * 1983-10-14 1985-05-13 三菱電機株式会社 熱伝導性銅張り積層板
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
JP3034536B2 (ja) * 1989-07-28 2000-04-17 株式会社日立製作所 液晶表示装置
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0833015B2 (ja) * 1990-05-23 1996-03-29 ミサワホーム株式会社 コンクリート製組立型地下室の躯体構造
JPH0466180A (ja) * 1990-07-06 1992-03-02 Hitachi Cable Ltd 廃棄物投棄場
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH0588560A (ja) * 1991-09-26 1993-04-09 Ricoh Co Ltd 画像形成装置

Also Published As

Publication number Publication date
KR950030756A (ko) 1995-11-24
US5562971A (en) 1996-10-08
TW299563B (ja) 1997-03-01
US5688408A (en) 1997-11-18
KR0183190B1 (ko) 1999-05-15
EP0678918A2 (en) 1995-10-25
EP0678918A3 (en) 1996-04-10
MY113466A (en) 2002-03-30

Similar Documents

Publication Publication Date Title
JPH07288385A (ja) 多層配線板及びその製造法
KR100276747B1 (ko) 접착층용 내열성 수지를 이용한 회로판
US7301105B2 (en) Printed wiring boards possessing regions with different coefficients of thermal expansion
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JPH11126978A (ja) 多層配線基板
CN1971863A (zh) 半导体芯片埋入基板的三维构装结构及其制法
JP4875925B2 (ja) 多層配線板及びその製造方法
WO2007116855A1 (ja) 多層プリント配線基板及びその製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH098175A (ja) 多層プリント基板のボンディング用棚形成方法
JP4875926B2 (ja) 多層配線板及びその製造方法
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JP2003142832A (ja) 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法
JPH11274736A (ja) 多層配線板及びその製造法
JP3897136B2 (ja) 多層配線板及びその製造法
KR100895241B1 (ko) 패키지용 기판 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2006128226A (ja) 電気部品内蔵多層プリント配線板及びその製造方法
JP2007335631A (ja) 積層配線板の製造方法
EP4152388A1 (en) Electronic package with components mounted at two sides of a layer stack
JPH08148602A (ja) 半導体搭載用多層配線板の製造方法
JPH10163594A (ja) 電子回路基板およびその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPH08148600A (ja) 半導体搭載用多層配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809