KR100671541B1 - 함침 인쇄회로기판 제조방법 - Google Patents

함침 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100671541B1
KR100671541B1 KR1020020024947A KR20020024947A KR100671541B1 KR 100671541 B1 KR100671541 B1 KR 100671541B1 KR 1020020024947 A KR1020020024947 A KR 1020020024947A KR 20020024947 A KR20020024947 A KR 20020024947A KR 100671541 B1 KR100671541 B1 KR 100671541B1
Authority
KR
South Korea
Prior art keywords
metal plate
printed circuit
circuit board
resist
circuit pattern
Prior art date
Application number
KR1020020024947A
Other languages
English (en)
Other versions
KR20020096872A (ko
Inventor
엄재석
Original Assignee
(주)글로벌써키트
엄재석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)글로벌써키트, 엄재석 filed Critical (주)글로벌써키트
Publication of KR20020096872A publication Critical patent/KR20020096872A/ko
Application granted granted Critical
Publication of KR100671541B1 publication Critical patent/KR100671541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

본 발명은 반도체 디바이스가 장착되는 표면이 균일하도록 하는 함침 인쇄회로기판 제조방법을 제공한다.
이를 달성하기 위한 본 발명의 일 실시 예에 의한 함침 인쇄회로기판의 제조방법에 의하면, 소정의 금속판에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 단계; 상기 금속판의 레지스트가 도포된 면을 제외한 면을 구리로 도금하여 회로패턴을 형성하는 단계; 상기 레지스트를 제거하는 단계; 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 단계; 상기 각 금속판을 제거하는 단계를 수행하며, 이러한 본 발명은 실장면이 평평한 인쇄회로기판을 제작할 수 있음에 따라 인쇄회로기판의 실장면의 높이 불균일에 의해 발생하는 쇼트나 오픈을 방지할 수 있게 되며, 회로패턴을 절연수지 내에 함침시켜 형성함으로써, 회로패턴의 두께만큼 인쇄회로기판의 두께를 좁게 형성할 수 있게 된다.
인쇄회로기판, 제조방법, BGA, CSP, 절연수지, 함침

Description

함침 인쇄회로기판 제조방법{A MANUFACTURING METHOD OF PRINTED CIRCUIT EMBEDDED BOARD}
도 1a 내지 도 1c는 일반적인 인쇄회로기판의 제조 공정도.
도 2a 내지 도 2f는 본 발명의 일 실시 예에 따른 함침 인쇄회로기판의 제조 공정도.
도 3a 내지 도 3e는 본 발명의 다른 실시 예에 따른 함침 인쇄회로기판의 제조 공정도.
도 4a 내지 도 4f는 본 발명의 또 다른 실시 예에 따른 함침 인쇄회로기판의 제조 공정도.
도 5a 내지 도 5f는 본 발명의 또 다른 실시 예에 따른 함침 인쇄회로기판의 제조 공정도.
도 6a 내지 도 6f는 본 발명의 또 다른 실시 예에 따른 함침 인쇄회로기판의 제조 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 인쇄회로기판 11,21 : 금속판
11a,21a : 필름 12 : 동박층
12a : 피막층 13 : 레지스트
15 : 니켈층 17 : 동층
31 : 절연수지 100 : 양면 인쇄회로기판
본 발명은 인쇄회로기판 제조방법에 관한 것으로, 특히 금속판을 이용하여 회로패턴을 먼저 형성한 후, 절연수지로 기판을 형성하여 반도체 디바이스가 장착되는 표면이 균일하도록 하는 함침 인쇄회로기판 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 가공방법에 따라 단층 인쇄회로기판, 양면 인쇄회로기판, 다층 인쇄회로기판, 빌드(Build) 인쇄회로기판으로 분류할 수 있으며, 재질에 따라 페놀재질의 인쇄회로기판과 그래스(Grass) 또는 에폭시 재질의 인쇄회로기판으로 분류할 수 있다.
이러한 인쇄회로기판은 도 1에 도시한 바와 같이, 기본적으로 수십 마이크론의 두께를 갖는 동박(2)을 에폭시로 형성된 기판(1)에 접착시킨 다음, 소정 회로패턴의 레지스트(3)를 프린트한다(도 1a).
그리고 도 1b와 같이, 에칭을 하여 불필요한 부분의 동박(2)을 제거한 다음, 도 1c와 같이, 남은 레지스트(3)를 용제나 알카리 용액으로 제거하여 배선기판(Printed Wiring Board : PWB)을 형성한다. 그후, 회로패턴을 형성하는 동박에 니켈과 금을 도금한다.
한편, 일반적으로 반도체 패키지는 실장방법에 따라 삽입형(IMT)과 표면실장형(SMT)으로 분류할 수 있으며, 최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해 삽입형 반도체 패키지보다는 표면실장형 반도체 패키지가 널리 사용되고 있다.
표면실장형 반도체 패키지로는 쿼드 플랫 패키지(Quad Flat Package; 이하, 'QFP' 라 함), 플라스틱 리디드 칩 캐리어(Plastic Leaded Chip Carrier; 이하, 'PLCC' 라 함), 세라믹 리디드 칩 캐리어(Ceramic Leaded Chip Carrier; 이하, 'CLCC' 라 함), 패키지의 하부에 접속용 솔더볼을 갖는 볼 그리드 어레이(Ball Grid Array; 이하, 'BGA' 라 함), 리드를 패키지의 하면에 노출시킨 칩 스케일 패키지(Chip Scale Package; 이하, 'CSP' 라 함) 등을 들 수 있다.
상기 BGA 패키지나 CSP등과 같이 다수의 접속점을 가지는 부품의 경우에는, 인쇄회로기판의 표면이 균일하지 못하거나 인쇄회로기판의 휨이 발생하게 되면, 다른 부품에 비해 쇼트나 오픈 등의 불량이 빈번하게 발생된다.
그러나, 종래의 인쇄회로기판은 절연수지로 기판을 먼저 형성한 다음, 레지스트를 도포하여 불필요한 부분의 동박을 제거함으로써, 인쇄회로기판의 표면이 동박에 의해 회로패턴이 형성된 영역과, 동박이 제거된 영역간의 높이차가 발생한다.
이에 따라, 다수의 접속점을 가지는 BGA나 CSP 등의 표면실장부품의 쇼트나 오픈이 발생된다는 문제점이 있다. 또한, 쇼트나 오픈이 발생하지 않더라도 솔더볼과 동박 간의 접촉면적이 작아지게 되어 접촉신뢰성이 저하된다는 문제점이 있다.
따라서 본 발명은 이러한 점을 감안한 것으로, 금속판을 이용하여 회로패턴을 먼저 형성한 후, 절연수지로 기판을 형성하여 반도체 디바이스가 장착되는 표면이 균일하도록 함으로써 다수의 접속점을 가지는 BGA나 CSP 등의 표면실장부품의 쇼트나 오픈을 방지함과 더불어 접촉신뢰성을 향상시킬 수 있도록 한 함침 인쇄회로기판 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 함침 인쇄회로기판은, 금속판의 일측에 소정의 회로패턴을 형성하고, 상기 금속판과 평행하게 타 금속판을 배치하며, 상기 양 금속판 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여 상기 절연수지의 내부에 상기 회로 패턴이 함침되도록 구성한 것을 특징으로 한다.
본 발명의 다른 실시예에 의한 함침 인쇄회로기판은, 두 개의 금속판을 서로 평행하게 배치하고, 상기 양 금속판의 대향되는 면에 소정의 회로패턴을 형성하며, 상기 각 금속판 사이에 절연수지를 삽입하여 압착한 후, 상기 양 금속판을 제거하여 상기 절연수지의 내부 양측에 상기 회로패턴이 함침되도록 구성한 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의한 함침 인쇄회로기판은, 소정의 필름 일측에 피막층을 형성한 후, 상기 피막층에 소정의 회로패턴을 형성하며, 상기 필름과 평행하게 타 필름을 배치하고, 양 필름사이에 절연수지를 삽입하여 압착한 후, 상기 필름 및 피막층을 제거하여 상기 절연수지의 내부에 회로패턴이 함침되도록 구성한 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의한 함침 인쇄회로기판은, 금속판에 피막층을 형성한 후, 상기 피막층에 소정의 회로패턴을 형성하며, 상기 금속판과 평행하게 타 금속판을 배치하고, 양 금속판 사이에 절연수지를 압착한 후, 상기 금속판 및 피막층을 제거하여 상기 절연수지의 내부에 회로패턴이 함침되도록 구성한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 함침 인쇄회로기판 제조방법은, 금속판에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 1 단계와; 상기 금속판의 레지스트가 도포된 면을 제외한 면에 구리를 도금하여 회로패턴을 형성하는 제 2 단계와; 상기 레지스트를 제거하는 제 3 단계와; 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 제 4 단계와; 상기 각 금속판을 제거하는 제 5 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
본 발명의 다른 실시 예에 따르면, 금속판에 동박층을 형성하는 제 1 단계와; 상기 동박층에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 2 단계와; 상기 레지스트와 상기 레지스트 위치의 동박층을 제거하여 나머지 동박층에 회로패턴이 형성되도록 하는 제 3 단계와; 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 제 4 단계와; 상기 각 금속판을 제거하는 제 5 단계를 포 함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 두 개의 금속판을 서로 평행하게 배치하고, 상기 금속판의 서로 대향되는 일측면에 소정의 회로패턴을 형성하기 위한 레지스트를 각각 도포하는 제 1 단계와; 상기 금속판의 레지스트가 도포된 면을 제외한 면에 구리를 각각 도금하여 회로패턴을 형성하는 제 2 단계와; 상기 레지스트를 제거하는 제 3 단계와; 상기 각 금속판 사이에 절연수지를 삽입한 후, 압착하는 제 4 단계와; 상기 각 금속판을 제거하는 제 5 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 소정의 필름에 니켈 또는 구리로 피막층을 형성하는 제 1 단계와; 상기 피막층에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 2 단계와; 상기 피막층의 레지스트가 도포된 면을 제외한 면을 구리로 도금하여 회로패턴을 형성하는 제 3 단계와; 상기 레지스트를 제거하는 제 4 단계와; 상기 필름과 소정 거리 이격된 위치에, 상기 필름과 평행하게 타 필름을 배치하고, 상기 양 필름 사이에 절연수지를 삽입하여 압착하는 제 5 단계와; 상기 각 필름을 제거한 후, 상기 피막층을 제거하는 제 6 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 금속판에 니켈 또는 구리로 피막층을 형성하는 제 1 단계와; 상기 피막층에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 2 단계와; 상기 피막층의 레지스트가 도포된 면을 제외한 면을 구리로 도금하여 회로패턴을 형성하는 제 3 단계와; 상기 레지스트를 제거하는 제 4 단계와; 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 제 5 단계와; 상기 각 금속판을 제거한 후, 상기 피막층을 제거하는 제 6 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조로 하여 보다 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 함침 인쇄회로기판을 제조하기 위한 공정도를 도시한 것이다.
먼저, 도 2a와 같이, 금속판(11)을 마련하고, 도 2b와 같이, 금속판(11)의 일측면에 소정의 회로패턴을 형성하기 위한 레지스트(13)를 도포한다.
상기 레지스트(13)는 빛에 의해 감광되는 포토 레지스트를 사용하는 것이 바람직하다. 금속판(11)은 알루미늄(Al)으로 사용하는 것이 바람직하며, 알루미늄을 사용하는 이유는, 알루미늄은 화학약품에 잘 용해되며, 가격이 저렴하고 평평하게 만들기 용이하기 때문이다.
그후, 도 2c와 같이, 상기 금속판(11)의 레지스트(13)를 제외한 면에 니켈을 전기도금하여 니켈층(15)을 형성하고, 니켈층(15)에 구리(Cu)를 도금하여 동층(17)으로 형성된 회로패턴을 형성한다.
이때, 동층(17)의 두께는 수십 마이크론 정도이면 된다.
한편, 일반적으로 상기 동층(17)에 후술될 금도금을 행하게 되는데, 이때, 동층(17)에 곧바로 금도금을 행하면 동과 금이 직접 맞닿아 합금층을 형성하게 됨에 따라 상기 동층(17)에 니켈층(15)이 형성되도록 한 것이다.
이와 같이, 동층(17)으로 회로패턴이 형성되면, 용제나 알카리 용액 등의 세정액을 이용하여 레지스트(13)를 제거한다.
그러면, 도 2d와 같이, 금속판(11)에는 니켈층(15)과 동층(17)으로 형성된 회로패턴만이 남게 된다.
이러한 상태에서 상기 금속판(11)으로부터 소정 거리 이격된 위치 즉, 일반적으로 인쇄회로기판(10)의 두께만큼 이격된 위치에 타 금속판(21)을 평행하게 배치시킨다.
그리고 에폭시 레진과 같은 프리플렉(Prepreg) 형태의 절연수지(31)를, 도 2e와 같이, 양 금속판(11),(21) 사이에 삽입하여 압착한다.
이와 같이, 절연수지(31)를 양 금속판(11),(21) 사이에 삽입하면, 절연수지(31)가 레지스트(13)가 제거된 영역까지 삽입되어 각 금속판(11),(21)에 접하게 되며, 이에 따라, 니켈층(15)과 절연수지(31)가 동일한 평면에 위치하게 된다.
한편, 도 2f와 같이, 절연수지(31)가 경화되면, 화학약품을 사용하여 양 금속판(11),(21)을 용해시켜 분리한다.
그런 다음, 솔더 마스크 등과 같은 부가적인 층들의 형성과 함께 인쇄회로기판(10)의 회로패턴이 형성된 영역에 금도금함으로써, 인쇄회로기판(10)이 완성된다. 여기서, 금도금에 의해 동층(17)과 와이어 본딩용 와이어 및 솔더볼의 접촉력이 향상된다.
이러한 인쇄회로기판(10)은 절연수지(31)의 내부에, 상기 레지스트(13) 도포 및 구리 도금에 의해 형성된 회로패턴이 함침된 형태로, 실장면이 균일하여 BGA 패키지나 CSP 등과 같이 다수의 접속점을 가지는 부품의 경우에도 쇼트나 오픈을 방지할 수 있게 된다.
한편, 상기 금속판(11),(21)으로 알루미늄보다는 강도가 높은 스테인레스(Stainless)를 사용할 수 있을 것이며, 이 경우, 상기와 동일한 공정을 거쳐 인쇄회로기판을 형성하되, 상기에서는 양 금속판(11),(21)을 용해시켜 분리하나, 금속판(11),(21)에 스테인레스를 사용할 경우에는 스테인레스는 알루미늄에 비해 그 강도가 매우 강하기 때문에 알루미늄과 같이 용해시키지 않고, 기계적으로 금속판(11),(21)을 분리하면 된다.
도 3은 본 발명의 다른 실시 예에 따른 함침 인쇄회로기판을 제조하기 위한 공정도를 도시한 것으로, 상기 일 실시 예는 인쇄회로기판(10)의 내부로 니켈층(15) 및 동층(17)이 함침되지만, 본 실시 예는 인쇄회로기판(10)의 내부로 동박층(12)만이 함침되도록 한다.
먼저, 도 3a와 같이, 알루미늄으로 형성된 금속판(11)에 구리판을 접합시켜 금속판(11)에 동박층(12)을 형성하거나 또는 금속판(11)에 동박을 도금하여 금속판(11)에 동박층(12)을 형성한다.
그런 다음 도 3b와 같이, 동박층(12)에 소정의 회로패턴을 형성할 수 있는 레지스트(13)를 도포하고, 에칭하여 레지스트(13)와 레지스트(13) 위치의 동박을 제거함으로써, 도 3c와 같이 회로패턴을 형성하는 영역의 동박층(12)만이 남도록 한다.
그후, 상기 실시 예에서와 마찬가지로, 도 3d에 도시된 바와 같이, 금속판(11)으로부터 소정 거리 이격된 위치 즉, 일반적으로 인쇄회로기판(10)의 두께 만큼 이격된 위치에 타 금속판(21)을 배치시킨다.
그리고 프리플렉 형태의 절연수지(31)를 양 금속판(11),(21) 사이에 삽입하여 압착한다.
상기 절연수지(31)가 경화되면, 도 3e와 같이, 화학약품을 사용하여 양 금속판(11),(21)을 용해시켜 분리한다. 그리고 인쇄회로기판(10)의 회로패턴이 형성된 영역에 니켈을 전기도금하여 니켈층(15)을 형성하고, 금도금한다.
한편, 본 실시 예에 대해서도, 상기 일 실시 예와 마찬가지로, 상기 금속판(11),(21)으로 스테인레스(Stainless)를 사용할 수 있을 것이며, 금속판(11),(21)에 스테인레스를 사용할 경우에는 기계적으로 금속판(11),(21)을 분리하면 된다.
한편, MLB(Multi Layer Board)를 형성할 경우에도 상기 공정을 그대로 이용할 수 있을 것이며, 양면 인쇄회로기판을 형성할 경우를 도 4와 함께 설명한다.
먼저, 도 4a 및 도 4b와 같이, 두 개의 금속판(11),(21)을 서로 평행하게 배치하고, 금속판(11),(21)의 서로 대향되는 일측면에 소정의 회로패턴을 형성할 수 있는 레지스트(13)를 도포한다.
여기서, 레지스트(13)는 상기와 마찬가지로 포토 레지스트를, 금속판(11),(21)은 알루미늄을 사용한다.
그후, 도 4c와 같이, 금속판(11),(21)의 레지스트(13)를 제외한 면에 니켈을 전기도금하여 각각 니켈층(15)를 형성하고, 니켈층(15)에 구리를 도금하여 동층(17)으로 형성된 회로패턴을 형성한다.
동층(17)이 형성되면, 용제나 알카리 용액 등의 세정액을 이용하여 레지스트(13)를 제거한다.
그러면 도 4d와 같이, 각각의 금속판(11),(21)에는 니켈층(15)과 동층(17)으로 형성된 회로패턴만 남게 된다.
이러한 상태에서 도 4e와 같이, 금속판(11)과 금속판(21)의 사이에 절연수지(31)를 삽입한 후, 압착하며, 절연수지(31)가 경화되면, 화학약품을 사용하여 양 금속판(11),(21)을 용해시켜 분리한다.
그후, 솔더 마스크 등과 같이 부가적인 층들의 형성과 함께 양면 인쇄회로기판(100)의 회로패턴이 형성된 영역에 금도금함으로써, 도 4f와 같은, 양면 인쇄회로기판(100)이 완성된다.
즉, 상기 양면 인쇄회로기판(100)은 절연수지(31)의 내부 양측에 상기 레지스트(13)의 도포 및 구리 도금에 의해 형성된 회로패턴이 함침된 형태로 된다.
다음은 상기 실시 예에서의 금속판(11),(21) 등의 기판의 재료를 달리할 경우의 실시 예에 대해서 설명한다.
먼저, 도 5a와 같이, PE(Polyethylene) 등의 필름(11a)을 마련하고, 필름(11a)의 일측면에 스퍼터링(Sputtering)으로 니켈 또는 구리 피막층(12a)을 형성한다.
상기 피막층(12a)에 소정의 회로패턴을 형성할 수 있는 레지스트(13)를 도포 한다(도 5b).
그후, 도 5c와 같이, 상기 피막층(12a)의 레지스트(13)를 제외한 면에 니켈을 전기도금하여 니켈층(15)을 형성하고, 니켈층(15)에 구리를 도금하여 동층(17)으로 형성된 회로패턴을 형성한다.
이와 같이, 동층(17)으로 회로패턴이 형성되면, 용제나 알카리 용액 등의 세정액을 이용하여 상기 레지스트(13)를 제거한다.
그러면, 도 5d와 같이, 피막층(12a)에는 니켈층(15)과 동층(17)으로 형성된 회로패턴만이 남게 된다.
이러한 상태에서 상기 제 1 실시 예와 마찬가지로 필름(11a)으로부터 소정 거리 이격된 위치에 타 필름(21a)을 평행하게 배치시킨다.
그리고 에폭시 레진과 같은 프리플렉(Prepreg) 형태의 절연수지(31)를, 도 5e와 같이, 양 필름(11a),(21a) 사이에 삽입하여 압착한다.
이와 같이, 절연수지(31)를 양 필름(11a),(21a) 사이에 삽입하면, 절연수지(31)가 레지스트(13)가 제거된 영역까지 삽입되어 각 필름(11a),(21a)에 접하게 되며, 이에 따라, 니켈층(15)과 절연수지(31)가 동일한 평면에 위치하게 된다.
그리고 도 5f와 같이, 절연수지(31)가 경화되면, 기계적인 방법으로 상기 필름(11a),(21a)을 분리해내고, 화학약품을 사용하여 상기 피막층(12a)을 제거한다.
그런 다음, 솔더 마스크 등과 같은 부가적인 층들의 형성과 함께 인쇄회로기판(10)의 회로패턴이 형성된 영역에 금도금함으로써, 인쇄회로기판(10)이 완성된 다.
이러한 인쇄회로기판(10)은 상기 일 실시 예의 도 2f와 마찬가지로, 절연수지(31)의 내부에, 레지스트(13)의 도포 및 구리 도금에 의해 형성된 회로패턴이 함침된 형태가 된다.
도 6은 본 발명의 또 다른 실시 예의 공정도를 도시한 것이다.
이에 도시한 바와 같이, 알루미늄 등의 금속판(11)을 마련하고, 금속판(11)의 일측면에 스퍼터링으로 니켈 또는 구리 피막층(12a)을 형성한다(도 6a).
그후, 상기 도 5b 내지 도 5d와 동일한 공정을 수행하여, 피막층(12a)에 니켈층(15)과 동층(17)으로 형성된 회로패턴만이 남도록 한다(도 6b 내지 도 6d).
이러한 상태에서 상기 제 1 실시 예와 마찬가지로 금속판(11)으로부터 소정 거리 이격된 위치에 타 금속판(21)을 평행하게 배치시키고, 절연수지(31)를, 도 6e와 같이, 양 금속판(11),(21) 사이에 삽입하여 압착한다.
이와 같이, 절연수지(31)를 양 금속판(11),(21) 사이에 삽입하면, 절연수지(31)가 레지스트(13)가 제거된 영역까지 삽입되어 각 금속판(11),(21)에 접하게 되며, 이에 따라, 니켈층(15)과 절연수지(31)가 동일한 평면에 위치하게 된다.
그리고 도 6f와 같이, 절연수지(31)가 경화되면, 열압착한 후, 기계적인 방법으로 상기 금속판(11),(21)을 제거하고, 화학약품으로 상기 피막층(12a)을 제거한다.
그런 다음, 상기 실시 예와 마찬가지로 솔더 마스크 등과 같은 부가적인 층 들의 형성과 함께 인쇄회로기판(10)의 회로패턴이 형성된 영역에 금도금함으로써, 인쇄회로기판(10)이 완성된다.
본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 살펴본 바와 같이 본 발명은, 금속판에 회로패턴을 형성하고, 타 금속판을 배치한 다음, 절연수지를 양 금속판 사이에 삽입압착한 후, 양 금속판을 제거함으로써, 부품의 실장면이 평평한 인쇄회로기판을 제작할 수 있다.
이에 따라, BGA나 CSP와 같이 접합점이 많은 부품의 경우, 인쇄회로기판의 실장면의 높이 불균일에 의해 발생하는 쇼트나 오픈을 방지할 수 있게 된다. 뿐만 아니라, 솔더볼과 동박층간의 접촉면적이 균일해져 접촉신뢰성을 향상시킬 수 있다.
또한, 회로패턴을 절연수지 내에 함침시켜 형성함으로써, 회로패턴의 두께만큼 인쇄회로기판의 두께를 좁게 형성할 수 있으며, 인쇄회로기판에 실장되는 부품의 실장높이를 낮출 수 있게 된다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 금속판에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 1 단계와, 상기 금속판의 레지스트가 도포된 면을 제외한 면에 구리를 도금하여 회로패턴을 형성하는 제 2 단계와, 상기 레지스트를 제거하는 제 3 단계와, 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 제 4 단계 및, 상기 각 금속판을 제거하는 제 5 단계를 포함하여 되는 공지의 함침 인쇄회로기판 제조방법에 있어서,
    상기 제 2 단계의 구리 도금 이전에 상기 금속판의 레지스트를 제외한 면을 니켈로 전기도금하는 단계를 더 구비하고,
    상기 금속판은 알카리성인 화학약품을 사용하여 용해시켜 제거함을 특징으로 하는 함침 인쇄회로기판 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 금속판에 동박층을 형성하는 제 1 단계와, 상기 동박층에 소정의 회로패턴을 형성하기 위한 레지스트를 도포하는 제 2 단계와, 상기 레지스트와 상기 레지스트 상의 동박층을 제거하여 나머지 동박층에 회로패턴이 형성되도록 하는 제 3 단계와, 상기 금속판과 소정 거리 이격된 위치에, 상기 금속판과 평행하게 타 금속판을 배치하고, 상기 양 금속판 사이에 절연수지를 삽입하여 압착하는 제 4 단계 및, 상기 각 금속판을 제거하는 제 5 단계를 포함하여 되는 공지의 함침 인쇄회로기판 제조방법에 있어서,
    상기 제 5 단계 후, 상기 동박층에 니켈층을 형성하는 단계를 더 구비하고,
    상기 금속판은 알카리성인 화학약품을 사용하여 용해시켜 제거함을 특징으로 하는 함침 인쇄회로기판 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020020024947A 2001-06-21 2002-05-07 함침 인쇄회로기판 제조방법 KR100671541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010035441 2001-06-21
KR20010035441 2001-06-21

Publications (2)

Publication Number Publication Date
KR20020096872A KR20020096872A (ko) 2002-12-31
KR100671541B1 true KR100671541B1 (ko) 2007-01-18

Family

ID=19711180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024947A KR100671541B1 (ko) 2001-06-21 2002-05-07 함침 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US20020197457A1 (ko)
JP (1) JP2003023235A (ko)
KR (1) KR100671541B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130608B1 (ko) * 2010-02-18 2012-04-02 정인원 반도체 패키지 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697980B1 (ko) * 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
KR100661295B1 (ko) * 2006-02-15 2006-12-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조 방법
KR100771675B1 (ko) 2006-03-30 2007-11-01 엘지전자 주식회사 패키지용 인쇄회로기판 및 그 제조방법
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
KR100726238B1 (ko) 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100726239B1 (ko) 2006-07-28 2007-06-08 삼성전기주식회사 전자소자 내장형 다층 인쇄회로기판 제조방법
KR100782405B1 (ko) 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027959A (ja) * 1996-07-11 1998-01-27 Kyocera Corp 多層配線基板の製造方法
JP2000357857A (ja) * 1999-06-14 2000-12-26 Yamaichi Electronics Co Ltd 印刷配線板の製造方法
US6195882B1 (en) * 1996-09-06 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for producing printed wiring boards
JP2001068824A (ja) * 1999-08-30 2001-03-16 Yamaichi Electronics Co Ltd 配線板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869767A (en) * 1985-05-03 1989-09-26 Hallmark Cards, Incorporated Process for placing single or multiple patterned layers of conductive material on a substrate
JPH06101616B2 (ja) * 1986-02-21 1994-12-12 名幸電子工業株式会社 導体回路板の製造方法
US4875283A (en) * 1986-11-13 1989-10-24 Johnston James A Method for manufacturing printed circuit boards
US5153050A (en) * 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US6596391B2 (en) * 1997-05-14 2003-07-22 Honeywell International Inc. Very ultra thin conductor layers for printed wiring boards
JP3612594B2 (ja) * 1998-05-29 2005-01-19 三井金属鉱業株式会社 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法
US6451441B1 (en) * 1999-03-30 2002-09-17 Kyocera Corporation Film with metal foil
US6207354B1 (en) * 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
US6652697B2 (en) * 2001-12-03 2003-11-25 Pioneer Technology Engineering Co., Ltd. Method for manufacturing a copper-clad laminate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027959A (ja) * 1996-07-11 1998-01-27 Kyocera Corp 多層配線基板の製造方法
US6195882B1 (en) * 1996-09-06 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for producing printed wiring boards
JP2000357857A (ja) * 1999-06-14 2000-12-26 Yamaichi Electronics Co Ltd 印刷配線板の製造方法
JP2001068824A (ja) * 1999-08-30 2001-03-16 Yamaichi Electronics Co Ltd 配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130608B1 (ko) * 2010-02-18 2012-04-02 정인원 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20020197457A1 (en) 2002-12-26
KR20020096872A (ko) 2002-12-31
JP2003023235A (ja) 2003-01-24

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US4985601A (en) Circuit boards with recessed traces
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US5055637A (en) Circuit boards with recessed traces
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
EP0536418A1 (en) Semiconductor device and manufacturing method therefor
KR20110003453A (ko) 회로판 및 그 제조방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
US8322596B2 (en) Wiring substrate manufacturing method
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US8186043B2 (en) Method of manufacturing a circuit board
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TWI804227B (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法
US20080251386A1 (en) Manufacturing Method Of Non-Etched Circuit Board
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2002093861A (ja) ２メタルｔａｂ及び両面ｃｓｐ、ｂｇａテープ、並びにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050513

Effective date: 20060929

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee