TWI804227B - 半導體封裝襯底、其製造方法、半導體封裝及其製造方法 - Google Patents

半導體封裝襯底、其製造方法、半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI804227B
TWI804227B TW111108306A TW111108306A TWI804227B TW I804227 B TWI804227 B TW I804227B TW 111108306 A TW111108306 A TW 111108306A TW 111108306 A TW111108306 A TW 111108306A TW I804227 B TWI804227 B TW I804227B
Authority
TW
Taiwan
Prior art keywords
groove
base layer
semiconductor package
package substrate
resin
Prior art date
Application number
TW111108306A
Other languages
English (en)
Other versions
TW202249125A (zh
Inventor
金沅彬
姜聖日
裵仁燮
尹東陳
Original Assignee
南韓商海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商海成帝愛斯股份有限公司 filed Critical 南韓商海成帝愛斯股份有限公司
Publication of TW202249125A publication Critical patent/TW202249125A/zh
Application granted granted Critical
Publication of TWI804227B publication Critical patent/TWI804227B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明為了一種易於焊接的半導體封裝襯底及其製造方法，提供一種半導體封裝襯底，其具備：基底層，其包括導電物質，且具有第一表面和與所述第一表面相對的第二表面，且具有位於所述第一表面的第一凹槽或第一溝槽以及位於所述第二表面的第二凹槽或第二溝槽；第一樹脂，其掩埋在位於所述基底層的所述第一表面的所述第一凹槽或第一溝槽中；以及凹槽部，其位於所述基底層的所述第一表面的至少一拐點，且基於所述第一表面的深度為所述基底層的厚度的1/2或更大。

Description

半導體封裝襯底、其製造方法、半導體封裝及其製造方法
本發明涉及一種半導體封裝襯底、其製造方法、半導體封裝及其製造方法，更具體地，涉及一種易於焊接的半導體封裝襯底製造方法、使用所述方法製造的半導體封裝襯底及其製造方法。
半導體器件被封裝在半導體封裝襯底中使用，用於這種封裝的半導體封裝襯底具有精細電路圖案和/或輸入/輸出（input/output；I/O）端子。隨著半導體器件的高性能化和/或高集成化，以及使用其的電子設備的小型化和/或高性能化等，半導體封裝襯底的精細電路圖案等的線寬變得更窄，並且其複雜度變得更高。
現有的半導體封裝襯底通過以下過程來製造：通過使用與銅箔（Copper Foil）堆疊在一起的覆銅疊層板（Copper Clad Laminate；CCL）來形成通孔，並且通孔的內部表面被鍍覆成將頂部銅箔電連接到底部銅箔，然後使用光刻膠將頂部銅箔和底部銅箔圖案化。然而，這種現有的半導體封裝襯底製造方法存在製造工藝複雜且精度低的問題。
因而最近，為了簡化製造工藝，引入了一種通過用絕緣物質填充導電基底層來製造半導體封裝襯底的方法。
本發明實施例的目的在於，提供一種易於焊接的半導體封裝襯底及其製造方法。 然而，這些課題是示例性的，並且本發明的範圍不限於此。
根據本發明一方面，提供一種半導體封裝襯底，其具備：基底層，其包括導電物質，並且具有第一表面和與所述第一表面相對的第二表面，並且具有位於所述第一表面的第一凹槽或第一溝槽以及位於所述第二表面的第二凹槽或第二溝槽；第一樹脂，其掩埋在位於所述基底層的所述第一表面的所述第一凹槽或第一溝槽中；以及凹槽部，其位於所述基底層的所述第一表面的至少一拐點，並且基於所述第一表面的深度為所述基底層的厚度的1/2或更大
在本實施例中，所述凹槽部的深度可以為100 μm或更大。
在本實施例中，對應於所述凹槽部的所述基底層的厚度可以為35 μm或更大。
在本實施例中，基於對應於所述凹槽部的所述第一表面的所述基底層的寬度可以比基於所述第二表面的所述凹槽部的寬度大30 μm或更大。
在本實施例中，可以更包括塗層，其設置於除所述第一樹脂之外的所述基底層的表面。
在本實施例中，所述第一樹脂的至少一部分可以通過所述凹槽部暴露在外部。
在本實施例中，可以更包括第二樹脂，其掩埋在位於所述基底層的所述第二表面的所述第二凹槽或第二溝槽中。
在本實施例中，基於對應於所述凹槽部的所述第一表面的所述基底層的寬度可以與基於所述第二表面的所述凹槽部的寬度相同。
根據本發明另一方面，提供一種半導體封裝，其具備：半導體封裝襯底；以及半導體晶片，其實裝在所述半導體封裝襯底上。
根據本發明再一方面，提供一種半導體封裝襯底製造方法，其包括：製備具有第一表面和第二表面的由導電材料製成的基底層；在所述基底層的第一表面上形成第一凹槽或第一溝槽；用第一樹脂填充所述第一凹槽或所述第一溝槽；固化所述第一樹脂；去除過度填充在所述第一凹槽或所述第一溝槽中的第一樹脂的暴露部分；在基底層的第二表面上形成第二凹槽或第二溝槽，以暴露填充在第一凹槽或第一溝槽中的第一樹脂的至少一部分；以及在基底層的第一表面上形成第三凹槽，其中，所述第三凹槽的深度為所述基底層的厚度的1/2或更大。
在本實施例中，形成所述基底層的所述第二凹槽或第二溝槽可以與形成所述第三凹槽同時執行。
在本實施例中，所述第三凹槽可以具有沿第一方向的寬度和沿與所述第一方向相交的第二方向的長度，並且切割區域的寬度可以小於所述第三凹槽的長度。
在本實施例中，所述第三凹槽的深度可以形成為100 μm或更大。
在本實施例中，對應於所述第三凹槽的所述基底層的厚度可以形成為35 μm或更大。
在本實施例中，從所述第二表面側觀察到的對應於所述第三凹槽的所述基底層的寬度可以形成為基於一側等於或大於從所述第一表面側觀察到的所述第三凹槽的寬度。
在本實施例中，所述第一樹脂的至少一部分可以通過所述第三凹槽暴露在外部。
在本實施例中，在將第二凹槽或第二溝槽形成在基底層的第二表面上，以暴露填充在所述第一凹槽或第一溝槽中的樹脂的至少一部分，以及將第三凹槽形成在所述基底層的第一表面上之間，可以更包括：用第二樹脂填充所述第二凹槽或第二溝槽。
在本實施例中，基於對應於所述第三凹槽的所述第一表面的所述基底層的寬度可以與基於所述第二表面的所述第三凹槽的寬度相同。
在本實施例中，在將第三凹槽形成在所述基底層的第一表面上，以及沿著穿過所述第三凹槽的中心部的切割區域切割所述基底層之間，可以更包括：對通過所述第一表面和所述第二表面暴露的所述基底層的表面進行鍍覆來形成塗層。
根據本發明再一方面，提供一種半導體封裝製造方法，其更包括：將半導體晶片實裝在半導體封裝襯底上；以及沿著所述第三凹槽切割半導體封裝襯底。
上述內容之外的其他方面、特徵，以及優點根據以下的圖式、申請專利範圍，以及發明的詳細說明，將變得更加明確。
這種一般和特殊方面可以使用系統、方法、計算機程序或系統、方法和計算機程序的任何組合來實施。
由於本發明允許各種變更和許多實施例，因此將在圖式中示出並詳細說明中詳細描述特定實施例。參照以下詳細後述的實施例以及圖式，本發明的效果和特徵以及實現該效果和特徵的方法將變得更加明確。然而，本發明不僅限於以下公開的實施例，而是可以以各種形式實現。
在下文中，將參照圖式詳細描述本發明的實施例，並且在參照圖式描述時，將相同的圖式標記賦予給相同或者對應的構成要素，並且將省略對其重複的描述。
在本說明書中，術語「第一」、「第二」等用於將一個構成要素與其他構成要素區別，而不是具有限定的意義。
在本說明書中，單數的表述包括複數的表述，除非上下文另有明確的說明。
在本說明書中，術語「包括」或者「具有」等意味著存在在本說明書中記載的特徵或者構成要素，並且不預先排除添加至少一個其他特徵或者構成要素的可能性。
在本說明書中，當說諸如膜、區域、構成要素之類的部分位於另一部分上或上部時，不僅包括其直接位於另一部分的上方，還包括其與另一部分之間介入有另一膜、區域、構成要素等。
在本發明中，當說諸如膜、區域、構成要素之類連接時，包括膜、區域、構成要素等直接連接，或/和另一膜、區域、構成要素等介於膜、區域、構成要素等之間並間接連接。例如，在本說明書中，當說諸如膜、區域、構成要素之類電連接時，包括膜、區域、構成要素等直接電連接，或/和另一膜、區域、構成要素等介於其間並間接電連接。
在本說明書中，「A和/或B」是指是A，或者是B，或者是A和B。並且，「A和B中的至少一個」是指是A，或者是B，或者是A和B。
在本說明書中，x軸、y軸和z軸不限於正交坐標系上的三個軸，並且可以被解釋為包括它的廣義。例如，x軸、y軸和z軸可以彼此正交，但也可以是指彼此不正交的不同方向。
在本說明書中，在可以不同地實現某種實施例的情況下，特定的工藝順序可以與所描述的順序不同地執行。例如，連續描述的兩個工藝可以實際上同時執行，或者可以與所描述的順序相反的順序執行。
在圖式中，為了便於說明，構成要素可以被放大或者縮小其尺寸。例如，為了便於說明，任意地示出了圖式中所示的每個構成的尺寸和厚度，因此本發明不必限於所示出的。
圖1至圖5是概略地示出根據本發明一實施例的半導體封裝襯底的製造方法的一些工藝的剖面圖。
首先，參照圖1，根據本實施例的半導體封裝襯底10的製造方法，製備由導電材料製成的基底層100。基底層100可以具有包括導電物質的平板形狀。導電物質可以包括諸如Fe、Fe-Ni、Fe-Ni-Co之類的Fe合金和諸如Cu、Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn之類的Cu合金等。
基底層100是板狀，且可以具有彼此相對的第一表面100a和第二表面100b。第一表面100a是指設置為面向地面且作為背面的表面，第二表面100b是指與第一表面100a相對且作為頂部表面的表面。
作為一實施例，基底層100的厚度T0可以為約100 μm至500 μm，例如可以為約185 μm至200 μm。
之後，參照圖2，在基底層100的第一表面100a上形成第一凹槽或第一溝槽H1。這裡，第一凹槽或第一溝槽H1是指不完全穿透基底層100。雖然圖2是剖視圖，所以未示出，但在平面圖中，除基底層100的第一表面100a的第一凹槽或第一溝槽H1之外的剩餘部分可理解為沿預定方向延伸或蜿蜒的佈線圖案。
為了形成這種第一凹槽或第一溝槽H1，將由感光性材料製成的乾膜抗蝕劑（Dry Film Resist，DFR）層壓在基底層100的第一表面100a上，並且執行曝光和顯影等工藝，從而僅暴露出將形成有基底層100的第一凹槽或第一溝槽H1的部分。然後，通過使用諸如氯化銅或氯化鐵之類的蝕刻溶液對基底層100的第一表面100a中未由DFR覆蓋的部分進行蝕刻，從而如圖2所示，在第一表面100a上形成有的第一凹槽或第一溝槽H1可以形成為不穿透基底層100。
基底層100的第一表面100a的未被去除的剩餘部分，即除第一凹槽或第一溝槽H1之外的部分可以稍後用作佈線圖案。因此，優選地，當在基底層100的第一表面100a上形成第一凹槽或第一溝槽H1時，相鄰的凹槽和凹槽之間或溝槽和溝槽之間的部分的寬度是常規的佈線圖案的寬度，即約20 μm至30 μm。
如圖2所示，優選地，當在基底層100的第一表面100a上形成第一凹槽或第一溝槽H1時，第一凹槽或第一溝槽H1的深度是基底層100的厚度的大約80%至90%，但本發明不一定限於此。
當第一凹槽或第一溝槽H1的深度大於其深度時，在半導體封裝襯底的製造過程或稍後的封裝過程中，可能不容易操控基底層100或半導體封裝襯底。另外，在一些情況下，當第一凹槽或第一溝槽H1的深度大於其深度時，在有些情況下，由於在形成第一凹槽或第一溝槽H1時的公差，可以形成穿透基底層100的第一表面100a和第二表面100b的通孔。同時，當第一凹槽或第一溝槽H1的深度小於其深度時，後續工藝在稍後製造半導體封裝襯底時可能不容易執行，或者最終所製造的半導體封裝襯底的厚度可能過薄。
作為一實施例，可以使用蝕刻溶液通過噴塗料噴塗方法對包含銅（Cu）或銅合金（Cu-alloy）作為主要成分的基底層100進行蝕刻。在此情況下，對第一表面100a進行半（half）蝕刻，從而在銅（Cu）或銅合金（Cu-alloy）材料中實現目標形狀。另外，優選地，為了防止材料的變形和因蝕刻而發生的基底層100的穿透，對應於第一凹槽或第一溝槽H1的基底層100的剩餘厚度T1形成為至少35 μm或更大。
之後，參照圖3，用第一樹脂110填充基底層100的第一凹槽或第一溝槽H1。如果第一樹脂110由不導電的絕緣材料製成就足夠了。例如，第一樹脂110可以是通過熱處理聚合並固化的熱固性樹脂。這種第一樹脂110用於稍後在半導體封裝襯底的佈線圖案之間電絕緣。第一樹脂110的填充可以使用液體物質執行，或者可以使用包括第一樹脂110成分的固體膠體執行，或者可以使用包含樹脂成分的粉末。
同時，雖然未示出，但為了促進第一樹脂110和第一凹槽或第一溝槽H1的內側表面H1-IS之間的黏合力，在填充第一樹脂110之前，可以添加通過使用化學方法（例如，鍍覆、時蝕刻等）或物理方法（例如，研磨等）增加整個表面的表面粗糙度或表面積的工藝。由此，填充在第一表面100a的第一凹槽或第一溝槽H1中的第一樹脂110可以具有高均勻性（less void）和優異的黏合力。
具體地，在用第一樹脂110填充基底層100的第一凹槽或第一溝槽H1之前，可以使第一凹槽或第一溝槽H1的內側表面粗糙化。由此，可以顯著增加第一樹脂110和基底層100之間的黏合力。可以通過使用離子體處理、紫外線處理或過氧化氫/硫酸基溶液來使基底層100的第一凹槽或第一溝槽H1的內側表面粗糙化，在此情況下，基底層100的第一凹槽或第一溝槽H1的內部表面的粗糙度可以為150 nm或更大。
之後，在填充第一樹脂110之後升高溫度，並且執行固化（Curing）進行固化工藝。特別地，在液體樹脂的情況下，為了防止樹脂在固化過程中滴落，可以增加在水平區間停留的時間。
之後，參照圖4，當第一樹脂110被過度塗佈時，可以去除過度塗佈的第一樹脂110。
在填充第一樹脂110中，如圖3所示，第一樹脂110不僅可以填充基底層100的第一凹槽或第一溝槽H1，還可以覆蓋基底層100的第一表面100a的至少一部分。此時，通過去除過度塗佈在第一表面100a上的第一樹脂110，從而使第一樹脂110僅位於基底層100的第一凹槽或第一溝槽H1的內部。
過度塗佈的第一樹脂110可以通過諸如雷射、刷擦、研磨或拋光之類的機械加工來去除，或者可以通過化學第一樹脂110蝕刻（Resin Etching）來去除。如此，隨著覆蓋基底層100的第一表面100a的至少一部分的第一樹脂110的一部分被去除，基底層100的第一表面100a可以再次暴露在外部。
當然，可以省略去除過度塗佈的第一樹脂110。換句話說，在填充第一樹脂110時，可以考慮，如圖4所示僅填充基底層100的第一凹槽或第一溝槽H1，而不是如圖3所示過度填充。然而，在此情況下，基底層100的第一凹槽或第一溝槽H1可能不被第一樹脂110適當地填充。
之後，參照圖5，通過對基底層100的第二表面100b進行蝕刻來形成第二凹槽或第二溝槽H2，以使填充第一凹槽或第一溝槽H1的第一樹脂110被暴露出。
可以通過各種方法來對基底層100的第二表面100b進行蝕刻，一般而言，可以與如圖2所述的對基底層100的第一表面100a進行蝕刻的方法相同。例如，將由感光性材料製成的DFR層壓在基底層100的第二表面100b上，並且執行曝光和顯影等工藝，從而僅暴露出基底層100的第二表面100b的待蝕刻的部分。然後，通過使用諸如氯化銅或氯化鐵之類的蝕刻溶液對基底層100的第二表面100b中未由DFR覆蓋的部分進行蝕刻，從而如圖5所示，使第一樹脂110的至少一部分能夠暴露在基底層100的第二表面100b上。
通過以上過程，第一樹脂110之間的第一導電圖案102也出現在基底層100的第一表面100a上，並且第一樹脂110之間的第二導電圖案104也出現在基底層100的第二表面100b上。在半導體封裝襯底的情況下，第二表面100b上的第二導電圖案104與第一表面100a上的第一導電圖案102電連接，因此，必須按照預設執行對第二表面100b的導電層圖案化和對第一表面100a的導電層圖案化。
與此同時，在基底層100的第一表面100a上形成第三凹槽H3。
這種第三凹槽H3可以在未形成第一凹槽或第一溝槽H1的部分中，即在第一凹槽或第一溝槽H1之間形成。在製造過程中，在第一凹槽或第一溝槽H1中填充第一樹脂110之後形成第三凹槽H3，因此可以理解為在形成有第一樹脂110的部分之間形成第三凹槽H3。這種第三凹槽H3可以用作可潤濕側翼結構（wettable flank），以方便稍後的焊接半導體封裝。
在本實施例中，第三凹槽H3也形成為像第一凹槽或第一溝槽H1那樣不完全穿透基底層100。作為一實施例，第三凹槽H3的深度D可以形成為約100 μm或更大。稍後將詳細描述，第三凹槽H3用作可潤濕側翼結構（wettable flank），以將半導體封裝襯底焊接到印刷電路襯底（Printed Circuit Board；PCB，圖16）上。因此，非常優選地，為了提高焊接結構的可靠性並方便工藝，焊接區域的第三凹槽H3的深度D形成為100 μm或更大。然而，在另一實施例中，當基底層100的原始厚度T0為約185 μm或更小時，第三凹槽H3的深度D可以形成為基底層100的厚度T0的約1/2。由此，半導體封裝襯底可以確保充分的焊接可潤濕性。
第三凹槽H3形成為對應於切割區域CA，例如，第三凹槽H3可以沿著一方向（例如，y方向）和垂直於一方向的另一方向（例如，x方向）形成。
圖6是圖5的半導體封裝襯底的背面圖，圖7是概略地示出沿圖6的A-A'線截取的第三凹槽H3的剖面的剖面圖，圖8是概略地示出沿圖6的B-B'線截取的第三凹槽H3的剖面的剖面圖。
一起參照圖5和圖6，第三凹槽H3可以形成為對應於切割區域CA。第三凹槽H3可以定義為沿著一方向（例如，y方向）的長度L3和沿著另一方向（例如，x方向）的寬度W3。
此時，第三凹槽H3的長度L3形成為大於切割區域CA的寬度Wc。如果第三凹槽H3的長度L3等於或小於切割區域CA的寬度Wc，由於第三凹槽H3在切割半導體封裝襯底之後不能用作可潤濕側翼結構，因此第三凹槽H3的長度L3形成為大於切割區域CA的寬度Wc是重要的。
切割區域CA的寬度Wc由切割線CA1和切割公差CA2定義。由於切割公差CA2位於切割線CA1的兩側，因此切割區域CA滿足以下[數學式1]。 [數學式1] 切割區域CA的寬度Wc＝切割線CA1的寬度＋切割公差CA2的寬度*2
因此，第三凹槽H3的長度L3可以定義為以下[數學式2]。 [數學式2] 第三凹槽H3的長度L3＝切割區域CA的寬度Wc×凹槽部WF的寬度*2
上述第三凹槽H3的深度D可以定義為除切割區域CA之外的凹槽部WF的深度D的最大值。圖7的凹槽部WF可以在切割半導體封裝襯底之後用作可潤濕側翼結構。
參照圖8，凹槽部WF的深度D可以定義為圖8所示的凹槽部WF的最大值。
作為一實施例，凹槽部WF的深度D可以形成為約100 μm或更大。在另一實施例中，當基底層100的原始厚度T0為約185 μm或更小時，第三凹槽H3的深度D可以形成為基底層100的厚度T0的約1/2。綜上所述，當基底層100的原始厚度T0超過約185 μm時，凹槽部WF的深度D可以形成為約100 μm或更大，當基底層100的原始厚度T0為約185 μm或更小時，凹槽部WF的深度D可以形成為基底層100的厚度T0的約1/2。即，當基底層100的原始厚度T0為約185 μm或更小時，如果凹槽部WF的深度D形成為約100 μm或更大，則由於對應於凹槽部WF的基底層100的剩餘厚度T過薄，因此難以執行後續工藝。
同時，對應於凹槽部WF的基底層100的剩餘厚度T可以為約35 μm或更大。所述數值可以是指基底層100的剩餘厚度T的最小值。換句話說，只有在基底層100的剩餘厚度T確保為約35 μm或更大時，半導體封裝襯底才能執行後續工藝。如果基底層100的剩餘厚度T為約35 μm或更小，由於半導體封裝襯底在後續工藝中被切割，或者第三凹槽H3穿透基底層100，因此出現缺陷的可能性很高。
作為一實施例，從第二表面100b側觀察到的基底層100的寬度W2可以形成為大於從第一表面100a側觀察到的第三凹槽H3的寬度W3，並且基於一側，公差W1可以為至少30 μm或更大。即，從第二表面100b側觀察到的基底層100的寬度W2可以形成為基於一側比從第一表面100b側觀察到的第三凹槽H3的寬度W3大30 μm或更大。
由於根據本發明一實施例的半導體封裝襯底是通過對兩面進行蝕刻的兩次蝕刻工藝來用樹脂填充相應部分的結構，因此第三凹槽H3的寬度W3降低穿透基底層100的可能性，從而可以實現與第二表面100b的寬度W2（land width）基本相似的最大深度。因此，第一樹脂110的至少一部分被第三凹槽H3暴露出的結構是可能的。
此時，優選地，為了防止由於基底層100的兩面蝕刻和因兩面蝕刻導致的錯位（misalignment）而導致的穿透或漏模（mold leakage）等，形成為在一側比第二表面100b的寬度W2，即引線焊盤LL的寬度（land width）大至少30 μm或更大。
同時，再參照圖5，在根據本發明一實施例的製造方法中，在基底層100的第二表面100b形成第二凹槽或第二溝槽H2的同時，可以在基底層100的第一表面100a上形成第三凹槽H3。換句話說，可以同時對基底層100的第二表面100b和第一表面100a進行兩面蝕刻。因此，不需要額外的形成第三凹槽H3的工藝，在形成第二凹槽或第二溝槽H2的同時，可以在基底層100的第一表面100a上形成第三凹槽H3。這種第三凹槽H3在用第一樹脂110填充基底層100之後形成，並且形成有第三凹槽H3的區域被預先填充的第一樹脂110包圍並鎖住（locking），因此可以形成具有所需寬度和深度的第三凹槽H3。
之後，參照圖9，鍍層120可以形成在基底層100的剩餘部分中的至少一部分上。鍍層120可以形成在第三凹槽H3的內側表面H3-IS上，在一些情況下，也可以形成在除第一樹脂110之外的基底層100的第一表面100a、第二表面100b、第一凹槽或第一溝槽H1的內側表面上。特別地，在第三凹槽H3的內側表面H3-IS上形成有的鍍層120可以提高半導體封裝襯底10的焊接可潤濕性（solder wettability）。
這種鍍層120可以使用例如Au、Pd、NiPd、Au-Alloy等來進行鍍覆。同時，可以在基底層100的第二表面100b上使用諸如有機可焊性保護層（organic solderbility preservative；OSP）之類的有機膜塗層或抗變色（Anti-Tarnish）等方法。
如上所述，在製造半導體封裝襯底的過程中形成第三凹槽H3，從而可以方便半導體封裝的焊接。
作為比較例，可以假設，在焊接半導體封裝襯底的過程中，僅焊接直角的拐點，或者在半導體晶片封裝之後，通過單獨的工藝來在焊接部分形成凹槽。但是，當僅焊接直角的拐點時，可能顯著降低焊接可潤濕性，並且當通過單獨的工藝來在焊接部分形成凹槽時，在形成凹槽的過程中產生金屬毛刺（metal burr），從而降低半導體封裝的質量。
因此，在根據本發明一實施例的半導體封裝襯底的製造方法中，在製造半導體封裝襯底，即引線框架時，由於在不執行單獨的工藝的情況下形成對應於切割區域CA的用於可潤濕側翼結構的第三凹槽H3，因此在半導體晶片封裝之後，在不執行額外的工藝的情況下，可以有效地形成可潤濕側翼結構。
圖10至圖12是概略地示出在形成半導體封裝襯底之後使用半導體封裝襯底形成半導體封裝的製造工藝的剖面圖。
圖10至圖12的工藝可以與上述圖9的工藝分開地執行或連續地執行。
在圖9之後，參照圖10至圖12，將半導體晶片130安裝在通過上述圖1至圖9的製造過程製造的半導體封裝襯底10上。半導體晶片130可以安裝在半導體封裝襯底的頂部表面100b的平面部分上，並且半導體晶片130可以通過導線140電連接和物理連接到基底層100的引線。導線140可以通過導線接合連接到半導體晶片130和引線。導線140的一側附接到引線，並且導線140的另一側連接到半導體晶片130。
模製層150可以形成在實裝在半導體封裝襯底10上的半導體晶片130上。模製層150可以起到從外部密封半導體晶片130的作用，例如可以形成為單層模製結構、雙層模製結構或三層或更大的模製結構。這種模製層150可以通過例如，固化樹脂來形成，並且可以包括例如，螢光體和光擴散劑中的至少一種。在一些情況下，可以使用不包括螢光體和光擴散劑的透光性材料。
在將半導體晶片130安裝在半導體封裝襯底10上之後，如圖11所示，切割基底層100。切割基底層100可以理解為切割填充有第一樹脂110的半導體封裝襯底10。如圖8所示，可以沿著沿第三凹槽H3所形成的切割區域CA來切割基底層100。如上所述，第三凹槽H3的長度L3可以形成為大於切割區域CA的寬度Wc。因此，在切割之後，如圖12所示，半導體封裝襯底10具有凹槽部WF，其是下端部的一拐點凹陷的可潤濕側翼結構。由此，可以提高半導體封裝襯底的焊接可潤濕性。
圖13A至圖13C是概略地示出根據本發明另一實施例的半導體封裝襯底的製造方法的剖面圖。
如上述圖5的工藝，當難以在將第二凹槽或第二溝槽H2形成在基底層100的第二表面100b上的同時，將第三凹槽H3形成在基底層100的第一表面100a上時可以使用根據本實施例的製造工藝。即，在圖13A至圖13C中，在基底層100的第二表面100b上形成第二凹槽或第二溝槽H2的工藝和在基底層100的第一表面100a上形成第三凹槽H3的工藝可以分開地執行。圖13A至圖13C的工藝可以在基底層100的厚度T0較薄，或者如上述圖8所示，第三凹槽H3和引線焊盤LL的公差W1難以確保30 μm的情況下使用。
首先，參照圖13A，可以在圖4的工藝之後執行圖13A。如圖4所示，在用第一樹脂110填充基底層100的第一表面100a之後，如圖13A所示，可以在基底層100的第二表面100b上形成第二凹槽或第二溝槽H2。此時，與上述圖5不同，不在基底層100的第一表面100a上形成第三凹槽H3。
之後，參照圖13B，可以用第二樹脂112填充第二凹槽或第二溝槽H2。第二樹脂112可以是與第一樹脂110相同或不同的物質。填充第二樹脂112的方法可以與填充第一樹脂110的方法相同。儘管未示出，也可以在過度填充第二樹脂112之後去除其剩餘部分。
在本實施例中，第一樹脂110和第二樹脂112可以穿透基底層100彼此接觸。
之後，參照圖13C，可以在基底層100的第一表面100a的第三凹槽區域H3-A上形成第三凹槽H3。第三凹槽H3的位置和形狀與上述圖5所述的相同。
在本實施例中，第三凹槽H3的寬度W3和引線焊盤LL的寬度W LL可以相同。如上所述，在圖13A至圖13C中，在基底層100的第二表面100b上形成第二凹槽或第二溝槽H2的工藝和在基底層100的第一表面100a上形成第三凹槽H3的工藝分開地執行，從而當基底層100的厚度T0較薄，或者第三凹槽H3和引線焊盤LL的公差W1難以確保30 μm時，可以克服設計限制。
至此，僅主要描述半導體封裝襯底的製造方法和製造半導體封裝的方法，但本發明不限於此。例如，通過使用這種半導體封裝襯底的製造方法來製造的半導體封裝襯底和包括這種半導體封裝襯底的半導體封裝也屬於本發明的範圍內。
圖14是概略地示出包括根據本發明一實施例的半導體封裝襯底的半導體封裝的剖面圖，圖15是概略地示出根據本發明一實施例的半導體封裝襯底的凹槽部的透視圖。
參照圖14和圖15，根據本發明一實施例的半導體封裝襯底10具備基底層100、掩埋在基底層100的第一表面100a中的第一樹脂110和凹槽部WF。
基底層100可以具有包括導電物質的平板形狀。導電物質可以包括諸如Fe、Fe-Ni、Fe-Ni-Co之類的Fe合金和諸如Cu、Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn之類的Cu合金等。基底層100是板狀，且可以具有彼此相對的第一表面100a和第二表面100b。
第一凹槽或第一溝槽H1具備在基底層100的第一表面100a上，並且第一樹脂110可以填充在第一凹槽或第一溝槽H1中。 第一樹脂110可以填充到與基底層100的第一表面100a相同的表面，因此基底層100的第一表面100a可以形成平坦表面。
第二凹槽或第二溝槽H2可以具備在基底層100的第二表面100b上。對第二凹槽或第二溝槽H2進行蝕刻，直到在相對側上形成有第一樹脂110的部分，並且掩埋在第一表面100a中的第一樹脂110的至少一部分可以被第二凹槽或第二溝槽H2暴露出。
通過第一凹槽或第一溝槽H1和在其間填充有的第一樹脂110，在基底層100的第一表面100a上形成第一導電圖案102，並且通過第二凹槽或第二溝槽H2和被它們暴露出的第一樹脂110，第二導電圖案104出現在基底層100的第二表面100b上。
同時，凹槽部WF可以位於基底層100的第一表面100a的一拐點。如圖15所示，凹槽部WF可以是基底層100的一拐點向基底層100側凹陷的形狀。複數個凹槽部WF可以具備在基底層100的第一表面100a的一拐點上。如上所述，在半導體封裝襯底10上形成凹槽部WF，從而可以方便半導體封裝的焊接。
作為一實施例，凹槽部WF的深度D可以為100 μm或更大。此時，凹槽部WF的深度D是指基於基底層100的第一表面100a測量的深度D，並且可以定義為通過蝕刻具有半弧形狀的凹槽部WF的最大深度。因此，凹槽部WF的深度D可以在與基底層100的側面100c相同的表面上具有最大值。
在另一實施例中，當基底層100的原始厚度T0為約185 μm或更小時，凹槽部WF的深度D可以形成為基底層100的厚度T0的約1/2。由此，可以將半導體封裝襯底的工藝中的缺陷降至最低。
作為一實施例，對應於凹槽部WF的基底層100的剩餘厚度T可以為約35 μm或更大。所述數值可以是指基底層100的剩餘厚度T的最小值。換句話說，只有在基底層100的剩餘厚度T確保為約35 μm或更大時，半導體封裝襯底才能執行後續工藝。如果基底層100的剩餘厚度T為約35 μm或更小，由於半導體封裝襯底在後續工藝中被切割，或者凹槽部WF穿透基底層100，因此出現缺陷的可能性很高。
作為一實施例，從第二表面100b側觀察到的基底層100的寬度W2'可以形成為大於從第一表面100b側觀察到的凹槽部WF的寬度W3'，並且基於一側，公差W1可以為至少30 μm或更大。即，從第二表面100b側觀察到的基底層100的寬度W2'可以形成為基於一側比從第一表面100b側觀察到的凹槽部WF的寬度W3'大30 μm或更大。
鍍層120可以設置於基底層100的表面。鍍層120可以形成在凹槽部WF的內側表面上，在一些情況下，也可以形成在除第一樹脂110之外的基底層100的第一表面100a、第二表面100b、第一凹槽或第一溝槽H1的內側表面上。特別地，在凹槽部WF的內側表面上形成有的鍍層120可以提高半導體封裝襯底10的焊接可潤濕性（solder wettability）。
這種鍍層120可以使用例如Au、Pd、NiPd、Au-Alloy等來進行鍍覆。同時，可以在基底層100的第二表面100b上使用諸如有機可焊性保護層（organic solderbility preservative；OSP）之類的有機膜塗層或抗變色（Anti-Tarnish）等方法。
同時，凹槽部WF的深度D可能會因鍍層120而有所減少，但鍍層120的厚度為數μm，因此不是實質上影響凹槽部WF的深度D的因素。另外，由於鍍層120也形成在基底層100的第一表面100a上，因此如圖16所示，當焊接到印刷電路襯底（Printed Circuit Board；PCB）上時，凹槽部WF的深度D可以基於形成在凹槽部WF的內側表面上的厚度來補償。
圖16是概略地示出包括根據本發明一實施例的半導體封裝襯底的半導體封裝的剖面圖。
參照圖16，示出包括執行圖13A至圖13C的製造工藝形成的半導體封裝襯底10'的半導體封裝20'。圖16的半導體封裝襯底10'與上述圖13A至圖13C相同，因此重複的描述以上述內容代替。
掩埋在基底層100的第二表面100b中的第二樹脂112具備在圖16的半導體封裝襯底10'上。第二凹槽或第二溝槽H2具備在基底層100的第二表面100b上，並且第二樹脂112可以填充在第二凹槽或第二溝槽H2中。第二樹脂112可以填充到與基底層100的第二表面100b相同的表面，因此基底層100的第二表面100b可以形成平坦表面。
進一步地，可以通過使用焊接物質S來將圖16的半導體封裝20'焊接到印刷電路襯底（Printed Circuit Board；PCB）上。焊接物質S直接形成在凹槽部WF上，並且可以直接接觸到印刷電路襯底（Printed Circuit Board；PCB）上。
由於根據本發明一實施例的半導體封裝襯底10'和包括其的半導體封裝20'具備深度D為100 μm或更大的凹槽部WF，因此將焊接過程中的缺陷率降至最低，從而可以實現高效且穩定的焊接。
雖然參考圖式中示出的實施例描述了本發明，該描述僅是示例性的，本領域普通技術人員應當理解，可以根據本發明實施各種變更和等同的其他實施例。因此，本發明的真正技術保護範圍應取決於附加的申請專利範圍的技術思想。
10、10':半導體封裝襯底 20、20':半導體封裝 100:基底層 100a:第一表面 100b:第二表面 102:第一導電圖案 104:第二導電圖案 110:第一樹脂 112:第二樹脂 120:鍍層 130:半導體晶片 140:導線 150:模製層 CA:切割區域 CA1:切割線 CA2:切割公差 D:深度 H1:第一凹槽或第一溝槽 H2:第二凹槽或第二溝槽 H3:第三凹槽 H1-IS、H3-IS:內側表面 H3-A:第三凹槽區域 L3:長度 LL:引線焊盤 S:焊接物質 T、T0、T1:厚度 W1:公差 W2、W2'、W3、W3'、Wc、W LL:寬度 WF:凹槽部
圖1至圖5是概略地示出根據本發明一實施例的半導體封裝襯底的製造方法的一些工藝的剖面圖。 圖6是圖5的半導體封裝襯底的背面圖，圖7是概略地示出沿圖6的A-A'線截取的第三凹槽H3的剖面的剖面圖，圖8是概略地示出沿圖6的B-B'線截取的第三凹槽H3的剖面的剖面圖。 圖9是概略地示出根據本發明一實施例的半導體封裝襯底的製造方法的一些工藝的剖面圖。 圖10至圖12是概略地示出在形成半導體封裝襯底之後使用半導體封裝襯底形成半導體封裝的製造工藝的剖面圖。 圖13A至圖13C是概略地示出根據本發明另一實施例的半導體封裝襯底的製造方法的剖面圖。 圖14是概略地示出包括根據本發明一實施例的半導體封裝襯底的半導體封裝的剖面圖。 圖15是概略地示出根據本發明一實施例的半導體封裝襯底的凹槽部的透視圖。 圖16是概略地示出包括根據本發明一實施例的半導體封裝襯底的半導體封裝的剖面圖。
10:半導體封裝襯底
20:半導體封裝
100:基底層
110:第一樹脂
120:鍍層
130:半導體晶片
140:導線
150:模製層
WF:凹槽部

Claims (18)

  1. 一種半導體封裝襯底，其具備：基底層，其包括導電物質，且具有第一表面和與所述第一表面相對的第二表面，且具有位於所述第一表面的第一凹槽或第一溝槽以及位於所述第二表面的第二凹槽或第二溝槽；第一樹脂，其掩埋在位於所述基底層的所述第一表面的所述第一凹槽或所述第一溝槽中；以及凹槽部，其位於所述基底層的所述第一表面的至少一拐點，且基於所述第一表面的深度為所述基底層的厚度的1/2或更大，其中所述第一樹脂的至少一部分通過所述凹槽部暴露在外部。
  2. 如請求項1所述的半導體封裝襯底，其中，所述凹槽部的深度為100μm或更大。
  3. 如請求項1所述的半導體封裝襯底，其中，對應於所述凹槽部的所述基底層的厚度為35μm或更大。
  4. 如請求項1所述的半導體封裝襯底，其中，基於對應於所述凹槽部的所述第一表面的所述基底層的寬度比基於所述第二表面的所述凹槽部的寬度大30μm或更大。
  5. 如請求項1所述的半導體封裝襯底，其更包括：塗層，其設置於除所述第一樹脂之外的所述基底層的表面。
  6. 如請求項1所述的半導體封裝襯底，其更包括：第二樹脂，其掩埋在位於所述基底層的所述第二表面的所述第二凹槽或所述第二溝槽中。
  7. 如請求項6所述的半導體封裝襯底，其中，基於對應於所述凹槽部的所述第一表面的所述基底層的寬度與基於所述第二表面的所述凹槽部的寬度相同。
  8. 一種半導體封裝，其具備：請求項1至7中任何一項的半導體封裝襯底；以及半導體晶片，其安裝在所述半導體封裝襯底上。
  9. 一種半導體封裝襯底製造方法，其包括：製備具有第一表面和第二表面的由導電材料製成的基底層；在所述基底層的所述第一表面上形成第一凹槽或第一溝槽；用第一樹脂填充所述第一凹槽或所述第一溝槽；固化所述第一樹脂；去除過度填充在所述第一凹槽或所述第一溝槽中的所述第一樹脂的暴露部分；在所述基底層的所述第二表面上形成第二凹槽或第二溝槽，以暴露填充在所述第一凹槽或所述第一溝槽中的所述第一樹脂的至少一部分；以及在所述基底層的所述第一表面上形成第三凹槽，其中，所述第三凹槽的深度為所述基底層的厚度的1/2或更大，其中所述第一樹脂的至少一部分通過所述第三凹槽暴露在外部。
  10. 如請求項9所述的半導體封裝襯底製造方法，其中，形成所述基底層的所述第二凹槽或所述第二溝槽與形成所述 第三凹槽同時執行。
  11. 如請求項9所述的半導體封裝襯底製造方法，其中，所述第三凹槽具有沿第一方向的寬度和沿與所述第一方向相交的第二方向的長度，並且，切割區域的寬度小於所述第三凹槽的長度。
  12. 如請求項9所述的半導體封裝襯底製造方法，其中，所述第三凹槽的深度形成為100μm或更大。
  13. 如請求項9所述的半導體封裝襯底製造方法，其中，對應於所述第三凹槽的所述基底層的厚度形成為35μm或更大。
  14. 如請求項9所述的半導體封裝襯底製造方法，其中，從所述第二表面側觀察到的對應於所述第三凹槽的所述基底層的寬度形成為基於一側等於或大於從所述第一表面側觀察到的所述第三凹槽的寬度。
  15. 如請求項9所述的半導體封裝襯底製造方法，其中，在將所述第二凹槽或所述第二溝槽形成在所述基底層的所述第二表面上，以暴露填充在所述第一凹槽或所述第一溝槽中的所 述樹脂的至少一部分，以及將所述第三凹槽形成在所述基底層的所述第一表面上之間，更包括：用第二樹脂填充所述第二凹槽或所述第二溝槽。
  16. 如請求項15所述的半導體封裝襯底製造方法，其中，基於對應於所述第三凹槽的所述第一表面的所述基底層的寬度與基於所述第二表面的所述第三凹槽的寬度相同。
  17. 如請求項9所述的半導體封裝襯底製造方法，其中，在將所述第三凹槽形成在所述基底層的所述第一表面上，以及沿著穿過所述第三凹槽的中心部的切割區域切割所述基底層之間，更包括：對通過所述第一表面和所述第二表面暴露的所述基底層的表面進行鍍覆來形成塗層。
  18. 一種半導體封裝製造方法，其包括：製備具有第一表面和第二表面的由導電材料製成的基底層；在所述基底層的所述第一表面上形成第一凹槽或第一溝槽；用第一樹脂填充所述第一凹槽或所述第一溝槽；固化所述第一樹脂；去除過度填充在所述第一凹槽或所述第一溝槽中的所述第一樹脂的暴露部分；在所述基底層的所述第二表面上形成第二凹槽或第二溝槽， 以暴露填充在所述第一凹槽或所述第一溝槽中的所述第一樹脂的至少一部分；在所述基底層的所述第一表面上形成第三凹槽；將半導體晶片實裝在半導體封裝襯底上；以及沿著所述第三凹槽切割所述半導體封裝襯底，其中，所述第三凹槽的深度為所述基底層的厚度的1/2或更大，其中所述第一樹脂的至少一部分通過所述第三凹槽暴露在外部。
TW111108306A 2021-03-08 2022-03-08 半導體封裝襯底、其製造方法、半導體封裝及其製造方法 TWI804227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210030294A KR102583276B1 (ko) 2021-03-08 2021-03-08 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR10-2021-0030294 2021-03-08

Publications (2)

Publication Number Publication Date
TW202249125A TW202249125A (zh) 2022-12-16
TWI804227B true TWI804227B (zh) 2023-06-01

Family

ID=83117467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108306A TWI804227B (zh) 2021-03-08 2022-03-08 半導體封裝襯底、其製造方法、半導體封裝及其製造方法

Country Status (4)

Country Link
US (1) US20220285251A1 (zh)
KR (1) KR102583276B1 (zh)
CN (1) CN115050717A (zh)
TW (1) TWI804227B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201635431A (zh) * 2015-03-24 2016-10-01 日月光半導體製造股份有限公司 半導體基板結構與半導體封裝及其製造方法
JP2017168691A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US20190122968A1 (en) * 2016-04-06 2019-04-25 Haesung Ds Co., Ltd. Semiconductor package substrate and manufacturing method therefor
US20190267315A1 (en) * 2018-02-23 2019-08-29 Haesung Ds Co., Ltd. Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the method, and method of manufacturing semiconductor package and semiconductor package manufactured using the method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674537B1 (ko) * 2010-07-23 2016-11-09 해성디에스 주식회사 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR20130023432A (ko) * 2011-08-29 2013-03-08 삼성테크윈 주식회사 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201635431A (zh) * 2015-03-24 2016-10-01 日月光半導體製造股份有限公司 半導體基板結構與半導體封裝及其製造方法
JP2017168691A (ja) * 2016-03-16 2017-09-21 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US20190122968A1 (en) * 2016-04-06 2019-04-25 Haesung Ds Co., Ltd. Semiconductor package substrate and manufacturing method therefor
US20190267315A1 (en) * 2018-02-23 2019-08-29 Haesung Ds Co., Ltd. Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the method, and method of manufacturing semiconductor package and semiconductor package manufactured using the method

Also Published As

Publication number Publication date
TW202249125A (zh) 2022-12-16
CN115050717A (zh) 2022-09-13
US20220285251A1 (en) 2022-09-08
KR102583276B1 (ko) 2023-09-27
KR20220126100A (ko) 2022-09-15

Similar Documents

Publication Publication Date Title
CN110189999B (zh) 半导体封装衬底及其制造方法、半导体封装及其制造方法
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US9089041B2 (en) Method of fabricating a wiring board
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JP2010171387A (ja) 回路基板構造及びその製造方法
US10643933B2 (en) Semiconductor package substrate and manufacturing method therefor
US8322596B2 (en) Wiring substrate manufacturing method
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
KR20190024243A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
TWI804227B (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法
US11452210B2 (en) Wiring substrate and electronic device
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20170019693A (ko) 방열부재 및 이를 구비한 인쇄회로기판
JP2016100352A (ja) プリント配線板およびその製造方法
JPH06177275A (ja) 放熱性プラスチックｉｃチップキャリア
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2021174826A (ja) 配線基板、電子装置及び配線基板の製造方法
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
JP2004095772A (ja) 端面接続端子の形成方法