JPH1027959A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH1027959A
JPH1027959A JP18192596A JP18192596A JPH1027959A JP H1027959 A JPH1027959 A JP H1027959A JP 18192596 A JP18192596 A JP 18192596A JP 18192596 A JP18192596 A JP 18192596A JP H1027959 A JPH1027959 A JP H1027959A
Authority
JP
Japan
Prior art keywords
insulating layer
circuit
wiring board
conductor circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18192596A
Other languages
English (en)
Other versions
JP3199637B2 (ja
Inventor
Akihiko Nishimoto
昭彦 西本
Katsura Hayashi
桂 林
Koyo Hiramatsu
幸洋 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16109308&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH1027959(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18192596A priority Critical patent/JP3199637B2/ja
Publication of JPH1027959A publication Critical patent/JPH1027959A/ja
Application granted granted Critical
Publication of JP3199637B2 publication Critical patent/JP3199637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】多層基板の導体回路によって生じる凹凸の発生
をなくし、積層時に生じていた空隙による回路の断線や
変形による配線基板としての精度の劣化を防止する。 【解決手段】表面に金属から成る導体回路2が形成され
た転写シート1と、少なくとも有機樹脂を含む半硬化状
態の絶縁層3とを準備し、次に前記転写シート1に形成
された導体回路2と半硬化状態の絶縁層3とを圧接して
導体回路2を絶縁層3に転写埋入させ、しかる後、前記
導体回路2が転写埋入された絶縁層3から転写シート1
を除去し絶縁層3の表面に導体回路2が埋入された回路
基板4を得、最後に前記回路基板4を複数枚積層して一
体化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した多層
配線基板の製造方法に関するものである。
【0002】
【従来の技術】従来より、配線基板、例えば、半導体素
子を収納するパッケージに使用される多層配線基板とし
て、比較的高密度の配線が可能な多層セラミック配線基
板が多用されている。この多層セラミック配線基板は、
アルミナなどの絶縁基板と、その表面に形成されたWや
Mo等の高融点金属からなる配線導体とから構成される
もので、この絶縁基板の一部にキャビティが形成され、
このキャビティ内に半導体素子が収納され、蓋体によっ
てキャビティを気密に封止されるものである。
【0003】ところが、このようなセラミック多層配線
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生しやすく、半導体素子の気
密封止性が損なわれることがあるために歩留りが低い等
の問題があった。また、焼結前のグリーンシートにメタ
ライズインクを印刷して、印刷後のシートを積層して焼
結させて製造されるが、その製造工程において、高温で
の焼成により焼成収縮が生じるために、得られる基板に
反り等の変形や寸法のばらつき等が発生しやすいという
問題があり、回路基板の超高密度化やフリップチップ等
のような基板の平坦度の厳しい要求に対して、十分に対
応できないという問題があった。
【0004】そこで、最近では、有機樹脂を含む絶縁性
基板表面に銅箔を接着した後、これをエッチングして微
細な導体回路を形成し、しかる後、この基板を複数枚積
層圧着して多層化した多層プリント配線基板が提案され
ている。また、このような多層配線プリント基板におい
ては、その強度を高めるために、有機樹脂に対して、球
状あるいは繊維状の無機質フィラーを分散させた基板も
提案されており、これらの複合材料からなる絶縁基板上
に多数の半導体素子を搭載したマルチチップモジュール
(MCM)等への適用も検討されている。
【0005】上記多層プリント配線基板の製造方法によ
れば、有機樹脂を含む絶縁性基板の表面には、銅箔の厚
みに相当する厚みの導体回路が形成されるために、この
絶縁性基板を複数枚積層して多層プリント配線基板とな
した場合、該多層プリント回路基板は、導体回路形成部
と非形成部とで厚みが異なるものとなりその表面は凹凸
な状態となる。そこで、前記有機樹脂を含む絶縁性基板
自体に若干の可塑性を持たせ、複数の絶縁性基板を積層
圧着して多層プリント配線基板とする際に、絶縁性基板
の導体回路に当接する部位を該導体回路の厚みに対応し
て塑性変形させることにより導体回路を絶縁性基板中に
埋入させ、多層プリント配線基板の表面に凹凸が形成さ
れないようにしている。
【0006】
【発明が解決しようとする課題】最近では従来よりも更
に精細な導体回路を有する多層配線基板が求められるよ
うになっているが、このような超精細回路導体を有する
配線基板を上記のような従来法で作製すると、図2に示
すように、絶縁性基板11の表面に形成された所定厚み
の導体回路12の回路間に存在する凹部は、その上に積
層された若干の可塑性を有する絶縁性基板11の積層圧
着時の塑性変形のみでは完全に埋めることができず、最
終的に得られる多層プリント配線基板において導体回路
12の周辺で空隙13が形成され、該空隙13に水分等
が浸入すると、導体回路22間の絶縁性が劣化して回路
に短絡が発生したり、導体回路12が腐食してしまった
りする。しかも、絶縁性基板が積層圧着時に導体回路の
厚みに対応して十分に塑性変形できない場合、上層に形
成された回路も変形するために、下層の導体回路と上層
の導体回路が平面的にみて交差するような場合には、上
層の導体回路の変形が大きくなり、回路の断線を引き起
こすこともある。
【0007】そのために、多層プリント配線基板を作製
する時に、各絶縁性基板の厚みを十分に大きくして下層
の導体回路による影響が上層の導体回路に及ばないよう
にするか、または導体回路が交差しないようにするなど
の対策が講じられているが、導体回路の配線密度が低下
し、多層プリント配線基板全体の容積が増える等の問題
が生じている。
【0008】また、各絶縁性基板の可塑性を極めて大き
なものとなし、これにより各絶縁性基板を加圧積層する
際に各絶縁性基板を導体回路の厚みに対して十分に塑性
変形可能とし、各絶縁性基板間に空隙が形成されること
を防止するとともに多層プリント配線基板の表面が凹凸
となることを防止することも考えられるが、この場合、
可塑性を大きなものとすると絶縁性基板を形成する有機
樹脂同士の結合が極めて弱いものとなり、該絶縁性基板
に接着させた銅箔をエッチングして導体回路を形成する
際に、エッチング液により絶縁性基板が大きく侵されて
しまい、所定の多層プリント配線基板を得ることができ
ないという不都合が誘発される。
【0009】尚、シリコンチップの配線基板への実装方
法がワイヤーボンディング法からフリップチップ法に変
わってくるにつれ基板表面の平坦度の要求値が厳しくな
っている。この場合、導体回路による凹凸は時に致命的
な欠陥となり、シリコンチップの実装さえ不可能になる
場合がある。このような回路の超精細はさらに進むと考
えられ、それらの要求に応えうる超精細の多層配線基板
の製造技術の完成が待たれている。
【0010】従って、本発明は、叙上のような回路の超
精細化の要求に対応してなされたもので、多層配線基板
を構成するの各基板に形成された導体回路によって生じ
る凹凸をなくすとともに各基板間に空隙の発生すること
のない多層配線基板の製造方法を提供するものである。
【0011】
【課題を解決するための手段】本発明の配線基板の製造
方法は、表面に金属から成る導体回路が形成された転写
シートと、少なくとも有機樹脂を含む半硬化状態の絶縁
層とを準備する工程と、前記転写シートに形成された導
体回路と半硬化状態の絶縁層とを圧接して導体回路を絶
縁層に転写埋入させる工程と、前記導体回路が転写埋入
された絶縁層から転写シートを除去し絶縁層の表面に導
体回路が埋入された回路基板を得る工程と、前記回路基
板を複数枚積層して一体化する工程とを具備することを
特徴とするものであり、転写シート上に形成された導体
回路を半硬化状態の絶縁層に圧接することにより絶縁層
の表面に導体回路が形成されることから、導体回路を半
硬化状態の絶縁層上でエッチングにより形成する必要は
なく、従って、半硬化状態の絶縁層を極めて可塑性の大
きなものとして、導体回路を絶縁層中に容易、且つ十分
に埋入させることができる。
【0012】
【発明の実施の形態】以下、本発明を図1をもとに説明
する。図1は、本発明の多層配線基板の製造方法を説明
するための工程毎の断面図である。
【0013】本発明の多層配線基板の製造方法によれ
ば、図1(a)に示すように、まず、表面に導体回路2
が形成された転写シート1と、少なくとも有機樹脂を含
む半硬化状態の絶縁層3を準備する。
【0014】前記転写シート1表面に形成された導体回
路2は、例えば銅、アルミニウム、金、銀の群から選ば
れる少なくとも1種、または2種以上の合金からなるこ
とが望ましく、特に、銅、または銅を含む合金が最も望
ましい。場合によっては、回路の抵抗調整のためにNi
−Cr合金などの高抵抗の金属を混合または合金化して
もよい。
【0015】この導体回路2は、所望の金属箔をエッチ
ング法またはレーザー加工して形成したり、メッキ法に
よっても形成できる。例えば、エッチング法では、前記
転写シート1の表面に上記導体回路形成金属からなる金
属箔を一面に接着した後、前記金属箔上にフォトレジス
ト、スクリーン印刷等の方法で導体回路状にレジストを
形成し、不要な部分をエッチング除去することで所望の
導体回路2を得る。
【0016】この時、上記レジストは、一般には、金属
箔の不要部分をエッチング除去した後にレジスト除去液
等により取り除き、洗浄する工程が必要であるが、上記
レジストを後述する絶縁層3と同一材料で、有機樹脂を
含む、例えば有機樹脂と無機質フィラーからなる絶縁性
材料から構成すれば、レジストの除去等を行う必要がな
いため、工程の簡略化を図ることができる上で有利であ
る。
【0017】一方、前記絶縁層3は、少なくとも有機樹
脂を含む絶縁材料からなるもので、半硬化状態のもので
あり、有機樹脂としては例えば、PPE(ポリフェニレ
ンエーテル)、BTレジン(ビスマレイミドトリアジ
ン)、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フ
ェノール樹脂等の樹脂が望ましく、とりわけ原料として
室温で液体の熱硬化性樹脂であることが望ましい。
【0018】また、絶縁層3中には、絶縁層3あるいは
配線基板全体としての強度を高めるために、有機樹脂に
対して無機質フィラーを複合化させることが望ましい。
有機樹脂と複合化される無機質フィラーとしては、Si
2 、Al2 3 、ZrO2、TiO2 、AlN、Si
C、BaTiO3 、SrTiO3 、ゼオライト、CaT
iO3 、ほう酸アルミニウム等の公知の材料が使用でき
る。フィラーの形状は平均粒径が20μm以下、特に1
0μm以下、最適には7μm以下の略球形状の粉末の
他、平均アスペクト比が2以上、特に5以上の繊維状の
ものや、織布物も使用できる。
【0019】なお、有機樹脂と無機質フィラーとの複合
材料においては、有機樹脂:無機質フィラーとは、体積
比率で15:85〜50:50の比率で複合化されるの
が適当である。
【0020】次に、図1(b)に示すように、前記上面
に導体回路2が形成された転写シート1と絶縁層3とを
重ねるとともにこれらを従来周知のプレス装置を用いて
上下から圧接し、導体回路2を絶縁層3中に転写埋入さ
せる。
【0021】このとき、絶縁層3は、先端が半球状で直
径300μmの針を100gfの力で侵入させたときの
針侵入深さが10μm以上、好ましくは30μm以上、
最適には50μm以上の柔らかさであることが好まし
く、前記針浸入深さが10μm未満であると導体回路2
を絶縁層3中に十分に埋入させることが困難となる傾向
にある。
【0022】尚、前記絶縁層3を前記針侵入深さが10
μm以上の柔らかさとするには、絶縁層3中に溶剤や可
塑剤を適量含有させる方法や、絶縁層3を加熱軟化させ
る方法が採用され得る。
【0023】更にこのときの圧接圧力は10kgf/c
2 以上であることが望ましい。前記圧接圧力が10k
gf/cm2 未満の場合には、回路導体2を絶縁層3中
に十分に埋入させることが困難となる傾向にある。ま
た、圧接する時の温度は室温〜150℃が良く、望まし
くは30〜130℃が良い。温度が室温より低いと絶縁
層3の硬度が高く、導体回路2が十分に埋入できない場
合があり、150℃より高いと絶縁層3の変形が大きく
なり、導体回路2上を樹脂が被覆し、後述する回路基板
に設けたバイアホール内に充填される導電性インクとの
接続信頼性が低下する場合がある。
【0024】上記のようにして絶縁層3中に導体回路2
を埋め込んだ後に、絶縁層3から転写シート1を剥がす
ことにより、図1(c)に示すように、導体回路2の表
面と絶縁層3の表面とが同一平面上に存在する平滑性に
優れた単層の回路基板4を作製することができる。
【0025】そして、図1(a)〜(c)のようにして
複数の回路基板を作製し、所望により打ち抜き法やレー
ザーを用いた方法でバイアホールを形成し、導電性樹脂
や金属フィラーを含有する導電性インク等をバイアホー
ル内に充填する。そして、得られた回路基板4を図1
(d)に示すように、所望の枚数を所定位置に積層し加
圧もしくは加熱して密着し一体化して多層配線基板を作
製することができる。
【0026】かかる態様においては、転写シート1表面
に形成された導体回路2の表面は、絶縁層3との界面と
なるもので、導体回路2の絶縁層3への密着性を決定す
る要因である。かかる観点から、導体回路2の絶縁層3
との密着強度を高める上で、転写シート1表面に形成さ
れる金属箔、言い換えれば導体回路2の表面粗さは、
0.1μm以上、特に0.3μm〜3μm、最適には
0.3〜1.5μmであるのがよい。
【0027】このように、本発明の多層配線基板の製造
方法によれば、1層毎の回路基板において導体回路の表
面と絶縁層との表面が同一平面に存在するか、または導
体回路が絶縁性基板内に何ら空隙の発生なく完全に埋め
込まれているために、従来のような導体回路による凹凸
の発生がなく、従来、回路基板の積層時に生じていた空
隙による回路の断線や変形による精度の劣化を防止する
ことができる。これにより、今後の半導体の主要な実装
形式と考えられているフリップチップ方式の実装に適し
た高精度な表面平坦度を有する高密度多層配線基板が得
られる。
【0028】
【実施例】ポリエチレンテレフタレート(PET)樹脂
からなる転写シートの表面に接着剤を塗布して粘着性を
もたせ、厚さ12μm、表面粗さ0.8μmの銅箔を一
面に接着した。その後、該導体箔上面に後述する絶縁層
と同一組成のスラリーからなるレジストを導体回路に対
応したパターンに形成した後、これを塩化第二鉄溶液中
に浸漬して導体箔の非パターン部をエッチング除去して
導体配線を有する転写シートを得た。なお、作製した回
路は、導体回路の線幅が100μm、配線と配線との間
隔が100μm以下の微細なパターンである。
【0029】一方、絶縁性スラリーとして、ポリイミド
樹脂35体積%と、無機質フィラーとして球状シリカを
65体積%の割合で混合し、この混合物にメチルエチル
ケトンからなる溶媒を加えてミキサーによって十分に混
合して粘度2000ポイズのスラリーを調製した。
【0030】そして、このスラリーをキャリアシート上
に、ドクターブレード法により125μmの厚みで流し
込んだ後、110℃−10分加熱処理してスラリー中の
溶媒を一部除去して半硬化させ、しかる後、これをキャ
リアシートから剥離して半硬化状態の絶縁層を得た。こ
のとき、絶縁層は、先端が半球状で直径300μmの針
を100gfの力で侵入させたときの針侵入深さが50
μmであり、またこれに含有される溶媒の量は、1.8
重量%であった。
【0031】次に前記半硬化状態の絶縁層を導体回路が
形成された転写シート上に重ね、これを真空積層装置に
より30kgf/cm2 の圧力、50℃の温度で転写シ
ート上の導体回路を半硬化状態の絶縁層中に転写埋入さ
せ、しかる後、前記絶縁層から転写シートを剥離して表
面に導体回路を有する絶縁基板を得た。このとき、導体
回路は絶縁層中にほぼ完全に埋入され、導体回路の表面
と絶縁層の表面とは実質的に同一平面上となった。
【0032】同様にして厚さ125μmの8枚の配線基
板を作製した後、レーザーによりバイアホールを形成し
そのホール内にCu−Ag合金粉末を含む銅ペーストを
充填し、そしてこれらを位置合わせして積層し50kg
/cm2 程度の圧力、50℃の温度で圧着して200℃
−5時間加熱処理して完全硬化させて多層配線基板を作
製した。
【0033】得られた多層配線基板に対して、断面にお
ける配線回路形成付近を観察した結果、空隙は全く認め
られず、また、各配線の導通テストを行った結果、何ら
配線の断線は認められなかった。
【0034】
【発明の効果】以上詳述したとおり、本発明の多層配線
基板の製造方法によれば、一層の回路基板において導体
回路による凹凸が全くないために、従来、回路基板の積
層時に生じていた空隙による回路の断線や変形による精
度の劣化を防止することができる。これにより、今後の
半導体の主要な実装形式と考えられているフリップチッ
プ方式の実装に適した高精度な表面平坦度を有する高密
度多層配線基板が得られる。
【図面の簡単な説明】
【図1】本発明の製造方法の第1の態様の工程を説明す
るための図である。
【図2】従来の方法による多層配線基板の構造を説明す
るための図である。
【符号の説明】
1・・転写シート 2・・導体回路 3・・絶縁層 4・・回路基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】表面に金属から成る導体回路が形成された
    転写シートと、少なくとも有機樹脂を含む半硬化状態の
    絶縁層とを準備する工程と、前記転写シートに形成され
    た導体回路と半硬化状態の絶縁層とを圧接して導体回路
    を絶縁層に転写埋入させる工程と、前記導体回路が転写
    埋入された絶縁層から転写シートを除去し絶縁層の表面
    に導体回路が埋入された回路基板を得る工程と、前記回
    路基板を複数枚積層して一体化する工程とを具備するこ
    とを特徴とする多層配線基板の製造方法。
  2. 【請求項2】前記半硬化状態の絶縁層は、該絶縁層に先
    端が半球状で直径300μmの針を100gfの力で侵
    入させたときの針侵入深さが室温で10μm以上である
    ことを特徴とする請求項1に記載の多層配線基板の製造
    方法。
  3. 【請求項3】前記導体回路と絶縁層とを圧接する圧力が
    10kgf/cm2 以上であることを特徴とする請求項
    1に記載の多層配線基板の製造方法。
  4. 【請求項4】前記絶縁層が無機質フィラーを含有するこ
    とを特徴とする請求項1記載の多層配線基板の製造方
    法。
  5. 【請求項5】前記導体回路が、銅、アルミニウム、金、
    銀のうちから選ばれる少なくとも1種以上からなる請求
    項1に記載の多層配線基板の製造方法。
JP18192596A 1996-07-11 1996-07-11 多層配線基板の製造方法 Expired - Fee Related JP3199637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18192596A JP3199637B2 (ja) 1996-07-11 1996-07-11 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18192596A JP3199637B2 (ja) 1996-07-11 1996-07-11 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1027959A true JPH1027959A (ja) 1998-01-27
JP3199637B2 JP3199637B2 (ja) 2001-08-20

Family

ID=16109308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18192596A Expired - Fee Related JP3199637B2 (ja) 1996-07-11 1996-07-11 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3199637B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
JP2002232152A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板
JP2005044921A (ja) * 2003-07-25 2005-02-17 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および積層型セラミック電子部品
KR100671541B1 (ko) * 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
KR100771470B1 (ko) 2006-09-29 2007-10-30 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법
KR100836653B1 (ko) 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100907325B1 (ko) 2005-09-19 2009-07-13 인더스트리얼 테크놀로지 리서치 인스티튜트 다층구조를 갖는 매립식 커패시터 코어

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
US6374733B1 (en) 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
JP2002232152A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板
JP4587576B2 (ja) * 2001-01-30 2010-11-24 京セラ株式会社 多層配線基板
KR100671541B1 (ko) * 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
JP2005044921A (ja) * 2003-07-25 2005-02-17 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および積層型セラミック電子部品
JP4547876B2 (ja) * 2003-07-25 2010-09-22 株式会社村田製作所 積層型セラミック電子部品の製造方法
KR100907325B1 (ko) 2005-09-19 2009-07-13 인더스트리얼 테크놀로지 리서치 인스티튜트 다층구조를 갖는 매립식 커패시터 코어
KR100771470B1 (ko) 2006-09-29 2007-10-30 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법
KR100836653B1 (ko) 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP3199637B2 (ja) 2001-08-20

Similar Documents

Publication Publication Date Title
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US6939738B2 (en) Component built-in module and method for producing the same
US7580240B2 (en) Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2002043468A (ja) 表裏導通基板及びその製造方法
KR100605454B1 (ko) 전사재 및 그 제조방법 및 이것을 이용하여 제조된 배선기판
JPWO2012049822A1 (ja) ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
JP3085658B2 (ja) 配線基板及びその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2001015872A (ja) 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JPH10107445A (ja) 多層配線基板およびその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP4632514B2 (ja) 配線基板およびその製造方法
JP3758811B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JP3610156B2 (ja) 多層配線基板の製造方法
JP2004095753A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees