JP2002043468A - 表裏導通基板及びその製造方法 - Google Patents

表裏導通基板及びその製造方法

Info

Publication number
JP2002043468A
JP2002043468A JP2000226269A JP2000226269A JP2002043468A JP 2002043468 A JP2002043468 A JP 2002043468A JP 2000226269 A JP2000226269 A JP 2000226269A JP 2000226269 A JP2000226269 A JP 2000226269A JP 2002043468 A JP2002043468 A JP 2002043468A
Authority
JP
Japan
Prior art keywords
conductive substrate
substrate
back conductive
column
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000226269A
Other languages
English (en)
Other versions
JP4023076B2 (ja
Inventor
Kiyokazu Moriizumi
清和 森泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000226269A priority Critical patent/JP4023076B2/ja
Priority to DE60131934T priority patent/DE60131934T2/de
Priority to EP01301243A priority patent/EP1176641B1/en
Priority to US09/783,598 priority patent/US7579553B2/en
Publication of JP2002043468A publication Critical patent/JP2002043468A/ja
Priority to US10/801,541 priority patent/US7222420B2/en
Application granted granted Critical
Publication of JP4023076B2 publication Critical patent/JP4023076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】本発明は表裏導通基板とその製造方法に関する
もので、特に電子計算機等、ＬＳＩの高集積多端子化、
装置の小型化等の要求に対応する高密度な表裏導通基板
及びその製造方法に関し、更なる高密度要求が可能な表
裏導通基板を提供する。 【解決手段】異方性エッチング可能な材料から構成さ
れ、少なくとも第１の面と第２の面とを導通させる導電
部分を有する複数の柱体と、該複数の柱体を支持する絶
縁性基板とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は表裏導通基板とその
製造方法に関するもので、特に電子計算機等、ＬＳＩの
高集積多端子化、装置の小型化等の要求に対応する高密
度な表裏導通基板及びその製造方法に関するものであ
る。
【０００２】近年、電子機器に使用されるＬＳＩパッケ
ージ、プリント配線板はＬＳＩ等の半導体部品の高集積
化、多端子化に伴い、更なる高密度化が望まれている。
【０００３】
【従来の技術】ＬＳＩパッケージの場合、フェースダウ
ンによってＬＳＩはセラミック基板や有機基板上に実装
される。更にそのセラミック基板や有機基板は半田ボー
ルを介してプリント基板に実装される。
【０００４】ＬＳＩが実装された第１の面（表面）と半
田ボールが形成された第２の面（裏面）を電気的な導通
を得るために、スルーホールが形成される。このスルー
ホールをもったセラミック基板や樹脂基板を表裏導通基
板という。
【０００５】セラミック基板は、材料となるグリーンシ
ートをパンチングにより穴あけし、スルーホールの表面
やグリーンシート表面を銅メッキ処理した後、複数のグ
リーンシートを積層し、加圧し焼成することで製造され
る。
【０００６】樹脂基板は、パターンニングされた銅張内
層板をプリプレグと交互に積層し、加圧し焼成すること
で製造される。この焼成時の温度はセラミック基板より
低温である。樹脂基板を製造した後、スルーホールをあ
け、表面を銅メッキ処理する。
【０００７】
【発明が解決しようとする課題】将来はますますの高密
度実装に発展することが予想され、それに伴い基板に形
成されるスルーホールの径は小さく、スルーホールのピ
ッチはより狭まったものとなることが予想される。
【０００８】しかしセラミック基板では、スルーホール
ピッチを狭めることに限界がある。何故ならスルーホー
ル形成時のパンチングは機械加工であるためパンチの送
りピッチ量より狭まったスルーホールピッチにすること
はできない。
【０００９】有機基板も貫通スルーホール形成は、ドリ
ルによる機械加工の穴あけ処理であるので、同様に送り
ピッチ量より狭まったスルーホールピッチにすることが
できない。更に有機基板で使用するドリルを細く長くす
ることは穴あけ加工時にドリルが折れてしまう可能性が
ある。これは貫通スルーホールがハイアスペクトであれ
ばあるほど顕著である。なお、セラミック基板の穴あけ
処理は薄いグリーンシート１枚単位の加工なので、ハイ
アスペクトな穴あけ処理ではない。貫通スルーホールを
形成した後のメッキ処理において、貫通スルーホールが
ハイアスペクトであればあるほど、メッキ液が貫通スル
ーホール内に侵入しづらく、よって貫通スルーホールの
壁面が部分的にメッキされず、電気的導通の信頼性が低
下する。
【００１０】一方、薄膜積層技術を用いた薄膜回路を有
するＭＣＭ（Ｍｕｌｔｉ ＣｈｉｐＭｏｄｕｌｅ）で
は、ＬＳＩのバンプピッチを微細ピッチにすることは可
能である。しかし、その薄膜回路が形成されるベース基
板には上記セラミック基板や樹脂基板が用いられている
ことから、スルーホールピッチを狭めることに同様の問
題があった。
【００１１】また、高密度実装を行うには、ノイズ対策
も十分考慮しなければならない。
【００１２】従って本発明の目的は、更なる高密度要求
が可能な表裏導通基板を提供することである。
【００１３】また本発明の他の目的は、ノイズ対策を施
した表裏導通基板を提供することである。
【００１４】
【課題を解決するための手段】上記目的は、異方性エッ
チング可能な材料から構成され、少なくとも第１の面と
第２の面とを導通させる導電部分を有する複数の柱体
と、該複数の柱体を支持する絶縁性基板と、から構成さ
れることを特徴とする表裏導通基板、によって達成する
ことができる。
【００１５】この発明によれば、機械加工に変えて異方
性エッチングにて処理することで、スルーホールのピッ
チが、穴あけ時のピッチ送り量に左右されることがな
い。また、異方性エッチングを行うことでハイアスペク
トなスルーホールを形成することができる。
【００１６】上記他の目的は、異方性エッチング可能な
材料から構成され、少なくとも第１の面と第２の面とを
導通させる導電部分を有する第１の柱体と、該第１の柱
体の周囲を取り囲んだ状態で離間していると共に、グラ
ンドと接続された導電部分を有する第２の柱体と、該第
１の柱体と該第２の柱体を支持する絶縁性材料と、から
構成されたことを特徴とする表裏導通基板、によって達
成することができる。
【００１７】この発明によれば、導電部分を有する第１
の柱体と、この第１の柱体を取り囲むようにグランドと
接続された第２の柱体を配置し、これら柱を絶縁性材料
で支持させることにより、同軸構造を構成することがで
きる。そしてこの第１の柱体と第２の柱体の距離を選択
することでインピーダンス整合を行うことができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図を
使って詳細に説明する。 （第１の実施の形態）図１は本発明の第１の表裏導通基
板を示す図であり、同図（Ａ）はその断面図であり、同
図（Ｂ）は上面図である。符号１は表裏導通基板、符号
２は柱体で、例えばシリコンを材料とする異方性結晶体
である。符号３は導電部分であって、柱体の周囲を覆っ
た導電性膜である。導電性膜は、例えばタングステン、
モリブデン、プラチナ、金、銅等の中から適宜選択さ
れ、後述するセラミック性絶縁性材料の焼成温度より高
い融点を有する導電性の金属であれば適宜選択可能であ
る。符号４は絶縁性基板で、第１の表裏導通基板１では
セラミック性絶縁性材料である。このセラミック性絶縁
材料は周知のセラミック基板を製造する際に使用される
ものであれば、特に制限を受けるものではない。
【００１９】図１（Ｂ）に示されるように、第１の表裏
導通基板１に形成されるシリコン性の柱体２はマトリク
ス状に整列して配列されている。しかしマトリクス配列
に限定される訳ではなく、表裏導通基板１の表裏の導通
を取る際に信号パターン数に応じて必要個数を形成すれ
ばよい。
【００２０】次にこの第１の表裏導通基板１の製造方法
について、図２と図３を用いて説明する。図２は第１の
表裏導通基板の製造手順を示す図（その１）であり、図
３は第１の表裏導通基板の製造手順を示す図（その２）
である。
【００２１】まず、完成した表裏導通基板を構成するシ
リコン性柱体２の高さ以上の厚みを持ったシリコンウエ
ハ２０を用意する。（図２（Ａ））このシリコンウエハ
２０の表面２０ａにレジストを塗布しスピンコートする
ことで、数十ミクロンの厚さを持ったレジスト膜を形成
する。次に露光・現像することにより所望のパターンの
レジスト５として形成される。（図２（Ｂ））図２
（Ｃ）に示すように、レジスト５をマスクとしてシリコ
ンウエハ２０を異方性エッチングし、ハイアスペクトな
柱体２１を形成する。この異方性エッチングは、ＩＣＰ
（Ｉｎｄｕｃｔｉｖｅ Ｃｕｐｌｉｎｇ Ｐｌａｓｍ
ａ）エッチング技術、あるいは光励起電解研磨技術等を
用いることができる。
【００２２】このＩＣＰエッチング技術や、光励起電解
研磨技術は、小型ハードディスクドライブのフレーム形
成時に使用される鋳型を製造する際その鋳型に微細な凹
凸を形成する時に用いられる。その他、シリコン性の半
導体チップを高さ方向に積み重ねた三次元実装を行う際
に上下方向の導通を取る為にシリコンチップに貫通穴を
形成する時にも用いられる。
【００２３】この異方性エッチングによりアスペクト比
（径と高さの比）１００にも至る柱体２１を形成するこ
とが可能となる。すなわち、柱径を１０μｍとした場
合、高さ１ｍｍ、ピッチ２０μｍの柱体まで形成するこ
とができる。なお、第１の実施の形態では一例として、
柱体２１は、径２０μｍ、高さ０．６ｍｍ、ピッチ５０
μｍにて説明する。
【００２４】異方性エッチングは、シリコンウエハ２０
の一部を残してなされる。つまり複数の柱体２１を連結
する連結部２２を残して異方性エッチングされる。エッ
チングスピードは例えば１０μｍ／分と予め決まってい
るので、時間管理すれば適当な厚みを持たせた連結部２
２を形成することができる。異方性エッチングが終了す
ればレジスト５をエッチングにて剥離する。
【００２５】図２（Ｄ）に示すように、柱体２１と連結
部２２の表面に導電性膜３０を被覆させる。被覆するた
めには、蒸着手法、メッキ手法等を使用することができ
る。この導電性膜３０は絶縁性基板形成時の焼成温度よ
り高い融点を有する導電性の金属である。この導電性膜
３０は、柱体２１がシリコンならばタングステンを選択
することが好ましい。シリコンとタングステンは熱膨張
率が近いため、パッドがそれらの上に形成された時に、
柱体２１と導電性膜３０の熱膨張率の差を原因とするパ
ッドの剥離を防止することができる。なお、第１の実施
の形態では、一例としてタングステンを蒸着手法にて５
μｍ析出した。異方性エッチングを行って形成された柱
体の露出面にメッキ手法を施すことで、ハイアスペクト
なスルーホールを精度よく形成することができる。これ
は、従来のスルーホールの中にエッチング液を流し入れ
るという技術思想から、芯となる柱体の露出面にメッキ
処理を行うという技術思想に変更したためである。つま
り、スルーホールの径よりピッチ幅のほうが広いので、
メッキ液が芯となる柱体の露出面に付着しやすくなり、
よって、電気的導通の信頼性が低下することがなくな
る。メッキ手法に変えて蒸着手法の場合も同様である。
【００２６】次に、導電性膜３０が被覆された柱体２１
間に絶縁性材料４０を充填する。すなわち、絶縁性材料
４０を充填して、柱２１を材料４０により支持する。絶
縁性材料４０は周知のセラミック基板を製造する時に使
用されるセラミック粉末であり、これを異方性エッチン
グされることで形成された柱体２１と連結部２２を被覆
した導電性膜３０の上に供給する。その後この絶縁性材
料４０を加圧して所定温度で焼結することで図３（Ｅ）
に示すように、導電性膜３０上に絶縁性基板が形成され
る。この絶縁性基板の厚みは、導電性膜３０にて覆われ
た柱体２１の高さ以上に形成されるものである。
【００２７】絶縁性材料はセラミック粉末の他、ガラス
性材料でも適用可能である。ある程度の流動性を持たせ
た溶融ガラス材料であれば、を導電性膜３０で被覆され
た柱体２１と連結部２２の上に供給することができる。
このため導電性膜３０はガラス性材料の融点より高い融
点を有する導電性の金属であり、例えばタングステンで
ある。ガラス性材料の供給後はこのガラス性材料を凝固
させることで絶縁性基板が形成される。この絶縁性基板
の厚みも、導電性膜３０にて覆われた柱体２１の高さ以
上に形成されるものである。
【００２８】その後、図３（Ｆ）に示すように、絶縁性
基板を一点破線にて示されるところまで両面研磨する。
第１の表裏導通基板は第１の面と第２の面、つまり表裏
面での導通を得なければならないので、表裏面に導電性
膜を露出させることが必要である。従って周知の研磨技
術を用いて第１の面、例えば表面であれば絶縁性材料４
０の一部４０ａと導電性膜の一部３０ａ及び柱体２１の
一部２１ａまで研磨する。その表面から見てシリコン性
の柱体２１の周りを取り囲むようにタングステンの導電
性膜３０が形成されたようになる。一方、第２の面、例
えば裏面であれば連結部２２と柱体２１の連結部付近と
導電性膜３０ｂ及び絶縁性材料４０の一部４０ｂが研磨
される。その裏面から見てシリコン性の柱体２１の周り
を取り囲むようにタングステンの導電性膜３０が形成さ
れたようになる。
【００２９】以上の工程を行うことで、図３（Ｇ）に示
す、径３０μｍ、ピッチ５０μｍ、厚さ０．5ｍｍのス
ルーホールを持った表裏導通基板１が形成される次に第
１の表裏導通基板をＩＣパッケージ用基板に適用した例
を、図４を使って説明する。図中５０は第１の表裏導通
基板であり、５１はシリコン性の柱体であり、５２は柱
体５１の周囲を被覆した例えばタングステンからなる導
電性膜である。そして柱体５１と導電性膜５２の組み合
わせによって、基板の表裏を電気的に接続するための導
通路、すなわちスルーホールとなる。
【００３０】柱体５１と導電性膜５２とから構成される
スルーホールを覆った状態で表裏導通基板５０の第１の
面、例えば表面５０ａにはパッド５３が形成される。こ
のパッド５３に、半導体部品５７の表面５７ａに形成さ
れた例えば半田や金等から適宜選択された金属バンプ５
５を接合させることで、表裏導通基板５０上に半導体部
品５７を実装させることができる。なお、半導体部品５
７と表裏導通基板５０との間には、金属バンプ５５とパ
ッド５３の接合強度を補うため、あるいは空気中の水分
の介入による腐食防止のため、熱硬化性あるいは光硬化
性の絶縁性接着剤６０が封止剤として介在される。
【００３１】一方、柱体５１と導電性膜５２とから構成
されるスルーホールを覆った状態で表裏導通基板５０の
第２の面、例えば裏面５０ｂにはパッド５４が形成され
る。このパッド５４には半田あるいは金等から適宜選択
された金属バンプ５６が形成される。プリント板５９の
表面５９ａにはパッド５８が金属バンプ５６の形成位置
に対応して形成され、金属バンプ５６を溶融させること
で、半導体部品５７が搭載された表裏導通基板５０をプ
リント板５９に搭載させることができる。
【００３２】図５は、図４における変形例を示す図であ
り、図４と同一符号を付したものは同一対象物を示し、
その説明は省略する。
【００３３】図４の例では第１の表裏導通基板５０の上
に直接半導体部品５７を実装した例を示したが、図５に
示されるように、第１の表裏導通基板５０と半導体部品
５７との間に薄膜層６１を介在させてもよい。この薄膜
層６１は、半導体部品５７と第１の表裏導通基板とを接
続する配線パターンを微細なパターンとすることで高速
伝送を可能にし、高密度配線を実現するものである。こ
の薄膜層６１は信号層や誘電体層との積層体による薄膜
コンデンサ６２や抵抗体６３、薄膜層６１の多層構造に
伴う層間接続体６４を有する。
【００３４】第１の表裏導通基板５０に形成されたパッ
ド５３と薄膜層６１の表面６１ａに形成されたパッド６
６とは、上記信号層や層間接続体を経由して電気的に接
続される。薄膜層６１のパッド６６と半導体部品５７と
は半田や金等から適宜選択された金属バンプ６７によっ
て接合される。
【００３５】図５に示すような薄膜層６１を介在させる
ことにより、機能回路実装に伴う部品点数の減少や微細
パターン形成等による高密度実装を行うことが可能とな
る。（第２の実施の形態）図６乃至図８に示す第２の表
裏導通基板は、先の第１の表裏導通基板にノイズ対策を
施したものである。ノイズ対策として同軸構造のケーブ
ルを用いることが有効であることは広く知られている。
つまり、芯線とその周囲を取り巻く絶縁材、及びその絶
縁材を取り巻く金属体による同軸構造において、絶縁材
の誘電率と金属体までの距離を調整することで、ノイズ
の乗りにくい構造とすることができるものである。
【００３６】この考え方を表裏導通基板に形成されるス
ルーホールに適用したものが第２の表裏導通基板であ
る。上記したようにシリコンのエッチング形状を決定す
るのはレジストのパターンであり、しかもこのレジスト
は任意に自由に選択することができる。このレジストを
選択することで、シリコンのエッチング形状を同軸構造
適用可能な形状に加工することができる。
【００３７】図６及び図７にその製造方法について説明
する。図６は本発明の第２の表裏導通基板を示す図（そ
の１）であり、図７は本発明の第２の表裏導通基板を示
す図（その２）であり、図８は第２の表裏導通基板の配
線構造を示す図である。
【００３８】図６（Ａ−１）に示すように、シリコンウ
エハ２０１に形成されるエッチング形状が、芯線となる
柱体２０２とその柱体２０２の周囲を取り巻く円筒状の
柱体２０４となるようなレジストを選択し、そのレジス
トをシリコンウエハ２０１の表面に形成し、異方性エッ
チングを行う。ここまでは、先に説明した図２の工程
（Ａ）乃至（Ｃ）の工程に基づいて行われる。その結
果、異方性エッチング後のシリコンウエハ２０１の底面
２０１ａから隆起した柱体２０２と、その柱体２０２か
ら所定距離の空間２０３を介して柱体２０４が形成され
る。図６（Ａ−２）にその上面図を示し、図６（Ａ−
１）はＡ−Ａ’断面図である。
【００３９】レジストを剥離させた後、エッチング加工
されたシリコンウエハ２０１の露出面、すなわち、柱体
２０２の表面と柱体２０４の表面及び底面２０１ａの表
面に、メッキ手法あるいは蒸着手法によって例えばタン
グステンによって構成させた導電部分となる導電性膜２
０５を形成する。この導電性膜形成は先に説明した図２
の工程（Ｄ）に基づいて行われる。
【００４０】導電性膜２０５が形成された後、セラミッ
ク基板製造時に使用される周知のセラミック粉末を、導
電性膜が形成されたシリコンウエハ上にまぶす。そして
所定温度で焼結することで絶縁性基板が形成される。こ
れは先に説明した図３の工程（Ｅ）に基づいて行われ
る。なお、絶縁性材料２０６はセラミック粉末の他、ガ
ラス性材料でも適用可能である。ある程度の流動性を持
たせた溶融ガラス材料を導電性膜２０５で被覆されたと
ころに供給させればよい。供給後はガラス材材料を凝固
させることで絶縁性基板が形成される。
【００４１】その後、絶縁性基板を両面研磨し、表裏面
に導電性膜２０５を露出させる。この研磨工程は先に説
明した図３の工程（Ｆ）に基づいて行われる。
【００４２】ここまでの工程によって形成されたのが、
図６（Ｂ−1）に示される第２の表裏導通基板２００で
ある。柱体２０２の表面を覆う導電性膜２０５と柱体２
０４の表面を覆う導電性膜２０５及びそれら間に充填さ
れた絶縁性材料２０６によって同軸状のスルーホール２
０７を形成することができる。なお、図６（Ｂ−２）は
その上面図を示し、図６（Ｂ−１）はＢ−Ｂ’断面図で
ある。
【００４３】次に図７（Ｃ−１）に示すように、研磨さ
れた第２の表裏導通基板２００の研磨面にパッド２０８
とパッド２０９を形成する。パッド２０８はＣ−Ｃ’断
面図である図７（Ｃ−２）に示されるように、同軸構造
の芯線に相当する柱体２０２の表面に、導電性膜２０５
と電気的接続関係を持って形成される。パッド２０９は
Ｃ−Ｃ’断面図である図７（Ｃ−２）に示されるよう
に、そのパッド２０８の周囲を取り囲んだ状態で且つ柱
体２０４の表面に導電性膜２０５と電気的接続関係を持
って形成されている。
【００４４】第２の表裏導通基板２００に形成された同
軸状のスルーホール２０７を有効なものにするには、信
号線として使われる芯線に相当する柱体２０２の周囲を
取り囲んだ柱体２０４をグランドに電気的に接続する必
要がある。このために図９に示すように、第２の表裏導
通基板２００の上に信号パターン層２１１とグランドパ
ターン層２１２とが絶縁層２１３によって積層された薄
膜層を形成する。そして、薄膜層に形成されたグランド
パターン層２１２に、ＶＩＡと呼ばれる層間接続体２１
０を介して、柱体２０４の露出面に被覆された導電性膜
２０５と電気的に接続されたパッド２０９が接続され
る。
【００４５】一方、薄膜層内のＶＩＡと呼ばれる層間接
続体２１０と信号パターン層２１１を経由することによ
って、導電性膜が被覆された柱体２０２に接続されたパ
ッド２０８からの信号は、薄膜層の最表面に引き出され
る。
【００４６】第２の表裏導通基板によれば、絶縁体の誘
電率と、同軸状のスルーホール２０７における図６（Ｂ
−１）“ｄ”で示される絶縁性材料の距離を設定するこ
とで所望のインピーダンスの値に設定することができ
る。インピーダンスの値が調整可能となることでノイズ
に強い表裏導通基板を提供することができる。
【００４７】なお第２の表裏導通基板の説明において、
スルーホールが一列配列になっている図６乃至図７を用
いて説明したが、スルーホールの配列はこれに限定され
るものではなく、信号配線数や配線経路形態等において
適宜決定されるものである。例えば、図１に示される第
１の表裏導通基板のようにスルーホールがマトリクス状
に配列されるものであってもよい。（第３の実施の形
態）図９及び図１０は第３の表裏導通基板を示す図であ
り、第２の表裏導通基板にて適用した同軸構造のスルー
ホールの変形例である。第３の表裏導通基板も同軸構造
のスルーホールを持った基板である。
【００４８】第２の表裏導通基板に形成された同軸構造
のスルーホールは、円筒状柱体２０４と、そのスルーホ
ールと隣り合うスルーホールの円筒状の柱体２０４との
隙間にはセラミックあるいはガラスからなる絶縁性材料
２０６で支持されることで構成されていた。しかし、第
３の表裏導通基板では絶縁性材料２０６で支持させるの
ではなく、その隙間が発生しないようにシリコンが残る
ようにエッチング加工し、シリコンにてその隙間が実質
的に埋まるようにしたものである。
【００４９】図９（Ａ−１）に示すように、シリコンウ
エハ３０１に形成されるエッチング形状が、同軸構造の
絶縁体が構成される部分３０３のみが除去されるような
レジストを選択し、そのレジストをシリコンウエハ３０
１の表面に形成し、異方性エッチングを行う。つまり、
このエッチングにより、平坦なシリコンウエハ３０１に
底面３０１ａを残して、くぼみが形成され、そのくぼみ
の中心に同軸構造の芯線に相当する柱体３０２が形成さ
れることになる。このくぼみが同軸構造の絶縁体が構成
される部分３０３となる。図９（Ａ−２）はその上面図
であり、図９（Ａ−１）はＡ−Ａ’断面図である。
【００５０】次に第２の表裏導通基板と同様に、図２の
工程（Ｄ）、図３の工程（Ｅ）、図３の工程（Ｆ）に基
づいた処理を行うことにより、シリコンウエハ３０１の
表面に導電部分となる導電性膜３０６が被覆される。絶
縁性材料３０５の供給の後、両面研磨が行われ、図９
（Ｂ−１）に示す、第３の表裏導通基板３００が形成さ
れる。図９（Ｂ−２）はその上面図であり、図９（Ｂ−
１）はＢ−Ｂ’断面図である。
【００５１】第３の表裏導通基板３００にも、第２の表
裏導通基板のパッド２０８と２０９に相当するパッドが
形成される。図１０（Ｃ−１）に示すように、同軸構造
の芯線に相当する柱体３０２の表面を被覆する導電性膜
３０６と電気的接続関係を持ったパッド３０８が形成さ
れる。また、図１０（Ｃ−１）に示すように、そのパッ
ド３０８と絶縁体３０５を除くシリコンブロック３０
４、つまり研磨面には金属性のパターン３０９が一面に
形成される。
【００５２】第３の表裏導通基板３００における同軸構
造のスルーホール３０７は、導電性膜３０６によって被
覆された柱体３０２と、その周囲を取り囲む絶縁体３０
５、及びシリコンブロック３０４の表面の被覆された導
電性膜３０６によって構成される。
【００５３】そして、第３の表裏導通基板３００に形成
された同軸状のスルーホール３０７を有効にするため、
つまり、パターン３０９をグランド層に電気的に接続す
るために、第２の表裏導通基板２００と同様に、信号パ
ターン層とグランドパターン層とが絶縁層にて多層化さ
れた薄膜層を、第３の表裏導通基板に形成する。そし
て、薄膜層に形成されたグランドパターン層にパターン
３０９を層間接続体によって電気的に接続し、一方、信
号パターン層にパッド３０８を層間接続体によって電気
的に接続する。複数の信号パターン層と層間接続体を経
由することにより、導電性膜が被覆された柱体３０２に
接続されたパッド３０８からの信号は、薄膜層の最表面
に引き出される。第３の表裏導通基板によれば、絶縁体
の誘電率と、同軸状のスルーホール３０７における図９
（Ｂ−１）“ｄ”で示される絶縁性材料の距離を設定す
ることで所望のインピーダンスの値に設定することがで
きる。インピーダンスの値が調整可能となることでノイ
ズに強い表裏導通基板を提供することができる。さら
に、第３の表裏導通基板では同軸構造のスルーホールの
隙間をシリコンブロックで占めることにより、第２の表
裏導通基板よりも絶縁性材料を減らすことができ、製造
コストを抑えることができる。
【００５４】なお、第３の表裏導通基板の説明におい
て、スルーホールが一列配列になっている図１０乃至図
１１を用いて説明したが、スルーホールの配列はこれに
限定されるものではなく、信号配線数や配線経路形態等
において適宜決定されるものである。例えば、図１に示
される第１の表裏導通基板のようにスルーホールがマト
リクス状に配列されるものであってもよい。（第４の実
施の形態）第４の表裏導通基板を図１１乃至図１３を用
いて説明する。図１１は本発明の第４の表裏導通基板を
示す図であり、同図（Ａ）はその断面図であり、同図
（Ｂ）は上面図である。符号７０は表裏導通基板であ
り、符号７５はスルーホールであり、壁面が例えば、
銅、タングステンや、モリブデン、プラチナ、金等の中
から適宜選択した導電部分となる導電性膜７１が膜形成
されている。本例では銅を被覆している。
【００５５】このスルーホール７５が第４の表裏導通基
板７０では図１１（Ｂ）に示すようにマトリクス状に配
置されている。ただしスルーホールの配置はマトリクス
状に限定される訳ではなく、表裏導通基板１の表裏の導
通を取る際に信号パターン数に応じて必要個数を形成す
ればよい。
【００５６】符号７２は裏面に形成された導体層であ
り、例えば銅である。符号７３は表面に形成された導体
層であり、例えば銅である。符号７４は樹脂絶縁材であ
り、例えばエポキシあるいはポリイミド等の有機樹脂材
である。導体層７２と導体層７３は図１１（Ｂ）に示す
ように、第４の表裏導通基板７０のスルーホール形成位
置を除いた一面上に形成される。
【００５７】次にこの第４の表裏導通基板７０の製造方
法について、図１２と図１３を用いて説明する。図１２
は第４の表裏導通基板の製造手順を示す図（その１）で
あり、図１３は第４表裏導通基板の製造手順を示す図
（その２）である。
【００５８】第４の表裏導通基板の製法方法における図
１２の工程（Ａ）乃至工程（Ｄ）迄は、第１の表裏導通
基板の製造方法における図２の工程（Ａ）乃至工程
（Ｄ）迄と同じであるのでその詳細な説明は省略する。
なお、図１２における、符号８０はシリコンウエハであ
り、図２の符号２０に相当する。符号８０ａはシリコン
ウエハ８０の表面を示し、図２の符号２０ａに相当す
る。符号８１はレジストであり、図２の符号５に相当す
る。符号８２は柱体であり、図２の符号２１に相当す
る。符号８３は連結部であり、図２の符号２２に相当す
る。符号８４は導電性膜であり、図２の符号３０に相当
する。導電性膜８４は例えば銅の電気メッキ手法にて付
着される。
【００５９】次に、導電性膜８４が形成された柱体８２
間を充填すべく、エポキシあるいはプリプレグ等の有機
樹脂材７４０を塗布し、所定温度でベークし硬化させ
る。よって図１３の工程（Ｅ）に示すように、導電性膜
８４が形成された柱体８２を完全に覆った有機樹脂材７
４０が形成される。
【００６０】その後、図１３の工程（Ｆ）に示されるよ
うに、有機樹脂材７４０を一点破線にて示されたところ
まで片面研磨する。その結果、図１３の工程（Ｇ）に示
すように片面研磨面８５からはシリコンの柱体８２の一
部８２ａと導電性膜８４の一部８４ａが露出する。第４
の表裏導通基板ではもう片面は研磨処理しない。
【００６１】両面に導体層を形成するために、図１３の
工程（Ｈ）に示すように、研磨面上に銅の導体層７３を
メッキ手法あるいは蒸着手法にて形成する。この導体層
７３はシリコンの柱体８２が形成されたところ以外の研
磨面の一面に形成される。
【００６２】その後、図１３の工程（Ｉ）に示すよう
に、エッチングにてシリコンを除去する。このエッチン
グによってシリコンの連結部８３及び柱体８２が除去さ
れる。またこのエッチングは異方性である必要はなく、
等方性エッチングでもかまわない。
【００６３】エッチングによって樹脂絶縁材７４の研磨
されなかった面に導電性膜８４が導体層７２として形成
される。また、柱体８２の周囲を取り囲んでいた導電性
膜８４がスルーホール７５の壁面に形成された導電体と
なり、これで表裏面の導通を取ることができる。
【００６４】次に、第４の表裏導通基板を多層プリント
配線板に適用した例を、図１４を用いて説明する。この
多層プリント配線板は、例えば各種半導体部品の実装基
板として用いられる他、ドーターボードとなるプリント
配線板の実装先となるマザーボードとしても用いられ
る。
【００６５】第４の表裏導通基板９０は、両面に銅の導
体層が形成されており、多層プリント配線板の内層板と
してそれぞれ使用することができる。その導体層９１は
用途に応じて電源層やグランド層、あるいは信号パター
ン層に回路形成される。複数の内層板となる第４の表裏
導通基板の間にプリプレグ９２を交互に積層し所定温度
でハードベークすることで両者が一体化され、多層プリ
ント配線板が形成される。なお、図１４の例では５枚の
第４の表裏導通基板９０ａ〜９０ｅを４枚のプリプレグ
で積層して形成された多層プリント配線板である。
【００６６】その後、多層プリント配線板を貫通する貫
通穴をドリル等で形成した後、貫通穴の壁面を含み公知
のメッキ手法にて導電メッキ膜９４処理を形成すること
で、スルーホール９３が形成される。
【００６７】第４の表裏導通基板９０を多層プリント配
線板の内層体とすることで内層での回路密度が格段に向
上する。更に、１枚当たりの回路密度が向上することに
よって積層数を減らすことができ、多層プリント配線板
の製造歩留りを向上させる効果もある。
【００６８】また、第４の表裏導通基板はＭＣＭ−Ｌ
（Ｌ：Ｌａｍｉｎａｔｅの略）あるいはＭＣＭ−ＬＤ
（ＬＤ：Ｌａｍｉｎａｔｅ ａｎｄ Ｄｅｐｏ−ｓｉｔ
の略）のコア基板としても適用することができる。図１
５はＭＣＭ−ＬＤのコア基板として適用した例を示す。
【００６９】図１５に示すコア基板１００は、シリコン
の柱体１０３とその柱体１０３の周囲を取り囲んだ導電
性膜１０４によってスルーホールが構成され、そのスル
ーホール間を樹脂絶縁材１０５にて埋めた第４の表裏導
通基板１０１の表裏面に配線層１０２が形成されてい
る。この配線層１０２は導体層１０９と絶縁層１０８が
交互に積層され、第４の表裏導通基板１０１に形成され
たスルーホールに形成されたパッド１０６に層間接続体
であるＶＩＡ１０７を介して回路接続される。薄膜層１
０２の表面には、図示しない半導体部品が複数個実装さ
れる。
【００７０】第４の表裏導通基板１０１をコア基板１０
０に適用することにより、表裏面に形成された薄膜層間
の接続数を格段に増やすことができる。更に、薄膜層間
の接続数が増加することで、より高密度なコア基板を提
供することができる。
【００７１】また、第４の表裏導通基板１０１をＭＣＭ
−ＬＤのコア基板１００に適用する場合は、シリコン性
の柱体１０３はそのまま残しておいたほうが好ましい。
第１の理由として、柱体がそのまま残っていれば、スル
ーホールの上にパッド１０６を形成する際にシリコン性
柱体１０３が土台の役割を果たし、パッド形成が良好と
なることである。
【００７２】もし柱体がなくスルーホールが中空である
と、真空吸着にてフィルム状の絶縁層１０８を張り付け
る際、パッド１０６が変形することで、第４の表裏導通
基板１０１と絶縁層１０８における密着性が低下する。
この密着性の低下は変形したパッドの近辺が特に顕著で
ある。この欠点を回避するのが第２の理由である。
【００７３】この２つのことを解消するにはスルーホー
ルの穴埋め処理を後工程として追加しなければならない
が、柱体をわざと残すことで後工程として必要となるで
あろう穴埋め処理を省略することができる。柱体をわざ
と残すには、予め決まっているエッチングスピードを考
慮した上で、エッチング時間の調整を行うことで達成さ
れる。
【００７４】一方、第４の表裏導通基板においては、実
装される半導体部品と熱膨張率の差に伴う膨張率調整の
為に、エポキシあるいはポリイミド等の樹脂絶縁材料の
中にシリカと呼ばれる酸化シリコン（ＳｉＯ2）や酸化
アルミナ（Ａｌ2Ｏ3）を適量混合させると都合がよい。
【００７５】図１６は表裏実装基板に熱膨張率調整材を
混入させた状態を示す。第４の表裏導通基板４００には
半田や金等の金属バンプ４０２を介して半導体部品４０
１が実装されている。特にベアチップ等の半導体部品４
０１はシリコンベースに回路形成されているので、エポ
キシあるいはポリイミド等の表裏導通基板とは熱膨張率
が異なる。この相違による応力は金属バンプとパッドと
の接合部分に集中し、パッドの剥離やクラック等が発生
することで接続の信頼性が低下する。
【００７６】これを回避するために第４の表裏導通基板
４００を構成する樹脂絶縁材料の中に酸化シリコン４０
４や酸化アルミナ４０５を混入させる。それにより、シ
リコンの熱膨張率に表裏導通基板の熱膨張率を近づける
ことができるので、熱膨張率の差に伴う不都合を回避す
ることができる。
【００７７】なお、この酸化シリコンと酸化アルミナは
両者を共に樹脂絶縁材料の中に混入させてもよく、どち
らか一方を混入させてもよい。また酸化シリコンや酸化
アルミナは膨張率調整の役割を持つと共に、樹脂絶縁材
料の粘度調整としての役割も併せ持つ。 （付記１） 異方性エッチング可能な材料から構成さ
れ、少なくとも第１の面と第２の面とを導通させる導電
部分を有する複数の柱体と、該複数の柱体を支持する絶
縁性基板と、から構成されることを特徴とする表裏導通
基板。（１） （付記２） 前記導通部分は、前記柱体の表面を被覆し
た導電性膜であることを特徴とする付記１記載の表裏導
通基板。 （付記３） 前記絶縁性基板は、セラミック材料、ガラ
ス材料、有機樹脂材のいずれかの材料から構成され、前
記導電部分は、該絶縁性材料の焼成温度あるいは前記絶
縁性材料の融点より高い融点を有する金属であることを
特徴とする付記１記載の表裏導通基板。 （付記４） 少なくとも第１の面には半導体部品を実装
するためのパッドが形成されたことを特徴とする付記１
記載の表裏導通基板。（２） （付記５） 少なくとも第１の面に、配線パターン層と
絶縁層から構成された薄膜層が形成されたことを特徴と
する付記１記載の表裏導通基板。（３） （付記６） 前記絶縁性材料は、実装される半導体部品
と当該絶縁性材料との熱膨張率の差を吸収する材料が混
合されていることを特徴とする付記１記載の表裏導通基
板。（４） （付記７） 異方性エッチング可能な材料から構成さ
れ、少なくとも第１の面と第２の面とを導通させる導電
部分を有する第１の柱体と、該第１の柱体の周囲を取り
囲んだ状態で離間していると共に、グランドと接続され
た導電部分を有する第２の柱体と、該第１の柱体と該第
２の柱体を支持する絶縁性材料と、から構成されたこと
を特徴とする表裏導通基板。（５） （付記８） 少なくとも一方の面に形成されると共に、
信号パターン層とグランド層を有する薄膜層をさらに備
え、前記第１の柱体の導電部分は該信号パターンと電気
的に接続され、且つ該第２の柱体の導電部分は該グラン
ド層と電気的に接続されていることを特徴とする請求項
８記載の表裏導通基板。（６） （付記９） 前記第２の柱体は、前記所定離間した領域
を除く領域に位置することを特徴とする付記８記載の表
裏導通基板。 （付記１０） 異方性エッチング処理によって、少なく
とも第１の面と第２の面とを導通させる導電部分を有す
る複数の柱体を形成する工程と、該複数の柱体間を絶縁
性材料で充填させる工程と、を有することを特徴とする
表裏導通基板の製造方法。（７） （付記１１） 前記絶縁性材料の充填工程後、第１の面
と第２の面とを研磨する工程を更に有することを特徴と
する付記１０記載の表裏導通基板の製造方法。（８） （付記１２） 前記異方性エッチング工程では、前記複
数の柱体が連結されるよう、当該エッチングされる材料
の一部を残すことを特徴とする付記１０記載の表裏導通
基板の製造方法。（９） （付記１３） 異方性エッチング可能な材料から構成さ
れ、少なくとも第１の面と第２の面とを導通させる導電
部分を有する複数の柱体と、該複数の柱体を支持する絶
縁性材料と、から構成された内層板を備え、該内層板を
複数枚積み重ねることで構成されたことを特徴とする多
層プリント配線板。（１０） （付記１４） 異方性エッチング可能な材料から構成さ
れ少なくとも第1の面と第2の面とを導通させる導電部分
を有する複数の柱体と、該複数の柱体を充填する絶縁性
基板と、から構成された表裏導通基板と、該表裏導通基
板に実装された半導体部品と、を有することを特徴とす
るプリント板ユニット。
【００７８】
【発明の効果】以上説明したように本発明によれば、狭
ピッチでハイアスペクトなスルーホールの形成が可能と
なり、高密度な表裏導通基板を提供することができる。
また、芯となる柱体の露出面に導電性膜を形成すること
で表裏導通の信頼性も向上する。
【００７９】また、表裏導通基板にパッドが形成される
ことにより、半導体実装用基板に適用可能となるので、
例えばＣＳＰ等の小型で且つ多端子の半導体部品の実装
が可能となる。
【００８０】また、表裏導通基板に薄膜層が形成される
ことによって回路配線数が増加しても、基板の表裏を接
続するスルーホールの数も増やすことができるので、こ
の表裏導通基板が搭載された電子機器における高速処理
等の性能向上に寄与する。
【００８１】また、熱膨張率の調整を行うこととなり、
熱膨張率の差に伴う金属バンプとパッドとの接合部分に
加わるストレスを軽減することができる。
【００８２】また、表裏導通基板は、多層プリント配線
板の内層板としてや、ＭＣＭ実装用のコア基板としても
適用でき、汎用性が高い。
【００８３】また、同軸構造のスルーホールの形成が可
能となり、第１の柱体と第２の柱体間の距離を調整する
ことで、従来できなかったインピーダンスの調整が可能
となり、この表裏導通基板が搭載された電子機器におけ
る性能の向上に寄与する。
【図面の簡単な説明】
【図１】本発明の第１の表裏導通基板を示す図である。
【図２】第１の表裏導通基板の製造手順を示す図（その
１）である。
【図３】第１の表裏導通基板の製造手順を示す図（その
２）である。
【図４】第１の表裏導通基板をＩＣパッケージ用基板に
適用した例を示す図である。
【図５】図４における変形例を示す図である。
【図６】本発明の第２の表裏導通基板を示す図（その
１）である。
【図７】本発明の第２の表裏導通基板を示す図（その
２）である。
【図８】第２の表裏導通基板の配線構造を示す図であ
る。
【図９】本発明の第３の表裏導通基板を示す図（その
１）である。
【図１０】本発明の第３の表裏導通基板を示す図（その
２）である。
【図１１】本発明の第４の表裏導通基板を示す図であ
る。
【図１２】第４の表裏導通基板の製造手順を示す図（そ
の１）である。
【図１３】第４の表裏導通基板の製造手順を示す図（そ
の２）である。
【図１４】第４の表裏導通基板を多層プリント配線板に
適用した例を示す図である。
【図１５】第４の表裏導通基板をコア基板に適用した例
を示す図である。
【図１６】表裏導通基板に熱膨張率調整材を混入させた
状態を示す図である。
【符号の簡単な説明】
１ 表裏導通基板 ２ 柱体 ３ 導電性膜 ４ 絶縁性基板 ５ レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｎ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】異方性エッチング可能な材料から構成さ
    れ、少なくとも第１の面と第２の面とを導通させる導電
    部分を有する複数の柱体と、 該複数の柱体を支持する絶縁性材料と、 から構成されることを特徴とする表裏導通基板。
  2. 【請求項２】少なくとも第１の面には半導体部品を実装
    するためのパッドが形成されたことを特徴とする請求項
    １記載の表裏導通基板。
  3. 【請求項３】少なくとも第１の面に、配線パターン層と
    絶縁層から構成された薄膜層が形成されたことを特徴と
    する請求項１記載の表裏導通基板。
  4. 【請求項４】前記絶縁性材料は、実装される半導体部品
    と当該絶縁性材料との熱膨張率の差を吸収する材料が混
    合されていることを特徴とする請求項１記載の表裏導通
    基板。
  5. 【請求項５】異方性エッチング可能な材料から構成さ
    れ、少なくとも第１の面と第２の面とを導通させる導電
    部分を有する第１の柱体と、 該第１の柱体の周囲を取り囲んだ状態で離間していると
    共に、グランドと接続された導電部分を有する第２の柱
    体と、 該第１の柱体と該第２の柱体を支持する絶縁性材料と、 から構成されたことを特徴とする表裏導通基板。
  6. 【請求項６】少なくとも第１の面に形成されると共に、
    信号パターン層とグランド層を有する薄膜層をさらに備
    え、 前記第１の柱体の導電部分は該信号パターンと電気的に
    接続され、 前記第２の柱体の導電部分は該グランド層と電気的に接
    続されていることを特徴とする請求項５記載の表裏導通
    基板。
  7. 【請求項７】異方性エッチング処理によって、少なくと
    も第１の面と第２の面とを導通させる複数の柱体を形成
    する工程と、 該複数の柱体間を絶縁性材料で充填する工程と、 を有することを特徴とする表裏導通基板の製造方法。
  8. 【請求項８】前記絶縁性材料の充填工程後、第１の面と
    第２の面とを研磨する工程をさらに有することを特徴と
    する請求項７記載の表裏導通基板の製造方法。
  9. 【請求項９】前記異方性エッチング工程では、前記複数
    の柱体が連結されるよう、当該エッチングされる材料の
    一部を残すことを特徴とする請求項７記載の表裏導通基
    板の製造方法。
  10. 【請求項１０】異方性エッチング可能な材料から構成さ
    れ少なくとも第１の面と第２の面とを導通させる導電部
    分を有する複数の柱体と、該複数の柱体を支持する絶縁
    性材料と、から構成された内層板を備え、 該内層板を複数枚積み重ねることで構成された多層プリ
    ント配線板。
JP2000226269A 2000-07-27 2000-07-27 表裏導通基板及びその製造方法 Expired - Fee Related JP4023076B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000226269A JP4023076B2 (ja) 2000-07-27 2000-07-27 表裏導通基板及びその製造方法
DE60131934T DE60131934T2 (de) 2000-07-27 2001-02-14 Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
EP01301243A EP1176641B1 (en) 2000-07-27 2001-02-14 Front-and-back electrically conductive substrate and method for manufacturing same
US09/783,598 US7579553B2 (en) 2000-07-27 2001-02-15 Front-and-back electrically conductive substrate
US10/801,541 US7222420B2 (en) 2000-07-27 2004-03-17 Method for making a front and back conductive substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000226269A JP4023076B2 (ja) 2000-07-27 2000-07-27 表裏導通基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007030183A Division JP4407702B2 (ja) 2007-02-09 2007-02-09 表裏導通基板の製造方法および表裏導電基板

Publications (2)

Publication Number Publication Date
JP2002043468A true JP2002043468A (ja) 2002-02-08
JP4023076B2 JP4023076B2 (ja) 2007-12-19

Family

ID=18719914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000226269A Expired - Fee Related JP4023076B2 (ja) 2000-07-27 2000-07-27 表裏導通基板及びその製造方法

Country Status (4)

Country Link
US (2) US7579553B2 (ja)
EP (1) EP1176641B1 (ja)
JP (1) JP4023076B2 (ja)
DE (1) DE60131934T2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538570A (ja) * 2002-09-06 2005-12-15 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． ガラス状材料からなる平面基板の構造化方法
US6977428B2 (en) 2003-01-07 2005-12-20 Oki Electric Industry Co., Ltd. Semiconductor device adapted to remove noise from a signal
JP2007335886A (ja) * 2007-07-26 2007-12-27 Seiko Epson Corp 回路基板及び電子機器
JP2009521276A (ja) * 2005-12-22 2009-06-04 プロテウス バイオメディカル インコーポレイテッド 植え込み型集積回路
WO2011118789A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
WO2011118785A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
WO2011118788A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
WO2012102291A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 ガラス埋込シリコン基板およびその製造方法
JP2016092402A (ja) * 2014-11-05 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2016167564A (ja) * 2015-03-10 2016-09-15 Ｓｐｐテクノロジーズ株式会社 配線基板の製造方法
JP2017191874A (ja) * 2016-04-14 2017-10-19 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US7358116B2 (en) * 2002-04-29 2008-04-15 Intel Corporation Substrate conductive post formation
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
TWI238513B (en) * 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
US7282932B2 (en) 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
US7229933B2 (en) * 2004-03-31 2007-06-12 Intel Corporation Embossing processes for substrate imprinting, structures made thereby, and polymers used therefor
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
JP4426482B2 (ja) * 2005-02-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ
JP2006294527A (ja) * 2005-04-14 2006-10-26 Nec Corp コネクタ及びその製造方法
US20060264029A1 (en) * 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US9601474B2 (en) * 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
WO2008007258A2 (en) * 2006-06-20 2008-01-17 Nxp B.V. Power amplifier assembly
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
EP3104450A3 (en) 2007-03-20 2016-12-28 Nuvotronics, LLC Integrated electronic components and methods of formation thereof
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
US8546255B2 (en) * 2007-08-02 2013-10-01 Advanced Semiconductor Engineering, Inc. Method for forming vias in a semiconductor substrate and a semiconductor device having the semiconductor substrate
TWI357118B (en) * 2007-08-02 2012-01-21 Advanced Semiconductor Eng Method for forming vias in a substrate
TWI387019B (zh) * 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI365483B (en) * 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8273995B2 (en) * 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8471156B2 (en) * 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
WO2011091334A2 (en) * 2010-01-22 2011-07-28 Nuvotronics, Llc Thermal management
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) * 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
CN102479765B (zh) * 2010-11-24 2016-08-24 日月光半导体制造股份有限公司 具有半导体组件的封装结构
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US8988895B2 (en) * 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI485826B (zh) * 2012-05-25 2015-05-21 Ind Tech Res Inst 晶片堆疊結構以及晶片堆疊結構的製作方法
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP5847663B2 (ja) * 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9455162B2 (en) * 2013-03-14 2016-09-27 Invensas Corporation Low cost interposer and method of fabrication
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
JP6535347B2 (ja) 2014-01-17 2019-06-26 ヌボトロニクス、インク． ウエハースケールのテスト・インターフェース・ユニット：高速および高密度の混合信号インターコネクトおよびコンタクタのための低損失および高絶縁性の装置および方法
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
US9837347B2 (en) * 2015-08-14 2017-12-05 Dyi-chung Hu Coaxial copper pillar
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US11501908B2 (en) * 2016-10-04 2022-11-15 Nanohenry, Inc. Miniature inductors and related circuit components and methods of making same
MY192082A (en) 2016-12-27 2022-07-26 Intel Corp Interconnect core
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
DE102018103505A1 (de) * 2018-02-16 2019-08-22 Osram Opto Semiconductors Gmbh Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
US11521923B2 (en) * 2018-05-24 2022-12-06 Intel Corporation Integrated circuit package supports
DE102018128570A1 (de) * 2018-11-14 2020-05-14 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente, strahlungsemittierendes bauelement, verfahren zur herstellung eines verbindungsträgers und verbindungsträger
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
CN113488431A (zh) * 2021-05-24 2021-10-08 北京大学 一种包括高深宽比通孔的玻璃基板的制备方法
CN113488432A (zh) * 2021-05-24 2021-10-08 北京大学 一种包括高深宽比通孔的玻璃基板的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04317359A (ja) * 1991-04-16 1992-11-09 Ngk Spark Plug Co Ltd 集積回路用パッケージ
JPH0653357A (ja) * 1992-07-30 1994-02-25 Kyocera Corp セラミック基板用組成物及びセラミック配線基板
JPH06120633A (ja) * 1992-10-02 1994-04-28 Hitachi Ltd セラミック配線基板
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH11163207A (ja) * 1997-12-01 1999-06-18 Hitachi Chem Co Ltd 半導体チップ搭載用基板の製造法および半導体装置
JPH11298143A (ja) * 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
JPH11329793A (ja) * 1998-05-13 1999-11-30 Nec Corp ドライエッチング方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
US4379979A (en) * 1981-02-06 1983-04-12 The United States Of America As Represented By The Secretary Of The Navy Controlled porosity sheet for thermionic dispenser cathode and method of manufacture
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US5294504A (en) * 1988-08-30 1994-03-15 Osaka Gas Company, Ltd. Three-dimensional microstructure as a substrate for a battery electrode
JPH02148862A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
US4969585A (en) * 1989-02-07 1990-11-13 Hester Kenneth D Liquid dispensing apparatus
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH0499372A (ja) * 1990-08-17 1992-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US5585138A (en) * 1991-07-30 1996-12-17 Nec Corporation Micropin array and production method thereof
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
US6028364A (en) * 1994-09-20 2000-02-22 Hitachi, Ltd. Semiconductor device having a stress relieving mechanism
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
JPH08242591A (ja) * 1995-03-01 1996-09-17 Musashi Kogyo Kk 多結晶シリコンによる多数微細孔構造物の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
JP3509362B2 (ja) * 1996-01-26 2004-03-22 シャープ株式会社 半導体装置及びその製造方法
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
US5916453A (en) * 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
EP0834897B1 (en) * 1996-10-04 2002-05-02 STMicroelectronics S.r.l. Method of fabricating flat field emission display screens and flat screen obtained thereby
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6048784A (en) * 1997-12-17 2000-04-11 Texas Instruments Incorporated Transistor having an improved salicided gate and method of construction
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6258286B1 (en) * 1999-03-02 2001-07-10 Eastman Kodak Company Making ink jet nozzle plates using bore liners
EP1058304B1 (en) * 1999-05-31 2005-08-17 STMicroelectronics S.r.l. Method for autoaligning overlapped lines of conductor material provided in integrated electronic circuits
US6096656A (en) * 1999-06-24 2000-08-01 Sandia Corporation Formation of microchannels from low-temperature plasma-deposited silicon oxynitride
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6573652B1 (en) * 1999-10-25 2003-06-03 Battelle Memorial Institute Encapsulated display devices
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6733681B1 (en) * 2000-03-31 2004-05-11 Seagate Technology Llc Laterally supported handle wafer for through-wafer reactive-ion etch micromachining
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP3678361B2 (ja) * 2001-06-08 2005-08-03 大日本印刷株式会社 ガスバリアフィルム
US6866949B2 (en) * 2002-03-08 2005-03-15 Dai Nippon Printing Co., Ltd. Substrate film, gas barrier film, and display using the same
US7140101B2 (en) * 2003-09-29 2006-11-28 Chipmos Technologies (Bermuda) Ltd. Method for fabricating anisotropic conductive substrate
US7378157B2 (en) * 2004-06-28 2008-05-27 Dai Nippon Printing Co., Ltd. Gas barrier film, and display substrate and display using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04317359A (ja) * 1991-04-16 1992-11-09 Ngk Spark Plug Co Ltd 集積回路用パッケージ
JPH0653357A (ja) * 1992-07-30 1994-02-25 Kyocera Corp セラミック基板用組成物及びセラミック配線基板
JPH06120633A (ja) * 1992-10-02 1994-04-28 Hitachi Ltd セラミック配線基板
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH11163207A (ja) * 1997-12-01 1999-06-18 Hitachi Chem Co Ltd 半導体チップ搭載用基板の製造法および半導体装置
JPH11298143A (ja) * 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
JPH11329793A (ja) * 1998-05-13 1999-11-30 Nec Corp ドライエッチング方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538570A (ja) * 2002-09-06 2005-12-15 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． ガラス状材料からなる平面基板の構造化方法
US6977428B2 (en) 2003-01-07 2005-12-20 Oki Electric Industry Co., Ltd. Semiconductor device adapted to remove noise from a signal
US7268422B2 (en) 2003-01-07 2007-09-11 Oki Electric Industry Co., Ltd. Method of making a semiconductor device adapted to remove noise from a signal
JP2009521276A (ja) * 2005-12-22 2009-06-04 プロテウス バイオメディカル インコーポレイテッド 植え込み型集積回路
JP2007335886A (ja) * 2007-07-26 2007-12-27 Seiko Epson Corp 回路基板及び電子機器
JP4735614B2 (ja) * 2007-07-26 2011-07-27 セイコーエプソン株式会社 回路基板
WO2011118788A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法
WO2011118785A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
WO2011118789A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
JPWO2011118788A1 (ja) * 2010-03-26 2013-07-04 パナソニック株式会社 ガラス埋込シリコン基板の製造方法
JP5684233B2 (ja) * 2010-03-26 2015-03-11 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
JP5789788B2 (ja) * 2010-03-26 2015-10-07 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
WO2012102291A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 ガラス埋込シリコン基板およびその製造方法
JP2016092402A (ja) * 2014-11-05 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2016167564A (ja) * 2015-03-10 2016-09-15 Ｓｐｐテクノロジーズ株式会社 配線基板の製造方法
JP2017191874A (ja) * 2016-04-14 2017-10-19 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US7222420B2 (en) 2007-05-29
US7579553B2 (en) 2009-08-25
EP1176641A3 (en) 2004-06-30
DE60131934D1 (de) 2008-01-31
US20040173890A1 (en) 2004-09-09
EP1176641A2 (en) 2002-01-30
DE60131934T2 (de) 2008-12-18
JP4023076B2 (ja) 2007-12-19
US20020027022A1 (en) 2002-03-07
EP1176641B1 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
JP4023076B2 (ja) 表裏導通基板及びその製造方法
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7690109B2 (en) Method of manufacturing a multilayer wiring board
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
JP4767269B2 (ja) 印刷回路基板の製造方法
CN1320620C (zh) 半导体器件及其制造方法
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20010038145A1 (en) Multilayer wiring board, semiconductor device and methods for manufacturing such multilayer wiring board and semiconductor device
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP4407702B2 (ja) 表裏導通基板の製造方法および表裏導電基板
US6440641B1 (en) Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP3199637B2 (ja) 多層配線基板の製造方法
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
US20230343687A1 (en) Through Package Vertical Interconnect and Method of Making Same
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate
JPH09139558A (ja) ベアチップ実装基板
JP4758235B2 (ja) 誘電体積層構造体の製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP2001028481A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees