JP2009521276A - 植え込み型集積回路 - Google Patents

Abstract

本発明の実施形態は、管腔内リード上、例えば脈管内リード上、および他の種類の植え込み型装置上に存在するエフェクタに対して、堅牢で信頼できる制御機能を可能にする。本発明の実施形態は、たとえ多重搬送波構成上に存在するエフェクタユニットであっても、それらの正確な長期制御に要求される機能を可能にし同時に電力消費を低減する。本発明の態様は、電力抽出機能ブロック、エネルギー貯蔵機能ブロック、通信機能ブロック、および装置構成機能ブロックを有する植え込み型集積回路を含んでおり、これらの機能ブロックはすべて、管腔内に納まる大きさの支持体上の単一の集積回路内に存在する。集積回路と、植え込み型医療装置、例えば集積回路を含むパルス発生器と、システムおよびそのキットとを含むエフェクタアセンブリ、ならびにエフェクタアセンブリを例えば心臓再同期療法（ＣＲＴ）用途を含むペーシング用途に用いる方法が、本発明で提供される。

Description

（関連出願の引用）
米国特許法第１１９条（ｅ）にしたがい、本出願は以下の出願日に対する優先件を主張し、これら出願の開示は本明細書において参照により引用される：米国仮特許出願第６０／７５３，８６３号（出願日２００５年１２月２２日）；米国仮特許出願第６０／７５３，５９８号（出願日２００５年１２月２２日）；米国仮特許出願第６０／７６３，４７８号（出願日２００６年１月３０日）；米国仮特許出願第６０／７７３，６９９号（出願日２００６年２月１４日）；米国仮特許出願第６０／７４５，２７２号（出願日２００６年４月２０日）；米国仮特許出願第６０／８０５，０６０号（出願日２００６年６月１６日）；米国仮特許出願第６０／８２０，０６５号（出願日２００６年７月２１日）；米国仮特許出願第６０／８２０，５８８号（出願日２００６年７月２７日）；米国仮特許出願第６０／８２９，８２８号（出願日２００６年１０月１７日）；および、米国仮特許出願第６０／８６８，０４１号（出願日２００６年１１月３０日）。

本出願はまた、出願番号１１／２１９，３０５号（出願日２００５年１２月２２日）の一部継続出願でもあり、該出願は、以下の仮出願により、米国特許法第１１９条に基づく優先権を主張し、これら出願の開示は、本明細書において参照により引用される：米国仮特許出願第６０／７０７，９９５号（出願日２００５年８月１２日）；米国仮特許出願第６０／６７９，６２５号（出願日２００５年５月９日）；米国仮特許出願第６０／６３８，９２８号（出願日２００４年１２月２３日）；および、米国仮特許出願第６０／６０７，２８０号（出願日２００４年９月２日）。

生物医学的植え込み型装置の歴史は、その始まりを１９５０年代後半にさかのぼる。４０年以上前の植え込み型心臓ペースメーカの最初の開発以来、生体工学の分野では、多くの異なる植え込み型生物医学装置が、様々な病気の治療のために、医療専門家に提供されてきた。今日、植え込み型除細動器、薬物送達システム、神経刺激装置、骨成長刺激装置、および多くの他の植え込み型装置によって、様々な病気の治療が著しく促進されている。

どのような種類の植え込み型装置に関しても、これらの装置の動作を精密に制御し、かつこれらの装置の状態を正確に監視することができる能力は、疾病の効果的治療のために非常に重要である。例えば、心臓再同期療法（ＣＲＴ）では、患者の心臓にペーシングリードが挿入されることが多い。再同期療法の有効度は、心臓組織に印加されるペーシング信号の位置およびタイミングによって大きく左右される可能性がある。理想的には、医師は、植え込み型装置を用いて、組織の応答および植え込み型装置の状態を監視し、治療の効能を評価することができる。

生物医学的植え込み型装置の発展は、様々な意味で、エレクトロニクス技術の発展、特に、マイクロエレクトロニクス、回路設計、検出技術、微小電気機械システム（ＭＥＭＳ）、信号処理の分野、および他の関連する分野における進展を反映している。しかしながら、電気工学、生体工学、および医学間における大規模な共同努力の欠如により、最新のエレクトロニクス技術は、植え込み型装置に具体化されないことが多い。例えば、最近まで、多数の心臓再同期療法士が、依然として半経験的方法に依存してペーシングリードおよびペーシング信号を調整していた。

現在、ペースメーカおよび神経刺激装置のような自動制御式植え込み型装置への応用はごく限られている。さらに、既存の植え込み型装置の自動動作には、かさばる外部の制御システムおよび電源が必要となることが多い。そのような動作は、管理が困難であり、診療所外で管理することはしばしば不可能となるおそれがある。

本発明の実施形態は、管腔内リード上、例えば脈管内リード上、および他の種類の植え込み型装置上に存在するエフェクタに対して、堅牢で、信頼できる制御機能を可能にする。本発明の実施形態は、たとえ多重搬送波構成上に存在するエフェクタユニットであっても、それらの正確な長期制御に要求される機能を可能にし、同時に電力消費を低減する。本発明の態様は、電力抽出機能ブロック、エネルギー貯蔵機能ブロック、通信機能ブロック、および装置構成機能ブロックを有する植え込み型集積回路を含んでおり、これらの機能ブロックはすべて、管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する。集積回路と、植え込み型医療装置、例えば集積回路を含むパルス発生器と、システムおよびそのキットとを含むエフェクタアセンブリ、ならびにエフェクタアセンブリを例えば心臓再同期療法（ＣＲＴ）用途を含むペーシング用途に集積回路を用いる方法とが本発明によって提供される。

上に概要を述べたように、本発明の実施形態は、管腔内構造物上、例えば脈管リード上、および他の種類の植え込み型装置上に存在するエフェクタに対して、堅牢で、信頼できる制御機能を可能にする。本発明の実施形態は、たとえ多重搬送波構成上に存在する植え込み型構造物のエフェクタユニットであっても、それらの正確な長期制御に要求される機能を可能にし、同時に電力消費を低減する。本発明の実施形態によって提供されるこのような利点は、増強された植え込み型パルス発生器、例えば心臓ペーシング装置のような、種々の異なる増強された植え込み型技術を可能にする。

本発明の態様は、電力抽出機能ブロック、エネルギー貯蔵機能ブロック、通信機能ブロック、および装置構成機能ブロックを有する植え込み型集積回路を含んでおり、これらの機能ブロックはすべて、管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する。集積回路、植え込み型医療装置（例えば集積回路を含むパルス発生器）と、植え込み型医療装置のシステムおよびそのキット含むエフェクタアセンブリ、ならびに例えば心臓再同期療法（ＣＲＴ）用途を含むペーシング用途にエフェクタアセンブリを用いる方法も、本発明によって提供される。

本発明の種々の態様をさらに説明するにあたり、本発明による集積回路の各実施形態を、最初に、全体として、かつ各図面の観点からさらに詳細に説明し、次に、主題の回路およびそのシステムを含むことができる植え込み型医療装置に関して論述すると共に、植え込み型医療装置の種々のキットに関して考察することにする。

（集積回路）
本発明の実施形態は、植え込み型集積回路を提供する。植え込み型とは、回路が例えば約１週間以上、約４週間以上、約６ヶ月以上、約１年以上、例えば約５年以上の間、体内に見出される高塩分、高湿度環境を含む生理環境中に存在する場合に機能を保持するように構成されていることを意味する。特定の実施形態では、植え込み型回路は、約１０年から約５０年以上にわたる期間を含む、約１年から約８０年以上、例えば約５年から約７０年以上にわたる期間生理学的部位に植え込まれている場合に機能を保持するように構成されている。

植え込み型集積回路は、いくつかの別個の機能ブロックすなわちモジュールを含んでおり、それらの機能ブロックはすべて、管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する。単一の集積回路とは、異なる機能ブロックのすべてを含む単一の回路構造を意味する。従って、集積回路は、半導体材料で作られた薄い基板の表面内に製造された小型電子回路（半導体素子および受動素子を含むことができる）であるモノリシック集積回路（ＩＣ、超小型回路、マイクロチップ、シリコンチップ、コンピュータチップまたはチップとしても知られる）である。本発明の特定の実施形態の集積回路は、基板または回路基板に接着された、個々の半導体素子および受動素子で構築された小型電子回路であるハイブリッド集積回路とは異なる。

例えば、支持体の内部において、少なくとも部分的に支持体の表面上に存在するかまたは統合されていることによって回路が関連付けられている支持体は、任意の好都合な支持体であってよく、所望に応じて、硬くても可撓性であってもよい。支持体は管腔内に納まる大きさとなるので、その寸法は、支持体を生理学的管腔の内側、心臓の脈管、例えば静脈または動脈のような脈管の内側に配置することができるような寸法となっている。特定の実施形態では、管腔内に納まる大きさを有する集積回路は、約０．０５ｍｍ^２から約５ｍｍ^２までの間の寸法、約１．５ｍｍ^２を含む、例えば約１．１２５ｍｍ^２から約２．５ｍｍ^２までの間の寸法（例えば最大表面の表面積の観点から）を有する。集積回路の支持体は、正方形、長方形、楕円形、および六角形、不整形等のような種々の異なる形状を有することができる。

上に述べたように、本発明の集積回路は、その意図された用途に対して必要な回路機能を提供するいくつかの機能ブロックを含むことができ、それらの機能ブロックはすべて、単一の集積回路の一部である。特定の実施形態では、回路は、少なくとも、電力抽出機能ブロック、エネルギー貯蔵機能ブロック、通信機能ブロック、および装置構成機能ブロックを含む。

電力抽出機能ブロックは、回路が連結された電源から電力を抽出または取得するように構成された回路機能ブロックまたはモジュールである。広義には、電力抽出機能ブロックは、電気的に連結された電源（例えばワイヤ）、または遠隔で、例えば、生体内にあっても生体外にあってもよいが、ワイヤのような導電要素によって装置に物理的に接続されていない遠隔位置から回路に無線伝送される電力から電力を受け取るように構成されたブロックとすることができる。特定の実施形態では、電力抽出機能ブロックは、次に電池のような電源に連結された少なくとも１本のワイヤに連結される構成となっているブロックであり、この機能ブロックは、ワイヤから電力を抽出して回路に電力を供給する。

集積回路の一部である別の存在する機能ブロックまたはモジュールは、エネルギー貯蔵機能ブロックである。エネルギー貯蔵機能ブロックは、電力抽出ブロックによって抽出されたエネルギーのようなエネルギーを例えばコンデンサ方式で回路内に貯蔵することができるブロックである。特定の実施形態では、エネルギー貯蔵機能ブロックは、約２００ｐＦ以上、例えば、約８００ｐＦを含む、約５００ｐＦ以上のエネルギー貯蔵能力を有しており、特定の実施形態では、該ブロックの貯蔵能力は、約５０００ｐＦ以下、例えば、約１０００ｐＦ以下を含む、約２０００ｐＦ以下である。従って、特定の実施形態では、この機能ブロックの貯蔵能力は、約２００ｐＦから約５０００ｐＦにわたる総能力、例えば、約７５０ｐＦから約２０００ｐＦを含む、約５００ｐＦから約２５００ｐＦにわたる総能力を有することができる。この機能ブロックは、単一の別個の回路で構成してもよく、各々が約６０ｐＦから約２２０ｐＦ等にわたる能力を有する複数の、例えば２つ以上、３つ以上等の素子で構成してもよい。

これらの実施形態の回路は、通信機能ブロックをさらに含む。このブロックは、回路に物理的に接続されていてもいなくてもよい、生体内または生体内にある集積回路から離れた位置から、例えば信号形式のデータの送受信を行う。特定の実施形態では、このブロックは、少なくとも１本のワイヤを介して回路に接続された制御装置からコマンド信号を受信し、かつ／または、少なくとも１本のワイヤを経由して、回路から離れた、少なくとも１本のワイヤによって物理的に回路に接続された制御装置に、検出したデータ信号を伝送するように構成されている。特定の実施形態では、通信機能ブロックは、約１５ｋＨｚより高い周波数の交流を用いており、この場合、通信機能ブロックの動作周波数は、約１００ｋＨｚ以上、例えば、約１ＭＨｚ以上を含む、約５００ｋＨｚ以上とすることができる。

回路は、装置構成機能ブロックをさらに含む。このブロックは、例えば通信ブロックを介して遠隔の装置から受信した構成コマンドを用い、受信した構成コマンドに従って、装置の１つ以上のエフェクタ、例えば電極を構成することができる。特定の実施形態では、装置構成機能ブロックは、集積回路の機能ブロックによって提供される装置構成が当該の集積回路に電力が供給されることなく動作可能であるように構成されている。特定の実施形態では、装置構成ブロックは、供給端子と１つ以上のエフェクタとの間にスイッチングブロックを含む。スイッチングブロックは、各エフェクタと供給端子との間に、各々が２つのトランジスタで構成されたスイッチング素子を含むことができる。

特定の実施形態では、２つのトランジスタが、他のすべての回路から電気的に隔離された共通のバルク（ｂｕｌｋ）を共有する。別の実施形態では、２つのトランジスタは、電気的に接続されたゲートを含む。２つのトランジスタは、接続されたソースを含むことができる。共通のバルクは、共通のソース端子に電気的に接続することができる。回路は、使用中、ゲートに印加される制御電圧が供給端子上の電圧に対して参照されるように構成することもできる。

上述の機能ブロックの種々の例を、全体として、かつ図面の観点から以下にさらに説明する。その場合、上述の構成要素は、追加の機能ブロックを含む回路との関連で説明することができる。

特定の実施形態では、以下に説明する装置およびシステムのような所与の装置またはシステムにおいては、すべてではないにせよ、使用中集積回路によって用いられる電力抽出、エネルギー貯蔵、通信および装置構成の機能のほぼすべてが単一の集積回路によって提供される。さらに別の実施形態では、回路が存在する装置またはシステムは、上述の機能のうちのいくつかを提供することができる。しかしながら、そのような実施形態においてさえも、回路は、依然として上に概要を述べた機能ブロックを含むことができる。

特定の実施形態では、集積回路は、心機能監視用途のような治療的心臓用途および／または治療的電気エネルギー送達用途、例えばペーシング用途に用いるように構成されている。従って、回路は、回路に連結されたエフェクタ、例えば電極を介した組織の刺激を可能にする機能ブロックを含むことができる。回路は、例えば回路に連結されたエフェクタに接触している組織から集積回路への低電圧伝送を可能にする機能ブロックを含むことができる。特定の実施形態では、集積回路は、例えば回路に連結されたエフェクタと接触している組織に、実質的に電荷を平衡化させた刺激パルスを送信することができる。

集積回路は、１つ以上の追加の機能ブロックによって回路に付与されるいくつかの追加機能を含むことができる。これらの機能の一部について以下に概要を述べ、次いで、例えばその応用形態の図面の説明と関連付けてさらに展開する。以下の機能に必要な構成要素のすべてまたはほんの一部を回路に組み込むことができる。従って、上述の所与の機能ブロックは、単独または回路に組み込まれていない追加要素と併せて所望の追加機能を提供する機能ブロックである。機能ブロックは、デフォルトモード機能ブロックと、電荷平衡化動作機能ブロックと、電荷平衡化機能ブロックと、マルチプレクサ機能ブロックと、フォールトトレラント機能ブロックと、過電圧および／または過電流機能ブロックと、オフチップコンデンサ機能ブロックまたはオンチップコンデンサ機能ブロックと、スリープ機能ブロックと、ウェイクアップ機能ブロックとを含む。種々の実施形態において、これらの追加機能はさらに、本発明の集積回路が管腔内に納まる大きさを有し、電力消費を低減し、なおかつ所望の機能を提供することを可能にする。

上に特定した追加の機能ブロックの各々について以下に概要を述べ、次いで、種々の実施形態の図面との関連付けを含めて、本明細書において再度さらに詳細に考察する。

（デフォルトモード動作）
一実施形態では、集積回路は、例えば該回路が多電極リード（ＭＥＬ）のようなリード上の電極アセンブリに用いられる場合に、デフォルトモードで動作可能となるように構成されている。そのような実施形態では、回路は、最初に電極に電源を投入して電極を構成することなく、回路およびそれに連結されたアセンブリがデフォルトモードで動作することを可能にするデフォルトモード機能ブロックを含む。従って、これらの実施形態では、当該の集積回路によって提供される装置構成は、当該の集積回路に電力を供給することなく動作する。

このデフォルトモード動作は、ＭＥＬのような植え込み型医療装置が電極構成のための余分な電力を消費することなく動作することを可能にする。さらに、デフォルトモード動作は、ＭＥＬが通常のペーシングシステムと容易に相互動作することを可能にする。そのような実施形態では、集積回路は、例えば上に述べたような、デフォルト動作を可能にする機能ブロックを有することができる。

特定の実施形態では、回路は、当該の回路の電源投入と同時に１つの供給端子を１つ以上のエフェクタに接続するデフォルト構成を有するように構成されている。従って、これらの実施形態では、回路の電源投入と同時に、回路は、遠隔ソースから何ら構成データを受信することなく、回路に連結された１つ以上のエフェクタに関してデフォルト構成をとる。

（電荷平衡化動作機能ブロック）
本発明のさらに別の態様では、各サテライト上の制御装置が電荷平衡化動作を促進し、それにより電極の寿命を大幅に伸ばしている。そのように、本発明の実施形態は、集積回路が実質的に電荷を平衡化させた刺激パルスを送信することを可能にする機能ブロックを含む。

（マルチプレクサ機能ブロック）
さらに、本発明の実施形態は、電極を駆動するために用いられる同一の２本のバスワイヤを用いて、異なるサテライトによって検出された信号を多重化して別個のデータ収集システムに送ることができる多重化システムを提供する。実施形態は、ペースメーカと関連する導線に隣接しかつそれらの間で電気的に連結して物理的に植え込み可能なモジュラー回路を含む。

このモジュラー回路は、ペースメーカとリードと関連付けられた複数の電極および／または複数のセンサとの間の通信リンクとなる。より詳細には、モジュラー回路は、入力信号および出力信号を、ペースメーカと電極および電極の関連する電極回路との間で通信する。より詳細には、多重化は、所与のペーシングリードと関連付けられた電極のいずれかをペースメーカに接続するか、またはペースメーカとの接続を絶つように制御することができるラッチとなる。

主題の回路は、漏れ電流を最小限に抑えながら、種々の電極を、それらのそれぞれの割り当てられた状態、すなわちアクティブ状態または非アクティブ状態に保持することができる。体内に植え込まれた電極およびセンサの制御に加え、主題の回路は、患者の体外にある装置への通信リンクとしても機能する。

（フォールトトレラント動作機能ブロック）
特定の実施形態では、集積回路は、該回路が存在するシステム内の故障した回路またはワイヤを電気的に隔離するように構成された故障回復機能ブロックをさらに含む。本発明は、１つ以上のサテライトまたはバスワイヤの一部が故障した場合に植え込み型の医療装置またはシステムを選択された故障から保護するため、例えばＭＥＬシステムを保護するための故障回復機構も提供する。

（過電圧・過電流保護機能ブロック）
本発明は、不注意による組織損傷を回避するための回路内の過電流保護機能と回路の過電圧保護機能の両方を提供する回路構成のための戦略を提供する。特定の実施形態では、集積回路は、限流機能ブロックをさらに含む。特定の実施形態では、集積回路は、電圧クランプ機能ブロックをさらに含む。本発明のさらに別の実施形態は、過電圧保護および過電流保護を提供する。これらの保護回路構成は、患者の組織が高電圧または大電流の電気パルスを受ける除細動工程中の途絶のない動作およびＭＥＬの保護を確実なものとする。

（オフチップコンデンサ機能ブロックおよびオンチップコンデンサ機能ブロック）
さらに、本発明は、制御装置をそのチップサイズに縮小し、ＭＥＬの柔軟性を高め、かつＭＥＬの広範な用途を促進することを可能にする新規なオンチップコンデンサ設計およびオフチップコンデンサ設計を提供する。本発明の実施形態の集積回路は、そのような構成要素を可能にするための機能ブロックを含む。

（スリープ／ウェイクアップ機能ブロック）
特定の実施形態では、集積回路は、スリープ機能ブロックをさらに含む。このスリープ機能ブロックは、例えば遠隔制御装置から送信することができるようなスリープ信号に応答し、そのような信号の受信と同時に、例えば「スリープ中」の部分が電力を消費しないように、回路の特定の部分の電源を切る。特定の実施形態では、集積回路は、ウェイクアップ信号に応答する、例えば符号化されたウェイクアップ信号のようなウェイクアップ信号によってアクティブとなるウェイクアップ機能ブロックをさらに含み、そのような信号の受信と同時に、電源が切られていた回路の部分をオンとする。

所望される場合、集積回路は、例えば、植え込み型の環境からの回路およびその機能ブロックの一次保護の機能を果たし、かつ回路に例えば上に述べたような植え込み型の機能を付与する、１つ以上の一体化された防食フィルムを含んでもよい。これらの特定の実施形態では、一体型防食フィルムは、平坦な堆積された防食フィルムである。特定の実施形態では、保護フィルム、すなわち層は、その開示内容が引用により本明細書に組み込まれる、２００６年４月１２日に出願された「Ｖｏｉｄ−Ｆｒｅｅ Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」と題する米国仮特許出願第６０／７９１，２４４号に記載されているものである。

これらの前述の特徴は、植え込み型医療装置に所望の機能を提供する低電力消費型で管腔内に納まる大きさを有する制御装置を実現した実施形態に、個々にまたは共同で寄与している。

特定の実施形態では、集積回路は、例えば該集積回路に連結することができる多数の電極またはセンサからの自動起動または自動検出に対して必要な機能を提供しながら、電力消費が少ないことを特徴とする。特に、下に位置する集積回路および関連する回路のモジュラーコンポーネントは、例えば同様の機能を含むことができる非集積回路と比較して、消費する電力量が大幅に少なく、それにより集積回路が関連付けられた植え込み型のペーシング／検出システム全体が、例えばペーシング缶に含まれる電池によって供給することができるような限られた電源で動作することを可能にしている。

一実施形態によれば、各集積回路の平均消費電力は、例えば、約５０ｐＷ以下など約１００μＷ以下であり、約１００ｎＷ以下を含む。本発明による集積回路の、その構成状態を保持しながらの平均電流引き込み量は、約５ｐＡ以下を含む、約１ｎＡ以下である。さらに、装置の構成状態が変更されている場合の本発明による集積回路の平均電流引き込み量は、例えば、約１μＡから約２０μＡなど、約１μＡから約１００μＡであり、約１０μＡから約５０μＡの範囲を含む。

一実施形態では、集積回路は、例えば、多数のサテライトが単一の植え込み型リード上に存在することができる場合、集積回路は、リードの１サテライト構造体内に存在することができるいくつかの電極と関連付けられている。本発明による植え込み型集積回路は、そのようなサテライト上の電極の選択および駆動ならびに／またはこれらの電極を通じた信号の検出を促進する。さらに、本発明による集積回路は、電極によって検出された信号を処理および解析することができるように、電極からデータ収集システムへのデータの戻し中継を促進する。そのような実施形態では、本発明による集積回路は、ひとたびサテライトおよびその電極が構成されれば、サテライトがその構成状態を保持することを可能にすることもできる。サテライトは、外部電源が切られている間、それらのそれぞれの構成状態を保持することができる。従って、植え込み型信号管理／検出システム全体の電力消費を、従来のシステムと比較して大幅に低減することができる。

本発明の実施形態の別の態様は、電極およびサテライトがデフォルトの構成状態を付与されているものである。すなわち、植え込み型サテライト内の電極は、リードを通じて電力が供給されないときでさえも、デフォルトで、リード内のバスワイヤのうちの１つへの連結を解除されるか、またはそれに連結される。この態様により、本発明による植え込み型のサテライトおよび電極が、複雑なデジタルのプログラミングコマンドを提供することができない既存のペーシングシステムと相互動作することが可能となる。さらに、この態様は、植え込み型電極が事前の電源投入または構成なくして直ちに動作することも可能にする。

図３は、本発明の一実施形態による、マルチサテライトリード上に存在することができるサテライト構造体用の制御回路を含む本発明の一実施形態の集積回路のハイレベルブロック図である。制御回路３００は、発電（ＰＷＲ−ＧＥＮ）モジュール３０２（電力抽出部ブロックとなる）と、データクロック回復（ＤＣＲ）モジュール３０４と、ウェイクアップモジュール３０５と、コマンド解釈モジュール３０６（一実施形態では「コア」モジュールと呼ぶ）と、４つの電極に連結された電極スイッチングモジュール３０８とを含む。

ＤＣＲモジュール３０４は、バスワイヤＳ１およびＳ２（例えば、以下により詳細に説明する図２を参照されたい）上を制御チップ３００内のデジタル回路の他の部分に搬送することができる信号から回復した正確なクロック信号を提供する。ＤＣＲモジュール３０４は、コアモジュール３０６が用いることができるデジタルフォーマットにＳ１およびＳ２上を搬送されたデータ信号も回復する。

ウェイクアップモジュール３０５は、電力を保存するために制御チップ３００内の回路の電源が切られている休眠期間後にウェイクアップ信号を生成し、他のモジュールを起動および初期化する。

コアモジュール３０６は、ＤＣＲモジュール３０４から受信したデータに基づいて、適切な制御信号を生成し、電極スイッチングモジュール３０８を制御する。次いで、電極スイッチングモジュール３０８は、ペーシングおよび／または信号検出のために、所望の電極をＳ１またはＳ２に連結することができるように電極を選択してスイッチする。

ＰＷＲ−ＧＥＮモジュール３０２は、コアモジュール３０６、ＤＣＲモジュール３０４、および電極スイッチングモジュール３０８に対する電源電圧を生成する。具体的には、ＰＷＲ−ＧＥＮモジュール３０２は、コアモジュール３０６に対して２つの電圧ｖｈｉｇｈ＿ｃｏｒｅおよびｖｌｏｗ＿ｃｏｒｅを、ＤＣＲモジュール３０４に対して高電圧ｖｈｉｇｈ＿ｄｃｒを供給する。さらに、ＰＷＲ−ＧＥＮモジュール３０２は、電極スイッチングモジュール３０８に対して、４つのスイッチ制御信号ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１、およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１を供給する。これらの４つのスイッチ制御信号により、電荷平衡化ペーシング時に生じる大きいＳ２〜Ｓ１の振れの下で、電極スイッチング回路は、確実に十分にオンまたはオフとなる。

（さらなる機能）
上に概要を述べたように、本発明の集積回路は、いくつかの異なる所望の機能的能力を提供する追加の構成要素を含むかまたはそれらに連結することができる。関心のある追加機能には、デフォルトモード動作、例えば電荷平衡化動作用の阻止コンデンサを用いることによる電荷平衡化動作、フォールトトレラント動作、過電圧・過電流保護、オフチップキャパシタンスおよびオンチップキャパシタンス、ＤＣＲおよびウェイクアップ動作が含まれる。関心のあるこれらの異なる機能の各々を、ここで、全体として、かつ各図面の観点からさらに詳細に説明する。

以下の説明では、例示的な用途として心臓ペーシングが用いられることが多いが、本発明の実施形態は、信号が生体組織に施される、または生体組織から信号が検出される広範な用途に応用することができる。そのような用途には、限定するものではないが、心臓のペーシングおよび監視、神経刺激、骨成長刺激、および薬物送達が含まれる。

本発明の集積回路は以下の機能を可能にする１つ以上の機能ブロックを有することができることに留意されたい。しかしながら、以下の機能は、本装置の集積回路内へのそれらの実装に限定されるものではなく、上に概要を述べたような集積回路を含むことができない他の植え込み型医療装置およびシステム内に実装することもできる。これらの追加の医療装置およびシステムは、それらが以下の機能のうちの１つ以上を含む範囲内で、明確に本発明の範囲内にある。従って、本発明の範囲内に含まれるのは、デフォルトモード動作、例えば電荷平衡化動作用の阻止コンデンサを用いることによる電荷平衡化動作、フォールトトレラント動作、過電圧・過電流保護、オフチップキャパシタンスおよびオンチップキャパシタンス、ＤＣＲおよびウェイクアップ動作の機能のうちの１つ以上を含む多電極リードであり、それらの機能が集積回路または何らかの他の装置によって提供されるか否かは関係しない。

（デフォルトモード動作）
本発明の実施形態は、デフォルトモードで動作可能な多電極リード（ＭＥＬ）のサテライトユニットのような、植え込み型装置を提供する。そのような装置は、集積回路を含んでおり、該集積回路は、それが電源投入に続いて構成データを受信するか否かを問わず、電源投入と同時に動作するように構成されている。例えば、本発明のペースメーカリードは、それがペースメーカ缶から電極構成信号を受信するか否かに関係なく、それがペースメーカ缶に連結された後に、デフォルトモードで動作することができる。

デフォルトモードでは、ペースメーカリードは、許容範囲内に入るペーシング信号に応答し、ペーシング機能を提供することができる。ペースメーカリードによって許容される信号の範囲は、ペースメーカ缶の多くの異なるモデルによって生成されるペーシング信号を含むのに十分に広範である。従って、本発明のペースメーカリードは、１つだけのペースメーカ缶のモデルまたは特定の製造業者によって製造された１種類のペースメーカ缶と共に用いるのに限定されるものでない。本発明のペースメーカリードは、ほとんどすべてのペースメーカ缶と共に用いることができる。

本発明は、必要が生じれば、既存の缶を多種多様な種類およびモデルのうちの１つと交換する能力を提供する。これは、既存のペースメーカリードを用いながら達成することができる。これは、既存のペースメーカリードを交換するために追加の外科的手技を行うことよりも望ましい。もし植え込まれたペースメーカがいずれかの製造業者によって製造された１つのペースメーカモデルまたは１種類のペースメーカモデルによって生成されたペーシング信号に応答することができれば望ましいであろう。この利点は、本発明によって利用可能である。

ペースメーカリードは、１つ以上の集積回路チップを含むことができる。チップの各々は、一組のスイッチ（例えば４つのスイッチ）を含むことができる。スイッチの各々が、リード内の陽極ワイヤまたは陰極ワイヤを、電極に連結または分離する。スイッチは一般に、任意の好都合な回路設計技法に従い、一組のトランジスタを用いて構築される。

本発明のペースメーカリードは、ペースメーカ缶に接続されている。このペースメーカリードは、デフォルトモードで動作可能である。デフォルトモードでは、集積回路内のスイッチは、そのままの状態を保つか、またはデフォルト構成に切り替わる。スイッチがデフォルト構成になっているときは、電極のうちの１つ以上が陽極ワイヤおよび／または陰極ワイヤに連結されている。

１つの手法では、１つ以上のチップ内のスイッチを切り替えて、対応する電極を陽極ワイヤまたは陰極ワイヤに連結することができる。スイッチは、ペースメーカが対応する電極に電流を送ることができないように、その電極を陽極ワイヤと陰極ワイヤの両方から分離することもできる。このようにして、スイッチの各々を、分離された状態、陽極ワイヤに連結された状態、または陰極ワイヤに連結された状態の３つの状態のうちの１つに置くことができる。

いくつかの種類のペースメーカ缶は、植え込み型ペースメーカリード内にある集積回路チップ内のスイッチの状態を制御することができる制御信号を生成することができる。これらの種類のペースメーカ缶は、任意の所望のペーシング構成におけるリード内の任意の電極を刺激するために、スイッチの状態を変更することができる。

しかしながら、他の種類のペースメーカ缶は、スイッチの状態を制御するための制御信号を生成することはできない。本発明によれば、電極のうちの１つ以上は、デフォルトモードで陽極ワイヤおよび／または陰極ワイヤに連結されている。従って、スイッチの状態を変更するための構成信号を生成することができないペースメーカ缶は、それでもなお、デフォルトモードで、電極のうちの少なくとも１つに電流を送ることができる。スイッチのデフォルト構成により、許容範囲内のペーシング信号を生成して心臓組織を刺激し、少なくとも必要最小限のペーシング機能をもたらすことができる何らかのペースメーカ缶が可能となる。

本発明のいくつかの実施形態によれば、植え込み型ペースメーカリードは、該リードがペースメーカ缶に連結される前にすでに機能上のデフォルトモードとなっている。本発明の別の実施形態によれば、植え込み型ペースメーカリードは、該リードがペースメーカ缶に連結され、電源電圧が所定のしきい電圧に達するかまたはそれを越えた後に、機能上のデフォルトモードに入る。

ペースメーカリード上の集積回路チップは、陽極デフォルト、陰極デフォルト、およびオフデフォルトの３つの種類のデフォルトモードに分類することができる。陽極デフォルトチップは、デフォルトモードで１つ以上の電極を陽極ワイヤに連結するスイッチを含む。陽極デフォルトチップに対するＤＣリードのインピーダンスは、例えば、約１１２Ωから約２２５Ω、約１２０Ωなど、約２０Ωから約２２５Ωの範囲とすることができる。

陰極デフォルトチップは、デフォルトモードで１つ以上の電極を陰極ワイヤに連結するスイッチを含む。陰極デフォルトチップに対するＤＣリードのインピーダンスは、例えば、約４０Ωを含む、約２０Ωから約８０Ωなど、約１５Ωから約８０Ωの範囲とすることができる。ペーシング信号のパルス振幅が増大される場合、リードのインピーダンスが低減される。デフォルトによってオフ状態にあるチップは、それらの電極のすべてを陽極ワイヤおよび陰極ワイヤからから切り離している。デフォルトによってオフ状態にあるチップは、例えば、ペースメーカ缶を用いて電源を投入されるまで、約メガオームのインピーダンスの範囲内にある。

本発明のペースメーカリードは、対応する数の電極に連結された任意の数のスイッチを有する集積回路チップを有することができる。例えば、ある場合においては、電極構成を、患者に効果的な治療手技を提供するように設定することができる。別の場合においては、電極構成を、同一の患者により効果的な治療手技を提供するように再設定することができる。

図４に、本発明の第１の実施形態による植え込み型ペースメーカリード４００を示す。ペースメーカリード４００は、例えばＩＳ１コネクタのようなコネクタ（図示せず）を介して、ペースメーカ缶４０５（ＩＣＤ）に連結されている。ペースメーカリード４００は、陽極ワイヤ４０１と、陰極ワイヤ４０２とを含む。ペースメーカ缶４０５がリード４００に連結されているときは、電流は、缶４０５から陽極ワイヤ４０１内に流れ、陰極ワイヤ４０２を通って缶４０５に戻る。

ペースメーカリード４００は、チップ４１１〜４１６のような、多数の集積回路チップも含む。チップの各々は、一組の４つのスイッチを含む。例えば、チップ４１１は、４つのスイッチ４２０〜４２３を有する。スイッチは一般に、任意の好都合な構成を有することができる、一組のトランジスタによって構成される。

チップ４１１〜４１６内のスイッチの各々が、１つの電極に連結されている。例えば，スイッチ４２０は電極Ｅ０に連結され、スイッチ４２１は電極Ｅ１に連結され、スイッチ４２２は電極Ｅ２に連結され、スイッチ４２３は電極Ｅ３に連結されている。本発明のペースメーカリードは、対応する数の電極に連結された任意の数のスイッチを有する集積回路チップを有することができる。図４に示す４つのスイッチおよび１チップ当たりに４つの電極は、限定することを意図するものではなく、単に一例として示しているものである。

スイッチ４２０〜４２３のような各チップ内のスイッチを切り替えて、対応する電極を陽極ワイヤ４０１または陰極ワイヤ４０２に連結することができる。スイッチは、対応する電極を陽極ワイヤ４０１と陰極ワイヤ４０２の両方から分離することもでき、それによりペースメーカ缶４０５は、その電極に電流を送ることができなくなる。このようにして、スイッチの各々を、分離された状態、陽極ワイヤ４０１に連結された状態、または陰極ワイヤ４０２に連結された状態の３つの状態のうちの１つに置くことができる。

図４に、供給電圧がしきい電圧に達した後に機能上のデフォルトモードに入るペースメーカリードを示す。図４に示すスイッチの状態は、本発明の一実施形態によるペースメーカリードのスイッチのデフォルト状態である。スイッチは、電源電圧がしきい電圧に達した後に図４に示す状態に入る。図４に示す特定のデフォルト状態では、チップ４１２〜４１５内のスイッチの各々は、その対応する電極を陽極ワイヤ４０１および陰極ワイヤ４０２から分離している。従って、図４に示すデフォルトモードでは、チップ４１２〜４１５に連結された電極のいずれも、ペースメーカ缶４０５によって充電することはできない。

図４の実施形態では、チップ４１１〜４１６内のスイッチは、スイッチを高インピーダンス状態にすることにより、電源電圧がしきい電圧より低いときには、電極を陽極ワイヤ４０１および陰極ワイヤ４０２から分離している。電源電圧がしきい電圧に達すると、リード４００はデフォルトモードに入る。デフォルトモードでは、チップ１１１内のスイッチ４２０〜４２２は、電極Ｅ０〜Ｅ２を陽極ワイヤ４０１に連結し、スイッチ４２３は、電極Ｅ３を両方のワイヤ４０１〜４０２から分離し、チップ４１６内のスイッチ４３０〜４３２は、電極Ｅ０〜Ｅ２を陰極ワイヤ４０２に連結し、スイッチ４３３は、電極Ｅ３を両方のワイヤ４０１〜４０２から分離している。従って、ペースメーカ缶４０５は、デフォルトモードでチップ４１１および４１６に連結された電極Ｅ０〜Ｅ２を通じて電流を送ることにより、心臓組織を刺激することができる。スイッチのデフォルト構成は、電源要件が満たされている限り保持される。

本発明のペースメーカリードは、ペースメーカ缶のリードインピーダンス測定機能と相互に作用することができる。図４の実施形態では、リードインピーダンス測定機能は、チップの電源投入が良好に推移している間のみ有効である。リードインピーダンスの合否基準に応じて、デフォルトチップは合格または失敗する。リードインピーダンス測定機能は、デフォルトチップに対する的確な合否値を組み込むことができる。リードインピーダンスは、例えば約４０オーム〜約７２０オームの範囲内とすることができる。

図４のペースメーカリードは、ペースメーカ缶からのある範囲の信号に応答してデフォルトモードで機能するのに十分な汎用性を有する。本発明のいくつかの実施形態によれば、図４のデフォルトモードペースメーカリードは、ペーシングパルスに応答するための一組の最低信号要件を有することができる。例えば、デフォルトモードのペースメーカリードは、約２．０ボルト（または１．５ボルト）の最小ペーシングパルス振幅、約１００マイクロ秒の最低ペーシングパルス、および約１２秒の最低パルス間隔を要求することができる。

図４のペースメーカリードは、デフォルトモードで双極性ペーシングパルスに応答して、心臓組織を刺激し、かつ電極の完全性を保つ適切な荷電平衡をもたらすことができる。もう一つの選択肢として、図４のペースメーカリードは、単極モードで動作することができる。図４のペースメーカリードは、心臓組織からの心内電位信号、ＩＥＧＭを検出することもできる。

本発明の第２の実施形態に関して、図５に植え込み型ペースメーカリードを示す。ペースメーカリード５００は、コネクタ（図示せず）、例えばＩＳ１コネクタを介してペースメーカ缶５０５（ＩＣＤ）に連結されている。ペースメーカリード５００は、陽極ワイヤ５０１と陰極ワイヤ５０２とを含む。双極モードでは、ペースメーカ缶５０５がリード５００に連結されているときは、電流は、缶５０５から陽極ワイヤ５０１内に流れ、陰極ワイヤ５０２を通って缶５０５に戻る。同様に、単極モードでは、ペースメーカ缶５０５がリード５００に連結されているときは、電流は、陽極ワイヤ５０１を迂回し、缶５０５から組織および陰極ワイヤ５０２を通って缶５０５へ流れる。単極モードで自動的に動作する機能は、この実施形態の際立った特徴の１つである。

図５の実施形態では、スイッチ５１６は、高性能陰極帯として機能する。高性能陰極帯は、インピーダンスが低い（例えば、０．２ボルトで約３０オーム〜約６０オームの範囲内）陰極である。スイッチ５１１は、性能がより低い陽極帯として機能する。性能がより低い陽極帯は、インピーダンスがより高い（例えば、２ボルトで約３６０オーム）陽極である。スイッチ５１２〜５１５は、非デフォルトモードでは缶によってオンとすることができるが、デフォルトモード時はオフ状態にあり、機能を全く有しない。

本発明のペースメーカリードは、対応する数の電極に連結された任意の数のスイッチを有する集積回路チップを有することができる。チップ５１１〜５１６内のスイッチの各々が、１つの電極に連結されている。例えば，スイッチ５２０は電極Ｅ０に連結され、スイッチ５２１は電極Ｅ１に連結され、スイッチ５２２は電極Ｅ２に連結され、スイッチ５２３は電極Ｅ３に連結されている。

スイッチ５２０〜５２３のような各チップ内のスイッチを切り替えて、対応する電極を、陽極ワイヤ５０１または陰極ワイヤ５０２に連結することができる。スイッチは、ペースメーカ缶５０５が対応する電極に電流を送ることができないように、その電極を陽極ワイヤ５０１と陰極ワイヤ５０２の両方から分離することもできる。このようにして、スイッチの各々を、分離された状態、陽極ワイヤ５０１に連結された状態、または陰極ワイヤ５０２に連結された状態の３つの状態のうちの１つに置くことができる。

本発明のいくつかの実施形態によれば、植え込み型ペースメーカリードは、リードがペースメーカ缶に連結される前にすでに機能上のデフォルトモードとなっている。図５に、リードがペースメーカ缶に連結される前にすでに機能上のデフォルトモードとなっているペースメーカリードを示す。

図５に示す特定のデフォルト状態では、チップ５１２〜５１５内のスイッチは、スイッチを高インピーダンス状態にすることにより、電源電圧がしきい電圧より低いときには、電極を陽極ワイヤ５０１および陰極ワイヤ５０２から分離している。しかしながら、図４の実施形態とは異なり、図５の実施形態は、ペースメーカリードが機能上のデフォルトモードに入る前に電源電圧が最低しきい電圧に達することを要しない。

チップ５１６内のスイッチを形成するトランジスタは、空乏トランジスタである。空乏トランジスタは、ゼロ、ゼロ近傍、またはゼロ未満の低しきい電圧を有するトランジスタである。空乏トランジスタは低いしきい電圧を有するため、それらはオン状態にあり、それらのゲート端子でより高い電圧を受け取ることなく電流を伝えることができる。

チップ５１６内のスイッチは空乏トランジスタで形成されているため、電源電圧に電源が投入される前にチップ５１６内のスイッチがオンとなり、電極を陰極ワイヤ５０２に連結する。従って、図５の実施形態は、電源電圧がしきい電圧に達することなく単極モードで動作することができる。

チップ５１１内のスイッチは、空乏トランジスタよりもしきい電圧が高いトランジスタを含む（例えば、拡張型トランジスタ）。従って、もしバイポーラサンプリングが所望であれば、バイポーラサンプリングが可能な機能上のデフォルトモードにペースメーカリードが入る前に、まずスイッチ５１１の電源電圧がしきい電圧に達しなければならない。このようにして、ペースメーカ缶５０５は、単極モードまたは双極モードで心臓組織を刺激することができる。

双極デフォルトモードでは、チップ５１１内のスイッチ５２０〜５２２は、電極Ｅ０〜Ｅ２を陽極ワイヤ５０１に連結し、スイッチ５２３は、電極Ｅ３を両方のワイヤ５０１〜５０２から分離する。チップ５１６内のスイッチ５３０〜５３３は、電極Ｅ０〜Ｅ３を陰極ワイヤ５０２に連結する。

双極モードでは、ペースメーカ缶５０５は、デフォルトモード時にチップ５１１および５１６に連結されている電極を通じて電流を送ることにより、組織を刺激することができる。スイッチのデフォルト構成は、電源要件が満たされている限り保持される。

単極モードでは、ペースメーカ缶５０５は、陽極ワイヤ５０１を迂回し、ペースメーカ缶５０５から組織および陰極ワイヤ５０２を経由して缶５０５へ電流を送ることによって心臓組織を刺激することができる。陰極デフォルト構成では、スイッチは通常オン状態にあり、電極は陰極に接続されている。従って、電源電圧がしきい電圧に達することなく組織を捕獲することができる。

デフォルトモードでの缶５０５または陽極リード（例えば陽極ワイヤ）と陰極ワイヤ５０２との間の単極検出は、例えば、約０．２Ｖペーシングの範囲で機能する。同様に、デフォルトモードでの陰極ワイヤ５０２と任意の他のリードまたは缶との間の双極電圧サンプリングには、ペーシングによって陰極帯を作動させる必要はない。陰極ワイヤ５０２上での双極デフォルトペーシングは、電源電圧が所定値、例えば約２Ｖにあるか、またはその近傍にあるときに有効となる。

図５のペースメーカリードは、ペースメーカ缶５０５のリードインピーダンス測定機能と相互に作用することができる。缶５０５に対して陰極ワイヤ５０２を用いたデフォルトモード時は、リードインピーダンスは、例えば、単純な公開されている測定手法をとった測定に対して、約３０オーム〜約６０オームのインピーダンスの範囲とすることができる。

本発明の別の実施形態では、単極モードで動作している図５のデフォルトモードのペースメーカリードは、陰極ワイヤ５０２と缶５０５との間でのペーシング時に、最小ペースパルス振幅を出力することができる。

図５のペースメーカリードは、双極パルスおよび単極パルスに応答して、心臓組織を刺激し、かつ電極の完全性を保つ適切な荷電平衡をもたらすことができる。図５のペースメーカリードは、ペーシングを要することなく、心臓組織から心内電位信号、ＩＥＧＭを検出することもできる。

本発明の別の実施形態によれば、図５のペースメーカリードは、従来の実施形態に存在する捕獲の問題を解消するように構成することができる。例えば、双極ペーシングが始まる時に応じ、チップ内の漏れ電流は、トランジスタにもはやバイアスがないようなものとなる。

本実施形態の一例には、短時間（例えば約３０秒）でコンデンサ上の高電圧を放出するための機構（図示せず）が実装されている。１つの可能な機構は、高電圧放電機能を停止させることができるペースメーカ缶である。この機能は、短時間で、ペーシング電圧が増大する際にスイッチのインピーダンスを調整する能力を可能にする。本発明の別の例では、電荷を２〜３分ごとにリフレッシュすることができるように、漏れ電流が、貯蔵コンデンサの容量に対して十分に高く保持される。

本発明の別の実施形態に関して、図６に植え込み型ペースメーカリード６００を示す。リード６００は、陽極ワイヤ６０１と、陰極ワイヤ６０２と、チップ６１１〜６１６とを含む。リード６００は、従来の実施形態に存在する捕獲の問題を解消する能力を有する。図５の実施形態とは異なり、図６の実施形態は、陽極ワイヤ６０１および陰極ワイヤ６０２に空乏トランジスタを配置することによって捕獲の問題を解消する。本実施形態の一例では、ペースメーカリードは、陽極チップ６１１上と陰極チップ６１６上の両方にそれぞれ空乏トランジスタを含む。従って、図６の実施形態は、電源電圧を受け取る前に双極デフォルトモードで機能することができる。

このような実施形態の一例は、陽極チップ上の電極と陽極リード６０１との間に配置された空乏トランジスタを含む。同様に、空乏トランジスタが、陰極チップ上の電極と陰極リード６０２との間に配置されている。陽極ワイヤ上と陰極ワイヤ上の両方に空乏トランジスタを配置することにより、陽極チップと陰極チップの両方が低電圧でオンとなるために適切にバイアスがかからないトランジスタと関連するタイミング問題が回避される。

図７Ａおよび図７Ｂに、本発明の別の実施形態による、植え込み型ペースメーカリード内でデフォルトモードの動作を開始するワンショット回路７００を示す。ワンショット回路７００は、電源電圧およびペースメーカ缶からの信号が閾値に達すると１つ以上のスイッチをデフォルト状態に入らせる、チップ４１１、４１６、５１１、および他のチップ内で用いることができる。

ワンショット回路７００は、抵抗器７０５と、コンデンサ７０６と、ｐチャネルトランジスタ７１０と、ｎチャネルトランジスタ７１１と、インバータ７１２〜７１５と、コンデンサ７１６と、ＮＡＮＤゲート７０７と、出力端子７０９とを含む。

ＶＤＤ７０１およびＶＳＳ７０３は、回路内の内部高電源電圧および内部低電源電圧を表す。ＶＤＤ７０１およびＶＳＳ７０３には、缶４０５の内部ペーシングによって電力を供給することができる。ＶＤＤ７０１の電圧は、缶４０５のペーシング振幅によって異なる。例えば、缶４０５が２Ｖでペーシングを行っている場合、ＶＤＤ７０１は、１．４Ｖの電圧を有する。

本発明の一実施形態では、缶４０５は、電源電圧ＶＤＤ７０１および／またはＶＳＳ７０３を充電することから始める。電源電圧７０１および７０３は、回路素子７０７および７１０〜７１５に供給される。電源電圧７０１は、ＮＡＮＤゲート７０７のＢ入力およびＣ入力にも供給される。入力ＢおよびＣにおける電源電圧がＮＡＮＤゲート７０７の閾値に達すると、ＮＡＮＤゲート７０７は、該電圧を論理高信号として解釈する。

ペースメーカ缶４０５は、入力端子７０２および７０４に信号を供給する。当初は、端子７０４と７０２との間の電圧差はゼロであり、ノード７２１における電圧は論理高である。ノード７２０における電圧が論理低であるので、ＮＡＮＤゲート７０７の出力電圧は論理高となる。ペースメーカ缶４０５は、コンデンサ７０６に充電させ、端子７０４と７０２との間の電圧差を高めることから始める。

トランジスタ７１０および７１１は、インバータ回路を形成する。端子７０４と７０２との間の電圧差がインバータ７１０／７１１の閾値を越えると、インバータ７１０／７１１の出力７１９は論理低となる。ＲＣ回路７０５／７０６は、インバータ７１０／７１１の出力状態を変化させる際に遅延を生成する。出力７１９が論理低である場合、インバータ７１２は、ノード７２０における電圧を論理高まで引き上げる。その後、ＮＡＮＤゲート７０７の入力のすべてが論理高であるため、ＮＡＮＤゲート７０７の出力端子７０９は論理低状態となる。

ＮＡＮＤ７０７の出力端子７０９は、ノード７２０からの信号がインバータ７１３〜７１５を経由してノード７２１に伝播するまで低状態を保持する。具体的には、ノード７２０が高状態まで引き上げられた後、インバータ７１３がその出力を低まで引き下げ、それによりインバータ７１４がその出力を高まで引き上げ、その結果、インバータ７１５はその出力を低まで引き下げる。インバータ７１５の出力７２１が再度論理低まで引き下げられた後、ＮＡＮＤゲート７０７は、出力７０９を論理高まで引き戻す。

このようにして、ワンショット回路７００は、入力端子７０４と７０２との間の所定の電圧差の受信に応答して、出力端子７０９において低電圧パルスを生成する。低電圧パルスの持続時間は、ある程度、コンデンサ７１６のキャパシタンスによって設定される。コンデンサ７１６は、ノード７２０とノード７２１間における信号の通過を遅延させる。限定することを意図するものではない特定の例として、コンデンサ７１６は９６８．８ファラッドとすることができる。容量値を変更し、出力７０９における低電圧パルスの持続時間を変えることができる。

図８Ａ〜図８Ｅに、本発明の別の実施形態によるレジスタアレイを示す。しきい電圧以上の電源電圧の受信に応答してスイッチをデフォルト構成に入らせる、チップ４１１、４１６および５１１のような集積回路チップは、レジスタアレイ８００を含むことができる。しきい電圧は、ワンショットの回路７００によって決定される。レジスタアレイは、これらのチップ内のスイッチの状態を制御する。

レジスタアレイは、レジスタ８０１〜８０８と、ＮＡＮＤゲート８１０および８５１と、インバータ８０９、８１１、８２１〜８２８、および８５１とを含む。レジスタ８０１〜８０８の各々が、クロック入力ＣＬＫと、クロックバー入力ＣＬＫＢと、データ入力Ｄと、リセット入力ＲＥＳＥＴＢと、セット入力ＳＥＴと、端子７０１に連結された高電源電圧入力ＶＤＤと、端子７０３に連結された低電源電圧入力ＶＳＳと、Ｑバー出力ＱＢとを含む。

レジスタのクロック入力ＣＬＫおよびクロックバー入力ＣＬＫＢは、ＮＡＮＤゲート８１０の入力８５０で受信されるクロック信号によって制御される。ＣＬＫ入力はインバータ８１１の出力に連結され、ＣＬＫＢはＮＡＮＤゲート８１０の出力に連結されている。

レジスタ８０１〜８０８のＱＢ出力は、それぞれ、インバータ８２１〜８２８の入力に連結されている。インバータ８２１〜８２８の出力は、それぞれ、出力端子８３１〜８３８に連結されている。出力端子８３１〜８３８上の電圧は、デフォルトモード時に、チップ内の４つのスイッチの状態を制御するデジタル信号として機能する。図４〜図６に関して上に説明したスイッチは３つの異なる状態となることができるので、各スイッチの状態を制御するのには、２つのデジタル信号が用いられる。

図８Ａ〜図８Ｅの実施形態では、端子８３１〜８３４における電圧によって、デフォルトモードで４つのスイッチを有効とするかそれとも無効とするかが制御される。スイッチが無効である場合、それは陽極ワイヤおよび陰極ワイヤから分離されている。スイッチが有効である場合、それを陽極ワイヤまたは陰極ワイヤに連結することができる。対応するスイッチが有効である場合、端子８３５〜８３８における電圧によって、デフォルトモードで４つのスイッチを陽極ワイヤに連結するかそれとも陰極ワイヤに連結するかが制御される。

レジスタ８０１、８０２、８０５、および８０７のＲＥＳＥＴＢ入力は、端子８２０においてクリア信号を受信するために連結されている。レジスタ８０３、８０４、８０６、および８０８のＲＥＳＥＴＢ入力は、ＮＡＮＤゲート８５１およびインバータ８５２を介して端子８２０からクリア信号を受信するために連結されている。ＮＡＮＤゲート８５１は、端子７０９においてワンショット信号を受信するためにも連結されている。端子８２０上の論理低により、レジスタのＱＢ出力は論理高状態にリセットされる。それに応じて、インバータ８２１〜８２８は、出力８３１〜８３８における電圧を論理低状態まで引き下げる。

レジスタアレイは、インバータ８０９の入力において、ワンショット回路７００の出力端子７０９からの入力信号を受信する。インバータ８０９は、端子７０９における低電圧パルスを、立ち上がり端で始まり立ち下がり端で終わる高電圧パルスに変換する。

図８Ａ〜図８Ｅの実施形態では、出力端子７０９は、レジスタ８０１、８０２、８０５、および８０７のＳＥＴ入力に連結されている。インバータ８０９の出力が高となった後、レジスタ８０１、８０２、８０５、および８０７のＱＢ出力は論理低に遷移し、それにより、インバータ８２１、８２２、８２５、および８２７が、出力８３１、８３２、８３５、および８３７を論理高状態まで引き上げる。

レジスタ８０３、８０４、８０６、および８０８がセットされないように、端子７０３における低電源電圧が、レジスタ８０３、８０４、８０６、および８０８のＳＥＴ入力に供給される。代わりに、ワンショット低電圧パルス時の端子７０９上の論理低が、レジスタ８０３、８０４、８０６、および８０８を、それらのＲＥＳＴＢ入力においてリセットし（ＮＡＮＤゲート８５１およびインバータ８５２を経由して）、それにより、レジスタ８０３、８０４、８０６、および８０８のＱＢ出力が論理高状態にリセットする。それに応じて、インバータ８２３、８２４、８２６、および８２８が、出力端子８３３、８３４、８３６、および８３８上の電圧を論理低状態まで引き下げる。

従って、出力端子８３１および８３２に連結された２スイッチが有効となり、出力端子８３３に連結された４つのスイッチが無効となる。出力端子８３６が低であるため、出力端子８３１および８３５に連結されたスイッチは有効となり、陰極ワイヤに連結される。

図８Ａ〜図８Ｅに示す接続は、４つのスイッチをデフォルト構成に構成することができる方法の単なる一実施例に過ぎない。本発明のさらに別の実施形態によれば、本発明の端子７０３および７０９をレジスタ８０１〜８０８のＳＥＴ入力の異なる組み合わせに連結し、スイッチの異なるデフォルトモード構成を達成することができる。

レジスタ８０１〜８０８のデータ入力Ｄは、それぞれ、データ端子８４１〜８４８に連結されている。ペースメーカ缶は、データ端子８４１〜８４８における電圧を制御することによって、非デフォルトモード時のチップ内のスイッチの状態を能動的に制御することができる。例えば、ペースメーカ４０５は、端子８４２における電圧を高まで引き上げることによって第２のスイッチを有効にし、それにより出力端子８３２の電圧を高の状態とすることができる。このスイッチは、端子８４６における電圧を高まで引き上げることによって陽極ワイヤに連結することができ、それにより出力端子８３６における電圧を高の状態とすることができる。

（電荷平衡化動作）
ＭＥＬは、より正確で効果的な心臓再同期療法を促進する同時ペーシングおよび同時信号監視を可能にする。しかしながら、あらゆる心臓ペーシング刺激の生成は、生体組織内での電荷の蓄積を引き起こす。蓄積された電荷がかなり逃げるまで、電気的活動の検出が困難となる可能性がある。さらに、電極上の不平衡な電荷蓄積によって電極の腐食が加速され、それによりＭＥＬの寿命が大幅に縮まる可能性がある。この電荷蓄積の問題は、同一の電極がペーシングと検出の両方に用いられる場合に特に顕著となる。蓄積された電荷に起因する電位が心臓の鼓動に起因するそれよりも有意に大きい限り、信頼できる検出は依然として困難なままとなる。

この問題を緩和するための一般的な方法は、電荷を平衡化したペーシングを行う方法である。電荷平衡化ペーシングの波形は、一般に、２つ以上の位相を含む。各位相において、ペーシングパルスの極性が逆転し、その結果、前の位相と比較して逆の電流が組織内に流れることになる。この極性逆転により、組織内に蓄積された電荷がより迅速に逃げることになる。

しかしながら、電荷平衡化ペーシングと関連する２つのペーシング電極の間での相対的ナ電圧の振れの増大および極性の変化が、多電極リード上の電極スイッチング回路の誤動作を引き起こす可能性もある。従って、電荷平衡化ペーシング時の大きい電圧振幅に耐えることができる電極スイッチング回路が必要である。本発明は、電荷平衡化ペーシング時における多電極リード内の電極の安定したスイッチングを促進する独創的な回路構成を提供する。

一実施形態では、２つのスイッチングモジュールが、それぞれ、ペーシングに用いられる電極と２本のバスワイヤとの間に置かれている。各スイッチングモジュールは、ソースが共に連結された２つの背中合わせのＮＭＯＳトランジスタを含む。この構成により、２本のバスワイヤの電圧が逆転する際に、各トランジスタ内のボディダイオードが短絡回路を形成するのが防止される。

本発明のさらに別の実施形態は、いずれかのバスワイヤ上の電圧よりも十分に高いか、または十分に低い状態を維持することができる制御信号を生成するための回路を提供する。これらの構成により、電荷平衡化ペーシングの全サイクル中、スイッチングモジュールを確実に十分にオンまたはオフとすることができる。

本発明の実施形態は、電荷平衡化ペーシング時の大きい電圧の振れに耐えることができる、植え込み型の多電極リード内電極スイッチング回路を提供する。電荷平衡化ペーシング時、２つの電極の両端に印加される電圧は、約−１０Ｖから約＋１０Ｖまで振れる。この大きい電圧振れによって、多電極用の接続パターンを形成するために用いられる通常のＣＭＯＳベースのスイッチング回路に望ましくない動作が生じる可能性がある。一実施形態は、スイッチング回路がペーシング電圧を搬送するワイヤに直接連結するのを不可能にし、それによってペーシングワイヤ間に望ましくない短絡回路が形成されるのを回避する、独自の回路を提供する。

図９は、電荷平衡化ペーシング時に図６に示す電極スイッチング回路を誤作動させるおそれがある単純な電源回路を示したハイレベルブロック図である。非電荷平衡化ペーシング時、Ｓ２は高電圧を搬送し、Ｓ１は低電圧を搬送すると仮定すれば、高圧電源ｖｈｉｇｈは、ダイオード９０６およびコンデンサ９０８を用いて、Ｓ２上の電圧から得られる。この電源電圧ｖｈｉｇｈは、コアモジュールおよび電極スイッチングモジュールを含むいくつかのモジュールを駆動するために用いられる。

しかしながら、電荷平衡化ペーシングの逆極性位相時に、Ｓ２とＳ１との間の電圧差がダイオード９０６のターンオン閾値未満まで低下し、ダイオード９０６がオフとなるおそれがある。従って、電源電圧ｖｈｉｇｈは、Ｓ２上の電圧がＳ１の電圧よりも高い状態を維持する非電荷平衡化ペーシングの場合よりもより迅速に逃がすことができる、コンデンサ９０８内に貯蔵された電荷によってのみ供給される。

一層悪い問題は、Ｓ２の電圧がＳ１の電圧を大幅に下回った場合に発生するおそれがある。そのような電圧の逆転は、電極スイッチングモジュール内のＭＯＳベースのスイッチに望ましくない短絡回路を形成させるおそれがある。図１１と併せた説明では、そのような誤作動についてさらに詳細に説明する。

同様の問題は、ダイオード９０２およびコンデンサ９０４を用いてＳ２およびＳ１の電圧から得られるＤＣＲ高圧電源、ｖｈｉｇｈ−ｄｃｒに関しても存在する。Ｓ２上の電圧がＳ１の電圧を下回ると、ダイオード９０２は逆バイアスがかかった状態となり、ｖｈｉｇｈ−ｄｃｒは、迅速に逃がすことができる、コンデンサ９０４内に貯蔵された電荷によってのみ供給される。通常、図９に示すような単純な電源構成では、Ｓ２がＳ１よりも低い電圧を有するパルス位相に送達される電力を取り込むことはできない。

図１０は、電荷平衡化ペーシングサイクルの例示的な電圧波形である。ペーシングサイクルは、２つの位相を含む。第１の位相時、Ｓ２の電圧は＋１０Ｖで始まり、一方、Ｓ１の電圧は０Ｖで始まる。時間が進行するにつれて、Ｓ２−Ｓ１極性が逆転する第２の位相にペーシングサイクルが入る前に、Ｓ２の電圧がわずかに降下する。位相２の開始時点で、Ｓ２は−７．５Ｖにあり、Ｓ１は０Ｖにある。従って、Ｓ２上の電圧は、１回のペーシングサイクルにおいて＋１０Ｖから−７．５Ｖまで振幅することができる。図９に示すような通常のダイオード−コンデンサ構成を用いた電源回路は、ペーシングサイクルの第２の位相において送達される電力を取り込むことができない。

図１１は、電荷平衡化ペーシング時に誤作動するおそれがある例示的な電極スイッチング回路を表している。この回路は、３つの制御電圧、ｓ２ｃｏｎｎｅｃｔ＿ｐ、ｓ２ｃｏｎｎｅｃｔ＿ｎ、およびｓ１ｃｏｎｎｅｃｔ＿ｎによって制御されている。これらの３つの電圧は、図９に示すものと類似した回路によって供給されるｖｈｉｇｈにあるか、または０ＶであるＳ１の電圧にあると仮定する。

Ｓ２がＳ１よりも高い電圧にある非電荷平衡化ペーシング時には、信号「ｓ２ｃｏｎｎｅｃｔ＿ｐ」における低電圧がＰＭＯＳトランジスタ１１０２をオンとし、電極をＳ２に連結する。さらに、信号「ｓ２ｃｏｎｎｅｃｔ＿ｎ」における高電圧もＮＭＯＳトランジスタ１１０４をオンとし、ＮＭＯＳトランジスタを介して電極をＳ２に連結する。信号「ｓ１ｃｏｎｎｅｃｔ＿ｎ」における高電圧は、ＮＭＯＳトランジスタ１１０６をオンとし、電極をバスワイヤＳ１に連結する。従って、信号の組み合わせ（「ｓ２ｃｏｎｎｅｃｔ＿ｐ」、「ｓ２ｃｏｎｎｅｃｔ＿ｎ」、「ｓ１ｃｏｎｎｅｃｔ＿ｎ」）に対する値（１、０、０）、（０、１、０）および（１、０、１）を用いて、それぞれ、電極をＳ１およびＳ２から分離し、電極をＳ２に連結し、電極をＳ１に連結することができる。論理「１」はｖｈｉｇｈにあり、論理「０」は０Ｖにあることに留意されたい。

電荷平衡化ペーシングサイクル中、Ｓ２の電圧がＳ１の電圧を下回ると、ＮＭＯＳトランジスタ１１０６とＰＭＯＳトランジスタ１１０２の両方のボディダイオードに順方向バイアスがかかる。その結果、Ｓ１とＳ２の間にあるこれらの２つのオン状態のボディダイオードを経由して短絡回路が形成される。この短絡回路によって、ペーシング電圧が電極に到達するのが防止され、その結果、電荷平衡化ペーシングサイクル時の逆転した位相が無効となる。本発明の実施形態は、電荷平衡化ペーシングサイクルの両方の位相時において電源回路および電極スイッチング回路が作動状態を保持することを可能にする、独自の回路設計を提供する。

図１２は、本発明の一実施形態による、３つの電源電圧、ｖｈｉｇｈ＿ｃｏｒｅ、ｖｌｏｗ＿ｃｏｒｅ、およびｖｈｉｇｈ＿ｄｃｒを供給する電源回路の略回路図である。この回路は、Ｓ１およびＳ２上を搬送された電圧から、コアモジュールに対する一対の高電圧および低電圧、ｖｈｉｇｈ＿ｃｏｒｅおよびｖｌｏｗ＿ｃｏｒｅを得る。動作中、ダイオード１２０６は、Ｓ２上の高電圧が通過してコンデンサ１２０８に充電することを可能にする。ＤＣＲモジュール用の高電源電圧、ｖｈｉｇｈ＿ｄｃｒは、ダイオード１２０６とコンデンサ１２０８の間で得られる。

Ｓ２が高電圧状態にある際に、コンデンサ１２０２が帯電し、コアモジュールに対して、高電源電圧、ｖｈｉｇｈ＿ｃｏｒｅを供給する。コア回路の保護のために、ツェナーダイオード１２１４を用いてコアの電源電圧を制限していることに留意されたい。さらに、ダイオード１２０４が、コンデンサ１２０２を放電させる可能性があるツェナーダイオード１２１４を通した漏れ電流を減らす。

さらに、低コア電源電圧ｖｌｏｗ＿ｃｏｒｅが、コンデンサ１２１０を通して、Ｓ１上の電圧から得られる。ダイオード１２１２は、Ｓ２の電圧がＳ１の電圧を下回ったときに、ｖｌｏｗ＿ｃｏｒｅが実質的にＳ２の電圧となることを可能にするために用いられる。

図１３は、本発明の一実施形態による、電荷平衡化ペーシング時の大きい電圧の振れおよび極性変化に耐えることができる電極スイッチング回路を示した略回路図である。ソースが互いに連結された２つのＮＭＯＳトランジスタ１３０４および１３０２が、電極とＳ２との間のスイッチを形成している。一般に、ＮＭＯＳトランジスタの基板は、ソースへの導電性パスを形成し、かつドレインを有するダイオードも形成するため、ＮＭＯＳトランジスタ１３０２および１３０４の基板は、同一の電位を有する。従って、トランジスタ１３０２および１３０４のボディダイオードは、「背中合わせに」連結されている。その結果、２つのボディダイオードは同時にオンとなることができないため、トランジスタの基板を経由したＳ２から電極までの導電性パスを形成することはできない。

スイッチ１３１０ならびに２つの制御信号、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２は、電極がＳ２につながるか否かを制御する。ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２は、両方のＮＭＯＳトランジスタ１３０４および１３０２を完全にオンとすることができ、かつＳ２の電圧がＳ１の電圧を下回ったときにその相対レベルを保持することができる、十分に高い電圧である。それに対応して、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２は、電荷平衡化ペーシング時に両方のＮＭＯＳトランジスタを完全にオフとすることができる、十分に低い電圧である。スイッチ１３１０の状態は、コアモジュールによって制御されることに留意されたい。図１４および図１５と併せた説明では、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２を供給する回路に関する詳細を述べる。

Ｓ１から電極へのスイッチには、同様の構成が用いられている。ソースが互いに連結された２つのＮＭＯＳトランジスタ１３０８および１３０６が、電極とＳ１との間のスイッチを形成している。ＮＭＯＳトランジスタ１３０８および１３０６の基板は、同一の電位を有する。従って、トランジスタ１３０８および１３０６の寄生的ボディダイオード１３０７は、「背中合わせに」連結されている。その結果、２つのボディダイオードは同時にオンとなることができないため、トランジスタの基板を経由したＳ１から電極までの導電性パスを形成することはできない。

スイッチ１３１２ならびに２つの制御信号、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１は、電極がＳ１につながるか否かを制御する。ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１は、両方のＮＭＯＳトランジスタ１３０８および１３０６を完全にオンとすることができ、かつＳ２の電圧がＳ１の電圧を下回ったときにその相対レベルを保持することができる、十分に高い電圧である。それに対応して、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１は、電荷平衡化ペーシング時に両方のＮＭＯＳトランジスタを完全にオフとすることができる、十分に低い電圧である。スイッチ１３１２の状態はコアモジュールによって制御されることに留意されたい。図１４および図１５と併せた説明では、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１を供給する回路に関する詳細を述べる。

図１４は、本発明の一実施形態による、図１３に示す電極スイッチング回路に２つのスイッチ制御信号、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１およびｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２を供給する電源回路を示した略回路図である。この回路は最初の電荷平衡化ペーシングサイクル前には電圧を印加されていないと仮定する。Ｓ２が高電圧にある最初のサイクルの第１の位相時に、コンデンサ１４０２が帯電する。さらに、ダイオード１４０４はオフであり、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２を実質的にｖ１と同一としている。この瞬間には、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２はスイッチ１４０８を完全にオンとするのに十分には高くなることができないことに留意されたい。例えば、この位相においてＳ２が４Ｖにある場合、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２も約４Ｖにある。

Ｓ２の電圧が例えば−３Ｖに降下する第２の位相時に、ダイオード１４１０がオフとなり、コンデンサ１４０２によって保持されていた電圧がダイオード１４０４をオンとする。その結果、コンデンサ１４０２内に蓄積されていた電荷は、ダイオード１４０４がオフとなるまでコンデンサ１４０６に向かって流れる。その結果、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は、ｖ１と実質的に同一の状態にとどまる。ｖ１は、コンデンサ１４０２のキャパシタンスがコンデンサ１４０６のキャパシタンスよりも大幅に大きくなるように選択された場合に約４Ｖとすることができる。従って、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は４Ｖにあり、Ｓ２は−３Ｖにあるので、コンデンサ１４０６は、両端間に約７Ｖを保持する。従って、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は、スイッチ１４０８を完全にオンとするのに十分に高い。

Ｓ２が再び４Ｖとなる次のサイクルの第１の位相では、コンデンサ１４０６は、７Ｖの電圧降下を保持する。次いで、ダイオード１４０４に逆バイアスがかかり、コンデンサ１４０６の放電が防止される。その結果、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は、Ｓ２の電圧よりも大幅に高く、スイッチ１４０８を十分にオンに保つことができる１１Ｖとなる。

同一のサイクルの第２の位相では、Ｓ２の電圧は、４Ｖから−３Ｖに降下する。ダイオード１４１０がオフであるので、ｖ１は実質的に４Ｖにとどまる。Ｓ２上の電圧降下のため、またコンデンサ１４０６内に貯蔵された電荷はすぐには放電されないので、コンデンサ１４０６の両端間の７Ｖの電圧降下が保持され、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は４Ｖとなる。ｖ１とｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２がほぼ同一のレベルにあるので、ダイオード１４０４はオフのままであることに留意されたい。従って、スイッチ１４０８はオンの状態にとどまる。

ダイオード１４０４の陽極とｓ２との間に配置されたツェナーダイオード１４２０は、コンデンサ１４０６が過充電されるのを防止し、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２の電圧を制限し、かつスイッチ１４０８内のトランジスタが故障するのを防御することに留意されたい。一実施形態では、ツェナーダイオード１４２０は、５Ｖの降伏電圧を有する。

上述の工程は、各電荷平衡化ペーシングサイクル中に繰り返される。その結果、Ｓ２が４Ｖにある位相時には、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は約１１Ｖにあり、Ｓ２が−３Ｖにある位相時には、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は約４Ｖとなる。従って、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２は、スイッチ１４０８をオンとするのに十分な高さを保持する。さらに、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２とＳ２の電圧との間の差は、異なるペーシング位相時にも実質的に一定のままである。従って、スイッチ１４０８のインピーダンスも、実質的に一定のままとなる。

この例に用いた電圧値は単に例示を目的としたものに過ぎないことに留意されたい。本発明の実施形態は、他のペーシング電圧値に容易に応用することができる。さらに、この回路は、２つより多い位相を有するペーシングサイクルにも耐えることができる。

Ｓ１のスイッチ１４１４のゲート電圧は、Ｓ１の電圧よりも十分に高くありさえすればよいので、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１は、通常のダイオード−コンデンサ構成を用いて得られる。Ｓ２が高電圧にあるペーシングサイクルの第１の位相時には、ダイオード１４１１がオンとされ、この例では４Ｖである、Ｓ２の電圧とほぼ同一の電圧までコンデンサ１４１２に充電することが可能となる。Ｓ２の電圧が−３Ｖまで降下する第２の位相時には、ダイオード１４１０がオフとなり、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１は約４Ｖのままである。Ｓ１は全ペーシングサイクル中０Ｖにあると仮定されているので、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１は、スイッチ１４１３をオンとするのに十分な高さを保持することができる。

図１５は、本発明の一実施形態による、図１３に示す電極スイッチング回路に２つのスイッチング電圧、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２を供給する電源回路を示した略回路図である。この回路は最初の電荷平衡化ペーシングサイクル前には電圧を印加されていないと仮定する。Ｓ２が高電圧、例えば６Ｖにある最初のサイクルの第１の位相時、ダイオード１５０４がオンとなり、コンデンサ１５０２に充電する。その結果、ｖ１は、０ＶにあるＳ１と同一の電圧となる。さらに、レジスタ１５２４を介してコンデンサ１５１０に６Ｖが充電されるまで、ダイオード１５１２、１５０８、および１５０４が一時的にオンとなり、その結果、回路が平衡状態に達した後、ｖ２とｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２の両方が０Ｖとなる。スイッチ１５３２および１５３４内のトランジスタは、この例では約２０Ｖと仮定されている、有限の降伏電圧を有することに留意されたい。この回路は、ツェナーダイオード１５２２および１５２０を用いて、スイッチング電圧がこれらのスイッチトランジスタを故障させないよう万全を期している。さらに、ツェナーダイオード１５２２および１５２０は５Ｖの降伏電圧を有すると仮定する。ツェナーダイオード１５２２および１５２０の動作について以下にさらに詳細に説明する。

Ｓ２の電圧が例えば−３Ｖまで降下する第２の位相時、最初に６Ｖを充電されているコンデンサ１５０２が、瞬間的にｖ１を−９Ｖまで引き下げる。その結果、ダイオード１５０４がオフとなる。ｖ２は当初０Ｖにあるので、ダイオード１５０８がオンとなり、ｖ２を−９Ｖまで引き下げ、レジスタ１５２４を介してコンデンサ１５０６を充電する。ツェナーダイオード１５２２は降伏していないので、レジスタ１５２４は導電性経路となることに留意されたい。回路が平衡状態に達した後、コンデンサ１５１０が、両端間の６Ｖを保持し、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２は、Ｓ２の電圧およびＳ１の電圧よりもかなり低い約−９Ｖにある。

Ｓ２の電圧が６Ｖにある次のサイクルの第１の位相時、ｖ２が−９Ｖにあり、ｖ１が０Ｖあるため、ダイオード１５０８に逆バイアスがかかり、オフとなる。その結果、コンデンサ１５１０のキャパシタンスがコンデンサ１５０６のそれよりも大幅に大きい場合、ｖ２およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２は、両方とも約−９Ｖにとどまることができる。同じサイクルの第２の位相では、Ｓ２の電圧は６Ｖから−３Ｖまで降下する。ダイオード１５０４に逆バイアスがかかり、ｖ１は−９Ｖにある。ｖ２は当初約−９Ｖにあるので、ダイオード１５０８はオンとされず、従って、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２は約−９Ｖのままとなる。

上述の工程は、各電荷平衡化ペーシングサイクル中に繰り返される。その結果、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２はＳ２上およびＳ１上の両方の電圧よりも大幅に低いままとなり、従って、スイッチ１５３２が十分にオフの状態にとどまることが確実となる。

ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１は、コンデンサ１５０２および１５１６、ならびにダイオード１５１４から得られる。Ｓ２の電圧が６Ｖにある第１の位相時には、ｖ１とｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１は両方とも０Ｖにある。Ｓ２の電圧が−３まで降下する第２の位相時、ダイオード１５０４がオフとなるので、ｖ１は−９Ｖまで降下する。その結果、ダイオード１５１４がオンとなり、ダイオード１５１６を負に充電し、それによりｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１を−９Ｖまで引き下げる。次のペーシングサイクル中Ｓ２の電圧が６Ｖとなると、ｖ１が０Ｖにあり、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１が−９Ｖにあるため、ダイオード１５１４がオフとされる。従って、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１は、さらなるペーシングサイクル中に−９Ｖにとどまることができる。

直列に連結された場合、ツェナーダイオード１５２２および１５２０の降伏電圧は５Ｖであるので、これらのダイオードが協働してコンデンサ１５１６が１０Ｖを越えて充電されるのを防止し、結果として、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１が１０Ｖより大きくＳ１の電圧を下回るのを防止していることに留意されたい。すなわち、
Ｖ（Ｓ１）−Ｖ（ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１）＜１０Ｖ （式１）
さらに、ＰＭＯＳトランジスタ１５１８は、Ｓ２の電圧がＳ１の電圧よりも高いときのツェナーダイオード１５２０および１５２２を通る電流漏れを防止する。ＰＭＯＳトランジスタ１５１８は、Ｓ２の電圧がＳ１の電圧を下回った場合にのみオンとされる。従って、Ｓ２の電圧がＳ１の電圧よりも高くある限り、コンデンサ１５０２内に貯蔵された電荷を保持することができる。

ツェナーダイオード１５２０も、コンデンサ１５０６が５Ｖより多く充電されるのを防止する。すなわち、
Ｖ（Ｓ１）−Ｖ（ｖ２）＜５Ｖ （式２）
さらに、全ペーシング工程中、Ｓ２の電圧はＳ１の電圧を１０Ｖより大きく上回らないと仮定する：
Ｖ（Ｓ２）−Ｖ（Ｓ１）＜１０Ｖ （式３）
式２と式３をまとめると、次式となる：
Ｖ（Ｓ２）−Ｖ（ｖ２）＜１５Ｖ （式４）
ｖ２は実質的にｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２と同じであるので、次式が得られる：
Ｖ（Ｓ２）−Ｖ（ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２）＜１５Ｖ （式５）
Ｓ２とＳ１との間の最大ペーシング電圧は１０Ｖを越えないので、図９と併せた説明を参照すると、次式が得られる：
Ｖ（ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１）−Ｖ（Ｓ１）＜１０Ｖ （式６）
さらに、コンデンサ９０６が５Ｖを越えて充電されるのを防止するツェナーダイオード９２０のため、次の条件も真である：
Ｖ（ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２）−Ｖ（Ｓ２）＜５Ｖ （式７）
式５と式７をまとめると、次式となる：
Ｖ（ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２）−Ｖ（ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２）＜２０Ｖ （式８）
これにより、スイッチ１５３２内のトランジスタが約２０Ｖより大きい電圧スイッチングを受けるのが防止される。
同様に、式１と式６をまとめると、次式となる：
Ｖ（ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１）−Ｖ（ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１）＜２０Ｖ （式９）
従って、式８および式９によれば、ｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ２およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２、またはｖｈｉｇｈ＿ｌｏｇｉｃ＿ｓ１およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１を受けるすべての素子が、２０Ｖより大きい電圧の振れを受けるのを防止される。

この例に用いた電圧値は単に例示を目的としたものに過ぎないことに留意されたい。本発明の実施形態は、他のペーシング電圧値に容易に応用することができる。さらに、この回路は、２つより多い位相を有するペーシングサイクルにも耐えることができる。

（電荷平衡化動作用阻止コンデンサの使用）
上に述べたように、ＭＥＬの信頼性がありかつ堅調な動作は、ペーシング工程中の電荷平衡化動作に依存する。米国特許第４，９０３，７００号には、ペースメーカ内の電荷の平衡を達成する手法が記載されている。一般的なペースメーカは、出力回路内に結合コンデンサを含む。コンデンサを通る正味の電流フローはゼロでなければならないので、ＡＣ結合を行うことにより、生体組織に正味の荷電が送達されることはないことが保証される。出力コンデンサは、通常、パルシング回路の一部である。電荷は、コンデンサ上に貯蔵され、次いで、刺激が必要な場合に、リードを介して素早く送達される。次いで、送達された電荷は、生体組織内の電荷が逃げるまで、コンデンサを経由して反対方向に流れる。

電荷中和の速度を上げるために、「アクティブな」再充電回路を用いて、出力コンデンサを、トランジスタスイッチを介して電位源に接続することができる。これによって、より大きい逆電流がコンデンサを経由して流れ、生体組織内に貯蔵された電荷がより素早く逃げることになる。負パルスは、心臓を刺激するのに最もよく用いられる。従って、アクティブな再充電回路に関しては、ペーシングサイクルは、正パルスが後続する負パルスからなる。

ただし、複雑な回路には、通常、この手法を用いて厳密な電荷平衡を達成することが求められる。本発明の実施形態は、ペースメーカリード内の厳密な電荷平衡を達成するための、効果的であるが、より単純な手法を提供する。

本発明は、電荷平衡を達成することができる、植え込まれたペースメーカリードに内蔵された阻止コンデンサを提供する。各コンデンサが、少なくとも１つの導電層と、誘電層とを含む。いくつかの実施形態によれば、ペーシング電極は、コンデンサの導電層のうちの１つを形成している。誘電層は、電極の上に形成されている。誘電層上に形成された第２の導電層によってコンデンサが完成している。その代案としては、第２の導電層が割愛され、患者の体内の組織がコンデンサの第２の導電板として機能する。

本発明のコンデンサは、ペーシング電極から完全に分離させることもできる。例えば、本発明のコンデンサは、ペースメーカリード内の電極と集積回路チップとの間に連結することができる。別の実施形態によれば、コンデンサは、電荷平衡を達成するための十分な電荷貯蔵を可能にするために、それらの表面積とキャパシタンスを増大させる不ぞろいな表面を有する。

本発明の他の目的、特徴、および利点は、以下の詳細な説明、および以下に参照する、図面全体を通して同じ参照番号は同じ特徴を表す添付の図面を検討すれば明らかとなろう。

図１６に、植え込み型ペースメーカリード１６０２に接続することができるペースメーカ缶１６０１の一例を示す。ペースメーカリード１６０２は、心臓組織を刺激するために用いられる電極１６０３を含む。缶１６０１は、ペーシングパルスをリード１６０２にそって電極１６０３に送信する電子機器を含む。

図１７に、本発明の第１の実施形態による、ペースメーカリード内の阻止コンデンサを示す。リードは、集積回路チップ１７０４と、電極を含む。電極は、導電層１７０３によって形成されている。誘電層１７０２は、導電層１７０３の上に形成され、第２の導電層１７０１は、誘電層１７０２の上に形成されている。層１７０１〜１７０３は、円筒状に形成されており、層１７０３は、チップ１７０４内の回路に電気的に連結されている。

コンデンサは、導電層１７０３、誘電層１７０２、および第２の導電層１７０１によって形成されている。従って、電極は、図１７のコンデンサの一体化した部分を形成している。層１７０１〜１７０３によって形成されたコンデンサがペースメーカ缶に対してリードの遠位端上に位置するため、コンデンサは、ペースメーカリードに電荷平衡をもたらすことができる。従って、コンデンサは、電極内での電荷の蓄積を阻止する阻止コンデンサとしての機能を果たす。

導電層１７０１および１７０３は、金属、導電性高分子、または別の適切な種類の導電性材料で形成することができる。誘電層１７０２は、任意の適切な絶縁材料で形成することができる。誘電層１７０２（および本発明の他の誘電層）は、高い比誘電率を有する材料から形成されるのが好ましい。しかしながら、本発明のいくつかの用途では、誘電層は低い比誘電率を有することができる。

図１７の１つの特定の例によれば、コンデンサは、３００Å（オングストローム）の厚さの誘電層を有する２ｍｍの直径を有し、該誘電層は比誘電率３を有し、１１ナノファラッド（ｎＦ）のキャパシタンスを提供する。これらの数字は単に一例として提供するものであり、本発明の範囲を限定することを意図するものではない。本発明の他の実施形態は、以下に詳細に説明するようなより大きいキャパシタンスを提供することができる。

図１８に、本発明の第２の実施形態による、ペースメーカリード内のコンデンサを示す。図１８のリードは、集積回路チップ１８０３と、電極とを含む。電極は、導電層１８０２によって形成されている。誘電層１８０１は、層１８０２の上に形成されている。層１８０１〜１８０２は、円筒状に形成され、層１８０２は、チップ１８０３内の回路に電気的に連結されている。

コンデンサは、導電層１８０２、誘電層１８０１、および誘電層１８０１と接触する患者の心臓組織（図示せず）の一部によって形成されている。電極も、図１８のコンデンサの一体化した部分を形成している。図１８のコンデンサは、ペースメーカリードに電荷平衡をもたらすために電荷を貯蔵する阻止コンデンサとして機能する。

図１８の実施形態は、心臓組織を刺激するのに、他の電極構造体よりも低いペーシング閾値を有することができる。より低いペーシング閾値を有する電極は、より短いペーシングパルスを必要とし、それにより、適切な電荷平衡をもたらすために必要なキャパシタンスの量が低減される。

図１９Ａ〜図１９Ｃに、本発明のさらに別の実施形態による、四分円電極を有するペースメーカリード内に形成された４つの阻止コンデンサを示す。図１９Ａを参照すると、リード１９０１は、４つの電極１９０２、１９０３、１９０４、および１９０５を含む。４つの電極１９０２〜１９０５は、リード１９０１を取り囲んで円筒形状を形成している。各電極１９０２〜１９０５は、互いに電気的に絶縁されている。ペースメーカ缶は、電極のうちの１つから電極のうちの別の１つに（例えば、正電極から不電極に）ペースすることができる。

図１９Ｂでは、ペースメーカリードを取り囲む四分円電極の各々が、リードに電荷平衡をもたらす阻止コンデンサを形成している。図１９Ｂに、導電層１９１３Ａ〜１９１３Ｄによって形成された４つの電極を示す。電極の各々が、チップ１９１５に電気的に連結されている。電極の導電層１９１３Ａ〜１９１３Ｄは、それぞれ、誘電層１９１２Ａ〜１９１２Ｄで覆われている。誘電層１９１２Ａ〜１９１２Ｄは、第２の組の導電層１９１１Ａ〜１９１１Ｄで覆われている。

第１のコンデンサは、層１９１１Ａ、１９１２Ａ、および１９１３Ａによって形成されている。第２のコンデンサは、層１９１１Ｂ、１９１２Ｂ、および１９１３Ｂによって形成されている。第３のコンデンサは、層１９１１Ｃ、１９１２Ｃ、および１９１３Ｃによって形成されている。そして、第４のコンデンサは、層１９１１Ｄ、１９１２Ｄ、および１９１３Ｄによって形成されている。層１９１３Ａ〜１９１３Ｃの各々が、コンデンサのうちの１つの一体化した部分を形成している。

コンデンサは、ペースメーカリードに電荷平衡をもたらすために電荷を貯蔵する阻止コンデンサとして機能する。

図１９Ｃの実施形態では、図１９Ｂに示す第２の導電層が割愛されている。導電層１９２３Ａ〜１９２３Ｄは、円筒形状を形成する四分円電極である、チップ１９２５に連結されている。４つのコンデンサは、導電層１９２３Ａ〜１９２３Ｄ、誘電層１９２２Ａ〜１９２２Ｄ、および周囲の心臓組織（図示せず）の部分によって形成されている。

第１のコンデンサは、層１９２３Ａ、１９２２Ａ、および周囲組織の一部によって形成されている。第２のコンデンサは、層１９２３Ｂ、１９２２Ｂ、および周囲組織の一部によって形成されている。第３のコンデンサは、層１９２３Ｃ、１９２２Ｃ、および周囲組織の一部によって形成されている。第４のコンデンサは、層１９２３Ｄ、１９２２Ｄ、および周囲組織の一部によって形成されている。４つのコンデンサが、リードに電荷平衡をもたらす。

図１７〜図１８および図１９Ａ〜図１９Ｃに示すコンデンサの円筒形状は、例示の目的で示されており、本発明の範囲を限定することを意図するものではない。本発明の手法は、任意の望ましい形状および大きさを有するコンデンサに応用することができる。

一般に、図１９Ａ〜図１９Ｃの四分円電極の各々は、完全に円筒形の電極よりも小さい。また、図１９Ａ〜図１９Ｃの四分円電極の各々によって生成される電荷は、完全に円筒形の電極よりも少ない組織を経由して駆動される。従って、図１９Ａ〜図１９Ｃのリードを経由して駆動されるペーシングパルスは、図１７〜図１８の実施形態におけるよりも少ない抵抗に遭遇し、結果として、図１９Ａ〜図１９Ｃに示すコンデンサに必要なキャパシタンスは、図１７〜図１８の実施形態におけるよりも少なくなる。いくつかのペースメーカリードは、多数の集積回路チップを含む。各チップは、通常、サテライトと呼ばれる。図１９Ａ〜図１９Ｃの実施形態は、１つのチップに多数の電極が連結されているため、多数のサテライト内ペーシング電極を含む。一般に、多数のサテライト内ペーシング電極を有する本発明の実施形態は、各サテライト装置に対して単一の電極を有する実施形態よりも小さい阻止コンデンサを必要とする。

図１９Ａ〜図１９Ｃの四分円電極およびコンデンサは、本発明の例に過ぎず、限定することを意図されてはいない。本発明の手法は、１チップ当たりに任意数の多数のサテライト内電極（例えば、３電極、５電極等）にも応用することができる。

いくつかのペースメーカリードにおいては、図１７、図１８、および図１９Ａ〜図１９Ｃに示すコンデンサは、厳密な電荷平衡をもたらすのに十分なキャパシタンスを有していないかもしれない。図２０Ａ〜図２０Ｃに、本発明のさらに別の実施形態による、より大きいキャパシタンスをもたらす不ぞろいな（非平滑な）表面を有するペースメーカリード内の阻止コンデンサを示す。

図２０Ａに、第１の導電層２００１、誘電層２００２、および第２の導電層２００３を有するコンデンサを示す。第１の導電層２００１は、例えば図１７、図１８、および図１９Ａ〜図１９Ｃにおいて上に示したようなペースメーカリード用電極である。

第１の導電層２００１は、凹凸を付けた表面２００１Ａを有して形成されており、第２の導電層２００３は、凹凸を付けた表面２００３Ａを含む。凹凸を付けた表面２００１Ａおよび２００３Ａは、導電層２００１および２００３の表面積をそれぞれ増大させ、それによりコンデンサのキャパシタンスを増大させる。

凹凸を付けた表面２００１Ａおよび２００３Ａは、例えば、導電層の表面上に樹枝状構造を形成するための標準的な電極めっき手法を用いて形成することができる。凹凸を付けた表面２００１Ａおよび２００３Ａは、例えば、カーボンナノチューブで形成することもできる。代替的に、凹凸を付けた表面２００１Ａおよび２００３は、例えばエッチング技術を用いたマイクロパターニングによって、または金属をシードして選択的成長を生じさせることによって形成することができる。

別の例として、凹凸を付けた表面２００１Ａおよび２００３Ａは、大粒子を含むプラズマスプレーを用いて多孔質表面を形成させるカソード技術を用いて形成することができる。多くの他のよく知られたコンデンサ形成技術を本発明の原理と共に用いて、不ぞろいな、またはでこぼこの多い表面を有するコンデンサを形成することができる。

図２０Ｂに、第１の導電層２０１１、誘電層２０１２、および第２の導電層２０１３を有するコンデンサを示す。第１の導電層２０１１は、例えば図１７、図１８、および図１９Ａ〜図１９Ｃにおいて上に示したようなペースメーカリード用電極である。

第１の導電層２０１１は、フィンガ２０１１Ａを有して形成されており、第２の導電層２０１３は、フィンガ２０１３Ａを含む。フィンガ２０１１Ａおよび２０１３Ａは、導電層２０１１および２０１３の表面積をそれぞれ増大させ、それによりコンデンサのキャパシタンスを増大させている。

フィンガ２０１１Ａは、例えば、堆積および選択的エッチングによって形成することができる。次いで、層２０１１の不ぞろいな表面になじむ絶縁層を層２０１１の上に堆積または成長させることによって、誘電層２０１２を形成することができる。次いで、フィンガ２０１３Ａが誘電層２０１２内の穴を埋めるように、層２０１３を層２０１２の上に形成または成長させることができる。

図２０Ｃに、第１の導電性領域２０２１と、誘電性領域２０２２と、第２の導電性領域２０２３とを含む阻止コンデンサを示す。導電性領域２０２１もしくは２０２３のいずれかが電極を形成することができる。図２０Ａおよび図２０Ｂでは、この構造体は、鉛直層に配列されている。それに対して、図２０Ｃのコンデンサは、多層で水平に配列されている。導電性領域２０２１および２０２３は、誘電性領域２０２２によってインタリーブされて分離されたフィンガ（例えば２０２１Ａおよび２０２３Ａ）を有する。

図２０Ａ〜図２０Ｃのコンデンサはより大きいキャパシタンスを有するため、図２０Ａ〜図２０Ｃの阻止コンデンサは、同等の大きさの表面が平滑なコンデンサよりも長いペーシングパルスをペースメーカリードに供給することができる。例えば、１ｋΩ（電極から缶まで）の本体の抵抗を有するペースメーカ電極に対する１ミリ秒（ｍｓ）の時定数は、１マイクロファラッド(μＦ)のキャパシタンスを意味する。図２０Ａ〜図２０Ｃのコンデンサの非平滑な表面は、キャパシタンスを例えば１００倍〜４００倍だけ増大させて、１μＦのキャパシタンスをもたらすことができるより大きい表面積を有する。

図２１に示す本発明のさらに別の実施形態によれば、ペースメーカリード内に電荷平衡をもたらすことができる阻止コンデンサ２１０１は、コルクスクリュー様形状のらせん状ねじ込み式電極の表面上に形成されている。コンデンサ２１０１の断面を図２１の右側に示す。らせん状ねじ込み式電極は、第１の導電層２１１１によって形成されている。コンデンサ２１０１は、第１の導電層２１１１、誘電層２１１２、および第２の導電層２１１３によって形成されている。従って、電極２１１１は、コンデンサの一体化した部分である。本発明のさらに別の実施形態によれば、第２の導電層２１１３は割愛することができ、患者組織が、阻止コンデンサの第２の導電層として機能することができる。

図２２に、ペースメーカリード内に形成された阻止コンデンサの一体化した部分ではない、電極の別の実施形態を示す。図２２では、本発明の一実施形態により、阻止コンデンサ２２１１〜２２１４は、ペースメーカリード内に形成されている。コンデンサ２２１１〜２２１４は、マルチプレクサ２２０１と電極２２２１〜２２２４との間に連結されている。マルチプレクサ２２０１は、ペースメーカ缶からのペーシングパルスを、コンデンサ２２１１〜２２１４を経由して電極２２２１〜２２２４に、それぞれ選択的に連結する。コンデンサ２２１１〜２２１４は、それぞれ、電極２２２１〜２２２４に電荷平衡をもたらす。コンデンサ２２１１〜２２１４は、マルチプレクサ２２０１と共に、単一の集積回路チップ上に形成しても、別個のチップ上に形成してもよい。

本発明は、リードに電荷平衡をもたらすペースメーカリードの一部として形成されたどのような阻止コンデンサを含んでもよい。本発明は、ペーシング電極を形成する１つの導電層を有するコンデンサを含む。本発明は、どのペーシング電極からも完全に分離された、ペースメーカリード内のコンデンサも含む。

本発明は、ナノチューブと呼ばれる何百万もの極めて小さなフィラメントで覆われた１つ以上の導電層を有する、ペースメーカリード内の阻止コンデンサも含む。各ナノチューブはきわめて小さい（例えば人毛より３０，０００倍薄い）。コンデンサ上の各ナノチューブフィラメントが導電層の表面積を増大させ、コンデンサがより多くのエネルギーを貯蔵することを可能にする。このようなコンデンサは何度も再充電することができ、（例えば数十万回）極めて迅速に再充電することができる。

本発明の手法は、ペースメーカ缶内における阻止コンデンサの必要性を排除する。しかしながら、本発明の阻止コンデンサに加えて、阻止コンデンサをペースメーカ缶内に配置してもよい。

（マルチプレクサ回路）
主題の回路の実施形態は、例えば以下に説明する多重化機能を提供する。ペースメーカの性能および能力においては多くの向上が見られるが、現在利用可能なペースメーカには欠点がないわけではない。多くの患者が、限定された数より多い電極またはセンサに接続して通信することはできない植え込み型ペースメーカを有する。特に、ペーシング用であろうと検出用であろうと、あるいはそれらの両方であろうと、多数のエフェクタが用いられる場合、多重化能力を有するペースメーカであっても、エフェクタの動作特性の変更もしくはエフェクタの起動または動作停止は、ペースメーカの再プログラミングの複雑さを増大させる。

従って、現在利用可能なペースメーカの機能パラメータを容易かつ都合よく向上および調整することができるのは望ましいであろう。従って、現在存在するいずれのブランドのペースメーカにも接続してプログラムまたは再プログラムするために広く用いることができるシステムを提供することは有利であろう。

本発明は、ペースメーカと関連する導線とに隣接しかつその間に電気的に連結して物理的に植え込み可能なモジュラー回路を提供する。このモジュラー回路は、ペースメーカとリードと関連付けられた複数の電極および／または複数のセンサとの間の通信リンクとなり、より詳細には、入力信号および出力信号を、ペースメーカと、電極および電極の関連する電極回との路間で通信する。より詳細には、多重化は、所与のペーシングリードと関連付けられた電極のいずれかをペースメーカに接続するか、またはペースメーカとの接続を絶つよう制御することができるラッチとなる。主題の回路は、漏れ電流を最小限に抑えながら、種々の電極を、それらのそれぞれの割り当てられた状態、すなわちアクティブ状態または非アクティブ状態に保持することができる。体内に植え込まれた電極およびセンサの制御に加え、主題の回路は、患者の体外にある装置への通信リンクとしても機能する。

これらおよび他の目的、利点、および特徴は、以下により十分に説明する本発明の詳細を読めば、当業者には明らかとなろう。

本発明は、ペースメーカと関連するペーシングリードとに隣接しかつその間に電気的に連結して物理的に植え込み可能なモジュラー回路を提供する。このモジュラー回路は、ペースメーカとペーシングリードと関連付けられた複数の電極（ペーシングと検出の両方のための）との間の通信リンクとなり、より詳細には、入力信号および出力信号を、ペースメーカと、電極および電極の関連する電極回路との間で通信する。より詳細には、多重化は、所与のペーシングリードと関連付けられた電極のいずれかをペースメーカに接続するか、またはペースメーカとの接続を絶つよう制御することができるラッチとなる。主題の回路は、漏れ電流を最小限に抑えながら、種々の電極を、それらのそれぞれの割り当てられた状態、すなわちアクティブ状態または非アクティブ状態に保持することができる。従って、本発明の回路は、ペーシング電極の状態を切り替え、かつ検出電極および他の種類のセンサをオンおよびオフとする本発明の回路の役割から、「スイッチング回路」と呼んでもよい。

体内に植え込まれた電極およびセンサの制御に加え、主題の回路は、患者の体外の装置への通信リンクとしても機能する。このような装置は、その患者用に特別に設計された運転パラメータまたは機能パラメータを有するスイッチング回路を遠隔で制御およびプログラムすることができるプログラマを含む。これらの運転パラメータには、限定するものではないが、電極状態の割り当て、パルスの幅、振幅、極性、ペーシング信号の動作周期および持続時間、心臓の拍動の１サイクル当たりのパルス数、種々の能動電極によって送達されるパルスのタイミングが含まれる。

プログラミング装置からの情報ダウンロードに加え、スイッチング回路は、スイッチング回路の記憶素子内に収集および格納された検出データのような情報をアップロードするように構成することもできる。そのような検出データには、限定するものではないが、血圧、血液量、血流速度、血中酸素濃度、血中二酸化炭素濃度、壁応力、壁厚さ、力、電荷、電流および導電率が含まれる。

スイッチング回路は、データ、すなわち、検出データからスイッチング回路またはペースメーカによって計算された心仕事量パラメータを格納および送信することもできる。そのような心仕事量パラメータには、限定するものではないが、駆出率、心拍出量、心係数、１回拍出量、１回拍出係数、圧予備力、量予備、心予備力、心予備力係数、１回拍出量予備力係数、心筋仕事量、心筋仕事量係数、心筋予備力、心筋予備力係数、１回仕事量、１回仕事量係数、１回仕事量予備、１回仕事量予備係数、収縮駆出期、心拍出力、心拍出予備力、心拍出予備力係数、心筋力、心筋力係数、心筋予備力、心筋予備力係数、心筋力要求量、駆出収縮能、心臓効率、心臓拡大、弁圧較差、弁圧較差予備力、弁口面積、弁口面積予備、弁逆流、弁逆流予備、心臓による電気的放出のパターン、血液中の二酸化炭素対酸素の比が含まれる。

ここで図面、具体的には図２３を参照すると、ペースメーカ２３０４（通常ペースメーカ「缶」と呼ばれる）との間で動作可能に接続され、かつそれに電気的に連結された、本発明のスイッチング回路または「ボックス」２３０２の略図が示されている。ペースメーカ２３０４は、任意の通常のペースメーカであってよく、複数の導線Ｌ１〜ＬＮは、当業者によく知られた配列および手順で心臓内に配置するように構成されている。スイッチング回路２３０２は、ペースメーカ２３０４に隣接して患者の体内に植え込むように構成された、ペースメーカ２３０４の「缶」と同様の「缶」内に格納することができる。

スイッチングボックス２３０２は、本明細書ではＳ１およびＳ２として参照される一対の信号線２３０６を介してペースメーカ２３０４に連結されている。Ｓ１はアースを表し、Ｓ２は電圧源である。線２３０６は、標準的なペースメーカリードのプラグコンセントに接続することができるコネクタの形で、ペースメーカの端部に構成することができる。

上に説明したように、スイッチング回路２３０２は、ペースメーカ２３０４とＥ１〜ＥＮとして参照されるペーシング電極、および電極に対するラッチ機構（例えばコンデンサ）となる、電極の関連する回路Ｃ１〜ＣＮとの間で信号を多重化する。そして、各リードＬ１〜ＬＮは、アース線Ｓ１と、電圧供給線Ｓ２を含み、それらの信号は、スイッチング回路２３０２を介してペースメーカ２３０４から供給される。１リード当たりの電極の数は、システムによって、また用途によって変えることができる。一般的な実施形態は、１回路当たりに４つの電極、および１リードＬ１〜ＬＮ当たりに８つの回路を備えることができ、１リード当たりの電極の総数は、例えば３２個である。４つの電極のうちの少なくとも１つが任意選択的に心臓をペースするために配置されることになるので、多電極リードは、リード配置において、より高い柔軟性を可能にする。リードの電極のいずれを配置するのが心臓を往復して正確な信号を取得または供給するのに最善となるかに関する決定については、心臓の制御ペーシングおよび得られた各電極のしきい電圧の測定により、実験的に判断することができる。この場合、最も低いしきい電圧を有する電極がそのリードに対して最適に配置された電極である。

また、上に述べたように、スイッチング回路２３０２は、プログラマ２３１０のような外部装置への通信リンクとなる。プログラマ２３１０は、スイッチング回路を遠隔操作し、スイッチング回路に運転パラメータまたは機能パラメータをプログラムすることができ、次いで、それらのパラメータのうちの特定のパラメータを、スイッチング回路２３０２によってペースメーカ２３０４に通信することができる。任意のモードの遠隔計測を用いてスイッチング回路２３０２とプログラマ２３１０との間でデータを転送することができるが、植え込み型装置と共に用いるのに適した１つの手段は、１つのコイルがスイッチング回路２３０２に備えられ、べつのコイルがプログラマ２３１０に備えられた電磁石コイルである。植え込まれたスイッチング缶の近くの患者の胸部に近接してプログラマを配置することにより、遠隔計測を確立することができる。スイッチング缶とプログラマとの間で送信される情報はＡＣ信号の形式であり、該信号は、スイッチングボックス２３０２およびプログラマ２３１０の各々の内部にあるそれぞれの回路によって、対応するＤＣ電圧に変換される。

プログラマ２３１０によって送信され、スイッチングボックス２３０２によって受信される信号（複数）が、回路構成要素に電源を供給するシステムの動作電流、さらには上に特定したシステムの運転パラメータを設定するための一連のコマンドを提供する。次いで、これらのパラメータのうちのいくつかが、リードＬ１〜ＬＮを介して、電極回路Ｃ１〜ＣＮに送信される。詳細には、これらのパラメータは、あらかじめ選択された構成により、アクティブまたは非アクティブとなる。次いで、スイッチング回路２３０２は、ペースメーカ２３０４と選択された電極との間に接続を確立し、通信を可能にする。

スイッチング回路２３０２は、いくつかの他の機能を提供することができる。電極回路Ｃ１〜ＣＮのラッチコンデンサについては、それらに再充電するのに、植え込み型システムによって用いられる他のコンデンサと同様に漏れ電流が極めて少ないことを企図している。スイッチング回路は、数マイクロ秒、おそらくは約１０マイクロ秒から約２０マイクロ秒、定期的に高電圧パルスを供給し、すべての電極およびシステムコンデンサを再充電するように構成することができる。従って、いくらかの電流漏れが発生した場合、コンデンサの電荷が置換され、それにより電極をそれらの現在「ラッチされた」状態に保持する。さらに、スイッチング回路２３０２は、定期的に、例えば１日に１回、その時の電極状態をメモリに保存するようプログラムすることができる。電極の状態を乱す電源問題の場合、スイッチング回路２３０２は、電極コンデンサを、メモリに格納された最新の構成にリセットすることができる。

スイッチング回路２３０２によって実行することができる別の機能は、電極からペーシング缶２３０４へのアナログ信号の送信機能である。例えば、心電図を生成するために、ペースメーカが心臓内の複数の位置における電圧をサンプリングしようとしている場合、スイッチング回路２３０２は、電圧サンプリング用に選択された電極間の高速スイッチングを行うことによってこれを可能にする。より具体的には、ミリ秒のオーダの、極めて短い時間にわたって、選択された電極における電位がサンプリングされ、アナログ信号がペースメーカ２３０４に送信され、再度反復される。スイッチングが速いほど、心臓周辺の様々な位置における電位の「スナップショット」はより正確となり、従って、電位図がより正確なものとなる。

測定された電位は、アナログ信号として供給され、該アナログ信号は、スイッチング回路２３０２を経由して電極からペースメーカ２３０４に搬送され、スイッチング回路２３０２において、１つの電極からの信号は線Ｓ１上に供給され、別の電極からの信号は線Ｓ２上に供給される。次いで、ペースメーカ２３０４内の増幅器または電圧比較器が、２つのアナログ電圧信号を比較することができる。この比較に基づき、ペースメーカ２３０４は、必要に応じてペーシングパラメータを再構成することになる。各電極回路が、アナログ電圧信号をスイッチング回路２３０２への送信に先立ってデジタル化するアナログ・デジタル変換器を含むことができるが、そうするためには、より大きい電極回路チップが必要となろう。この後者の構成の方がより電力を消費するばかりでなく、電極コンデンサの電荷が安定し、平衡状態となるために必要な時間ははるかに長くなるであろう。

さらに、スイッチング回路２３０２は、アナログ・デジタル変換システムおよびデジタル・アナログ変換システムとして機能することができる。スイッチング回路２３０２内でプログラムされるか、または別にスイッチングシステム２３１０を介した外部プログラムによって送信されたデジタル信号形式の検出プロトコルは、スイッチング回路２３０２によってＡＣ信号に変換される。これらのアナログ信号は、検出電極または他の種類のセンサ、すなわちトランスデューサを駆動し、それらが生理学的信号、化学信号および機械的信号、例えば患者の体内のコンダクタンス信号を測定することを可能にする。これもアナログ形式である測定された信号は、次いで、スイッチング回路２３０２によってデジタル信号に変換されてメモリに格納され、スイッチング回路によって他のパラメータを計算するために用いられるか、またはその後の処理のためにペースメーカ２３０４および／またはプログラマ２３１０に送信される。

ここで、同じ参照番号は同じ要素を表す図２４、図２５および図２６を参照すると、スイッチング回路の種々の実施形態、本発明のスイッチング回路の種々の回路実施形態の略図が示されている。図２４のスイッチング回路２４２０は、外部装置への通信リンク、特に、上述のプログラマを行き来するＡＣ信号の送受信を可能にするコイル２４２２を含む。ペースメーカへの運転パラメータの供給に加え、受信信号は、スイッチボックスおよび電極回路を動作させるための電源信号も供給する。

コイル２４２２によって送信される信号には、心臓の動作特性およびシステムの状態に関する情報が含まれる。コイルのリードは、データクロック回復回路２４２４およびＤＣ電源回復回路２４２６に接続されている。ＤＣ電源回路２４２６は、データクロック回復回路２４２４および論理制御回路２４４０に対する電源電圧であるＤＣ電圧ＶＤＣを生成する。電源回路２４２６は、相対アースまたは局所アースのいずれであってもよいアース電圧ＶＧＲＤも供給する。コンデンサ２４３４は、電源電圧とアース電圧との間に連結されており、それにより、外部電源が遮断された後、すなわちコイル２４２２がオフとなった後に電源回路２４２６および論理回路２４４０に電源を投入し続ける電荷を貯蔵する機能を果たす。図２４の実施形態に関して説明したばかりの回路２４２０の電源部分は、図２５および図２６の実施形態にもそれぞれ当てはまる。

再び図２４を参照すると、データクロック回復回路２４２４は、コイル２４２２によって受信されたＡＣ信号を評価し、その中に埋め込まれたデータおよびクロック信号を抽出する。クロック信号は、論理・制御回路２４３６へ送信され、論理・制御回路から送信されるデータのタイミングを制御するために用いられる。クロック機能を実行するための多くの技術が電子業界で知られている。本発明のスイッチング回路と共に用いることができるそのような機構の１つは、周波数シフトキーイングである。周波数シフトキーイングは、受信ＡＣ信号の周期を変更する。例えば、１−ＭＨｚのＡＣ信号すなわち１−ｍｓｅｃの信号の周期は１を表し、２−ＭＨｚのＡＣ信号すなわち０．５−ｍｓｅｃの信号の周期はゼロを表す。データ信号２４２８およびクロック信号２４３０は、次いで、論理・制御回路２４３６に供給される。

論理回路２４３６は、関連する回路Ｃ１〜ＣＮを通じて種々の電極Ｅ１〜ＥＮを有する各リードＬ１〜ＬＮの線Ｓ１と線Ｓ２との間の接続のスイッチングを制御する。換言すれば、スイッチ２４３８および２４４０を介して、回路２４３６は、論理回路２４３６がプログラムされているスイッチングプロトコルに従って、選択的に電極を線Ｓ１およびＳ２に接続または接続解除する。論理回路２４３６は、電極回路の再プログラミングおよび電極スイッチングプロトコルの実装も制御する。

種々の電極回路の再プログラミング中、論理回路２４３６は、リードＬ１〜ＬＮの各々に対して同時に、線Ｓ１上でアース信号を、スイッチが行われるタイミング、すなわちスイッチクロック信号を含む、スイッチングプロトコルを表す電圧信号をＳ２上で供給する。従って、各電極回路は、極めて小さいコンデンサ、例えば約１ピコファラッド（１×１０^−１２）のコンデンサ上に電荷を貯蔵する。電極回路の再プログラミングが完了した後、論理回路２４３６は、スイッチ２４３８および２４４０を開放することによってリードから切り離され、リードは、スイッチ２４４２および２４４４を閉鎖することによってペースメーカに接続される。論理回路２４３６は、それを比較的に再プログラミング可能でないシステムとする一組の固定ゲートを含んでもよく、スタンドアローンのマイクロプロセッサまたはＡＳＩＣに組み込まれたマイクロプロセッサの形態であってもよい。

図２５に、図２４のスイッチング回路２４２０に類似したスイッチング回路２５５０を示す。相違点は、信号線Ｓ１およびＳ２が種々のリードＬ１〜ＬＮに配線で接続されずに、それらの間で多重化されている点である。この構成は、論理回路２５３６からの信号入力線２５４６および２５４８に連結され、かつ、その後ペースメーカに連結されている出力信号線２５５６および２５５８に連結されたマルチプレクサ回路２５５４によって達成される。この実施形態は、例えば、脳の上に配置された二次元パッチに多数のリードを用いる場合、または心外膜を覆って配置された多数のパッチを用いる際に、特に有用となる。多重化により、選択されたリードまたはパッチを論理回路２５３６およびペースメーカに活性的に連結し、一方で同時に、目下選択されていない他のリードまたはパッチから分離することによって、電力消費（漏れ電流のみならず）を低減することが可能となる。

図２６に、リードＬ１〜ＬＮ上のペーシング電極の制御に加え、リード上に配置されたセンサ（図示せず）を制御することもできる、本発明の別のスイッチング回路２６６０を示す。例えばこれらのセンサは、リードのたわみを測定するひずみゲージセンサ、心室、心静脈または心臓もしくは身体の他の部分の内部の圧力を測定する圧力センサ、または２つのペーシング電極間の距離を測定するために比較的距離を置いて配置された２つのペーシング電極間の導電率を測定する導電率センサを含むことができる。スイッチング回路２６６０と共に用いることができる他の種類のセンサについては上に記載している。

図２５の回路と同様に、スイッチング回路２６６０は、上述の複数のペーシング電極間で多重化する機能を果たすが種々のセンサ間で多重化する働きもするマルチプレクサ回路２６７６を含む。検出されたデータの収集および編集を促進し、かつ外部送信用のデータを表す信号を調整するために、アナログ・デジタル変換器２６７０および増幅回路２６７２が、論理・制御回路２６３６とマルチプレクサ２６７６との間に連結されている。アナログ・デジタル変換器２６７０は、線Ｓ１およびＳ２上の多重化されたセンサ信号を受信して、検出されたアナログ信号（例えば、温度、圧力、流速等）をデジタル値に変換する。次いで、そのデジタル値を表す信号は、外部装置への送信のために、増幅器２６７２によって増幅および調整される。マルチプレクサ２６７６の出力に位置するスイッチ２６７８は、ペースメーカへの信号の転送を制御し、一方で、スイッチ２６７４は、増幅器２６７２とマルチプレクサ２６７６との間に連結されており、これら２つの間での信号の方向を制御する。回路２６６０と説明済みの他のスイッチング回路との間の別の相違点は、論理・制御回路２６３６からデータクロック回路２６６２へデータを転送するための指定データ線２６６４、およびデータクロック回路２６６２から論理・制御回路へデータを転送するための指定データ線２６６６の提供である。クロック線２６６８は、入力データと出力データの両方の転送タイミングを制御する。

従って、先に説明した一方向のスイッチング回路と異なり、回路２６６０は、信号の双方向転送を行う二重システム、すなわち、信号がスイッチボックス２６６０から身体に送信され、他の信号が身体から（例えば、体内に配置されたセンサから）受信されるシステムである。スイッチング回路２６６０の双方向性は、適切な命令が受信され、電極／センサ回路の各々に送信されることを外部から確認することができるという追加の利点を提供する。

本発明の種々のスイッチング回路の別の利点は、それらが消費される電力の量を低減し、従って、再充電することなくより長期間機能することができる点である。具体的には、電力消費が、ペースメーカシステムによって実行されている現在の機能に必要ではない構成要素（例えば、電極回路およびセンサ回路）の動作を停止させることによって、最小限に抑えられる。使用されていない構成要素はスリープモードに置かれており、従って、電力は消費していない。上に述べたように、これを達成する１つの方法は、持続的に電荷を供給する電池を有して、種々の構成要素の漏れ電流を補うことによるものである。もう１つの方法として、ペーシングパルスからのわずかな電荷を用いてコンデンサに補充し、電池の必要性を排除するコンデンサを提供する。

本発明の以下の実施形態では、図２３のスイッチング回路２３０２を参照する。この実施形態では、スイッチング回路は、ＩＰＧの外側に位置するアダプタ内に格納されているが、ＩＰＧのＳ１およびＳ２と電気的に並列接続されている。この実施形態では、アダプタは、ＩＰＧによって供給されるペーシングパルスの寄生物である。基本的に、電力のごく一部がペーシングパルスから取得され、図２３のスイッチ回路２３０３に電力が供給される。この電力は、スイッチング回路の電子機器を起動するのに用いられる。これらの電子機器の唯一の目的は、特定の方法でスイッチ上の設定を保持することであるので、実際の通信による電力の消費はない。むしろ、装置を適切な設定状態に保持することが意図されている。これに関して考慮する１つの方法は、装置がペーシングパルスを確認するたびに、装置がスイッチコマンドを送出し、そのスイッチコマンドはペーシングパルス自体によって電源を供給されているというものである。

ＩＰＧインタフェース装置のこれらの追加の実施形態は、図２３に示す幅広い概念に類似しているが、いくつかの主要な相違点がある。インタフェース装置のこれらの実施形態に対しては、２つの異なるアプローチがある。

第１のインタフェース装置では、スイッチング回路２３０２は固定されており、これによりスイッチング回路２３０２はプログラム可能ではなくなる。しかしながら、このインタフェース装置は、それでも、患者の体内への装置の取り付け後特定の時期に選択することができる電極の特定の組み合わせに用いることができる。リードが取り付けられて５年後の場合を例にとれば、埋め込み型スイッチング回路を有しない、専用のペースメーカが用いられている。プログラム可能なスイッチング回路を有する代わりに、スイッチング回路２３０２内に配線で接続されたサテライトと電極の固定された組み合わせが提供される。

このインタフェース装置構成を用いて、ペースメーカがパルスをペースするたびにスイッチコマンドが送出され、サテライトをその構成となるように再プログラムする。スイッチコマンドは、ペースメーカがパルスするたびに出現する必要はない。例えば、再プログラミングは、ペースメーカが１０回パルスするごとに行われてよいであろう。あるいは、再プログラミングは、設定された数分の後に行われてもよい。他の再プログラミング手法も用いることができる。

スイッチング回路は、検索コマンドを送出する。これは、リフレッシュパルスも送出する。その結果、サテライトＣ１〜Ｃｎ上の電荷がリフレッシュされ、電極が適切に設定される。

このコントローラインタフェースの追加バージョンでは、装置は、ペースメーカの取り替えの間にプログラム可能である。一例は、患者に新たなＩＰＧまたはＩＣＤが装着されているときのスイッチング回路であろう。スイッチング回路は、サテライトと電極の特定の組み合わせを起動するようにプログラムされる。プログラマがオフになると、設定がスイッチング回路２３０２に焼き付けられる。装置は、そのリフレッシュ・書き換え能力を継続して働かせる。

これらの構成の利点は、装置の簡素さにある。例えば、スイッチング回路２３０２は、電池を有する必要がない。スイッチング回路２３０２は、貯蔵コンデンサを有することができる。図２４にデータクロック回復を示すコイル、およびＤＣ電力回復を示す。

図２７に、この構成の別のバージョンを示す。ペーシングはＳ２に入来し、変圧器を有するコイルを通過し、次いで極性が反対の、一連のコンデンサおよびダイオードを通過する。これによってＶ−ｈｉｇｈおよびＶ−ｌｏｗが生成される。これは、この構成が保護され、かつ用いられているＩＣ工程に対する降伏電圧を越えないことを保証するよう設計する必要がある。

次いで、これは、スイッチ回路に電源を投入する。この出力は、スイッチコマンドをＳ２内に連結するコンデンサに通す。結果として、ペーシングパルスが通過するたびに、ペーシングパルスによってシステムが充電されることになる。同時に、例えばペーシングパルスの終盤に、スイッチコマンドをＳ２上に送出する簡単な論理単位が実行される。

追加の手法は、高レベルおよび低レベルとなる双極性リフレッシュコマンドを送信する手法である。この手法の目的は、リード上のトランジスタに逆バイアスをかけ、それらがオンとされたときに、それらにより高いコンダクタンスを付与することである。場合によっては、この回路は、それらの信号も生成する。

（フォールトトレラント動作）
現在のペースメーカ技術は、ヒトの心臓の血管および心室内に植え込まれたリードを有する。これらの装置のうちの１つに故障が生じた場合、装置の除去は、外傷性となるおそれがある。長期の植え込み後、リードが身体に付着し、リードを手術によって除去する場合、外傷のリスクが著しい。

ペースメーカ装置の一部が故障した場合に、もし患者が医療を受けなければ、患者が医療を受けることができるまで、患者の心臓は危険にさらされる。ひとたび患者が手術施設に入れば、リードを除去して交換することができる。しかしながら、上に述べたように、植え込まれたリードの除去は、外傷を生じさせるおそれがある。また、植え込まれたリードを除去する工程は、一般に、かなりの時間および費用を要する。

従って、植え込み型装置における装置故障に対処し、かつ植え込み型装置の一部を除去する必要のないシステムを提供することは望ましいであろう。

本発明は、植え込み型装置を除去する必要なく植え込み型装置の故障に対処するためのシステムおよび方法を提供する。処理装置は、装置内のリードの動作を検知することによって、植え込み型装置内の故障を検出することができる。故障が検出された後、異なるリードに切り替え、リードの異なる部分を有効とするか、またはリードの故障部分を隔離することによって、回復または限定的回復を達成することができる。いくつかの実施形態では、故障回復が実行された後、装置の機能が保持される。機能を損なうことなく装置の故障部分を無効とすることができるように、植え込み型装置内には冗長性が備えられている。

医師が故障を検出して修復するためにシステムを医師の直接的ケアの下に置く必要がないため、本発明は、患者に対する外傷のリスクを著しく低減する。その結果、患者の健康が維持され、患者がさらに追跡治療を受けるために医療施設に出向く時間のリスクが低減される。本発明は、植え込み型装置の除去に対して、費用をより少なくし、外傷性のより低い代替手段を提供する。

本発明の回復可能なペースメーカシステムのうちのいくつかの種類は、多数の植え込みリードを有する。本発明のいくつかの実施形態によれば、ペースメーカのような制御装置を、多数の電極を有するリードに連結することができる。一部のペースメーカでは、電極の各々がプログラミング電極である。

図２８に、３本のリード２８０５〜２８０７を有する植え込み型装置２８００に接続されたペースメーカ缶２８１０を示す。リードの各々が、２つ以上の素子間での電気的接続（例えばワイヤ）を備える。図の拡大部分に示すように、リード２８０５および２８０６は、多数の電極２８０１〜２８０３に連結されている。中央の電極２８０２は、故障を含んでいる。電極２８０２の故障は、短絡を有する故障電極として示されている。缶２８１０に対し近位の電極２８０１は、スイッチ２８１５を有する。缶２８１０に対し遠位の電極２８０３は、スイッチ２８１６を有する。スイッチ２８１５および２８１６を開放し、電極２８０２の短絡部分を隔離することができる。

以下にさらに説明するように、ダイオード２８１１および２８１２は、予備リード２８０７と共に、開放部分もしくは短絡部分、または隔離部分（例えば電極２８０２）の回復に用いることができる追加の経路となる。

図２９Ａに、多数のサテライトに連結された２本のリードを有する植え込み型医療装置を示す。サテライトの各々が、４つの電極に連結されている。図２９Ａ左の缶２９００は、Ｓ１リード２９０１およびＳ２リード２９０２を駆動する。リード２９０１〜２９０２に沿って分散しているのは、サテライトＳ１ ２９１１、サテライトＳ２ ２９１２、サテライトＳ３ ２９１３、およびサテライトＳ４ ２９１４であり、それらの各々がペーシング電極Ｅ１、Ｅ２、Ｅ３、およびＥ４を有する。

制御および電力の通常の流れは、缶２９００からリード２９０１を通ってサテライトの各々（例えばサテライト２９１１〜２９１４）に流れ、リード２９０２上に戻って缶２９００に帰還するかたちとなる。代替的実施形態によれば、図２９Ａに示す２本のリードの代わりに、１本のリードが植え込み型医療装置内に用いられる。この実施形態を図２９Ｂに示す。図２９Ｂでは、１本のリード２９５０が電力および制御を種々のサテライト２９５１〜２９５４に搬出する。帰還経路は、電極Ｅ１、Ｅ２、Ｅ３、またはＥ４を経由し、身体の導電性流体を通って、ペースメーカの缶２９６０、または帰還経路として備えられた電極２９６１へと提供される。

図２９Ａ〜図２９Ｂに示すリードシステムのようなリードシステム上には、多数の故障が起こり得る。図３０に、リード３００１が開放故障を有する開路３００５を示す。図３０に、サテライトのうちの１つに生じた開路３００４も示す。短絡３００３は、リード３００１と３００２との間の直接短絡である。短絡３００３は、装置内のサテライトのうちの１つにおける短絡回路である。部分的な故障も起こり得る。一例として、完全短絡となる途中、リードが徐々に故障するか、または導電性が徐々に大きくなり、最終的に短絡を生成する可能性がある。本願の残りの部分では開路および短絡を参照するが、本発明の手法によれば、同じ方法で、他の種類の故障も検出および対処することができる。

植え込み型医療装置は、予備ワイヤを含むことが多い。予備ワイヤは、装置に剛性を加えるために備えられる、一部の装置の構造上の特徴である。先行技術の装置では、予備ワイヤは、装置に剛性および力学的性質を付与する以上の機能は有しない。本発明の実施形態によれば、導電性材料で製造された予備ワイヤは、植え込み型装置内で故障回復を行うのを支援することができる。

予備ワイヤの一例は、図３１に示す本発明の一実施形態により、故障回復を行うために用いられる。
図３１に、予備ワイヤ３１０１を有する植え込み型装置を示す。図３１では、電流は、ペースメーカ缶３１００から、Ｓ１リード３１０２を通り、サテライト（例えばサテライト３１０４）を経由してＳ２リード３１０３上に戻り、缶３１００に帰還する。図３１に、開路３１０６のラベルが付けられた、リード３１０２内に生成された開路を示す。

開路３１０６は、先に、リード３１０２を通り、サテライト３１０４を経由してリード３１０３上に戻った電力および制御用の経路を事実上破壊する。図３１では、予備リード３１０１は、スイッチ３１０７によってリード３１０２に、スイッチ３１０８によってリード３１０３に接続される。予備リード３１０１はまた、リード３１０２および３１０３の遠位端に位置するダイオード３１０９を通じてリード３１０２に、またダイオード３１１０を通じてリード３１０３に接続されている。ダイオード３１０９〜３１１０は、それらが、予備リード３１０１からダイオード３１０９およびサテライト３１０４〜３１０５を通ってリード３１０３上に戻るかたちで制御用電流または電力用電流を流すように配向されている。

あるいは、ダイオード３１０９〜３１１０は、電力がリード３１０３からダイオード３１１０、予備リード３１０１、およびスイッチ３１０８を通り、リード３１０３および缶３１００に戻ることを可能にする。ダイオード３１０９〜３１１０は、電流が意図しない経路に流入するのを防止する。ダイオード３１０９〜３１１０は、ショットキダイオードによってもたらされる低電圧降下が得られるように、ショットキダイオードとして示されている。低電圧降下によって、冗長機構として予備経路３１０１を用いるシステム上への影響が最小限に抑えられる。

缶３１００は、植え込み型装置内のリードもしくはサテライトのいずれかに関する、開路、短絡回路のような故障、または中間故障を検出することができる処理装置（例えば、制御装置）を含む。缶３１００は、それがもはや開路３１０６の下流のサテライト（例えばサテライト３１０４）と通信することができないと認識すると、スイッチ３１０７を閉鎖させる信号をスイッチ３１０７に送信する。次いで、缶３１００は、開路３１０６の下流のサテライトと再度通信を試みる。スイッチ３１０７が閉じた後、予備リード３１０１に沿いダイオード３１０９を経由して信号を送信することにより、缶３１００と開路３１０６の下流のサテライトとの間の通信が無事回復する。このようにして、予備リード３１０１は、他のリード内またはサテライト内の故障を迂回するための冗長性を装置に提供する。

リード３１０３内に開路が形成された場合、スイッチ３１０７を閉鎖することでは該開路の下流のサテライトとの通信は回復しない。しかしながら、缶３１００は、スイッチ３１０８を閉鎖して、リード３１０３上の開路によって失われた通信を回復することができる。スイッチ３１０８が閉鎖された後、リード３１０３上の開路の下流のサテライトは、ダイオード３１１０、予備リード３１０１、およびスイッチ３１０８を通ってリード３１０３に戻る経路に沿って、缶３１００に信号を送信することができる。スイッチ３１０７および３１０８、ダイオード３１０９および３１１０、ならびに予備リード３１０１を備えることによって、リード３１０２または３１０３内の故障から植え込み型装置が回復することが可能となる。

図３１は、リード３１０２または３１０３内の故障から回復するために予備リード３１０１に切り替えるための機構を実証している。

図３２に、本発明の別の実施形態による、故障を含むサテライトのうちの１つの内部にある回路の一部を隔離するための機構を示す。図３２では、サテライトＳ６ ３２０１およびその導電電極Ｅ１〜Ｅ４は、処理または機能の要素を表す。

サテライト３２０１は、図３２においてペーシング電極を有するペーシングサテライトとして示されている。しかしながら、サテライト３２０１は、代替的に、別の機能を実行することができる。例えば、サテライト３２０１は、温度センサ、圧力トランスデューサ、または他の種類の測定装置のような、センサ機能を実行することができる。ペーシングリードにおけるサテライトの使用は例示の目的のみで本明細書に示しかつ説明されており、本発明の範囲を限定することを意図するものではない。

追加の回路を、サテライト３２０１と併せて図３２に示す。追加の回路は、論理３２０４と、接合点３２０７および３２０８でのリード３２０２およびリード３２０３への論理３２０４の接続と、ダイオード３２０５およびコンデンサ３２０６のような局所電源または電力貯蔵装置とを含む。追加の回路は、スイッチ３２０９〜３２１０も含む。

図３２中の論理３２０４は、リード３２０２および３２０３が電力を供給する際に電力を供給される。論理３２０４は、任意の好都合なプロトコルを用いて缶（図示せず）と通信することができる。缶の制御下で（または、潜在的に、自律的に動作する論理３２０４の制御下で）リード３２０２および３２０３を通じて供給される電力からサテライト３２０１を隔離し、スイッチ３２０９および３２１０を開放することができる。スイッチ３２０９および３２１０を開放することにより、故障したサテライト３２０１をシステムが隔離し、システム上への電気負荷を低減することが可能となる。

スイッチ３２０９および３２１０は、サテライト３２０１によって実行される現在必要ではない機能を隔離することによって、システムが潜在的に電力消費を低減することも可能にする。圧力トランスデューサは、通常ごくまれにしか必要とされない機能の一例である。図３２に示すスイッチング機構は、まれにしか使用されない機能を、その使用が必要な時にのみ有効にすることを可能にする。論理３２０４は、缶の制御下のシステムが、スイッチ（スイッチ３２０９〜３２１０のような）を開放することによって故障した要素を隔離するか、またはスイッチを開放することによってそれらの要素をそれらが必要ではないときに隔離することにより電力を低減することを可能にする。

図３２に、サテライトのうちの１つの内部にある機能を隔離する機構を示す。図３３に、本発明のさらに別の実施形態による、故障回復を行うために１要素の２つの端部間の電気的接続を断つことができる植え込み型装置を示す。電気的接続を断つことにより、破壊部の下流のリードの部分が効果的に隔離される。

図３３に示すシステムは、２本のリードにわたる短絡回路または開路のような重大な故障がある状況において有用性を有する。リード内の接続を開放することができることにより、故障をシステムの他の部分から隔離することが可能となる。図３３の実施形態は、リード３１０２および３１０３に連結されたスイッチ３３０８〜３３０９を含む。

図３３では、リード３１０２および３１０３はそれらの中に電気的な破壊部（例えば、開路故障によって引き起こされるか、または意図的に生成された）を有する。これらの破壊部は、図３３では、破壊部３３０３および３３０４として特定されている。論理素子３３０５は破壊部３３０３および３３０４の両側でリード３１０２および３１０３に接続されている。論理素子３３０５とリード３１０２および３１０３との間の接続を、図３３に接合点Ｊ６、Ｊ８、Ｊ１０およびＪ１２として示す。スイッチ３３０８および３３０９は、論理３３０５によって制御される。缶が論理回路３３０５を制御するため、スイッチ３３０８および３３０９は、間接的に缶の制御下にある。

論理３３０５は、スイッチ３３０８を閉鎖し、破壊部３３０３を迂回する電気的接続を接合点Ｊ６とＪ８との間にもたらすことができる。論理３３０５は、スイッチ３３０９を閉鎖し、破壊部３３０４を迂回する電気的接続を接合点Ｊ１０とＪ１２との間にもたらすことができる。このようにして、スイッチ３３０８および３３０９を閉鎖し、それぞれ、破壊部３３０３および３３０４を越えて導電することができる。

論理素子３３０５用の電力は、リード３１０２の近位端もしくは遠位端またはリード３１０３の近位端もしくは遠位端から取得することができる。ダイオード３３０６および３３０７は、接合点Ｊ６およびＪ８から電力を伝えることができ、接合点Ｊ６およびＪ８のうちのいずれかは、コンデンサ３３１０および論理３３０５に電力を供給することができる。ダイオード３３１１および３３１２は、電力を伝えるか、またはリード３１０３上の接合点Ｊ１０およびＪ１２における、コンデンサ３３１０および論理３３０５からの電力の帰還路を提供する。

コンデンサ３３１０は、論理素子３３０５に貯蔵エネルギーを供給する。ダイオード３３０６および３３０７は、リード３１０２の遠位端または近位端から論理素子３３０５へ電力が到達することを可能にする。スイッチ３３０８が開放されており、かつリード３１０２の破壊部３３０３に破壊が存在する場合、電力は機能Ｊ６とＪ８との間には流れない。

リード３１０２の近位端（図上のＪ６の左）における開路のために電力が缶から接合点Ｊ６に供給されない場合、電力を、電流路に沿い、図３１に示す予備リード３１０１、ショットキダイオード３１０９、接合点Ｊ８、ダイオード３３０７を経由して論理３３０５へ、さらに最終的にはコンデンサ３３１０へと導くことができる。接合点Ｊ１０の近位端（図上のＪ１０の左）のリード３１０３に破壊部がある場合、コンデンサ３３１０から、ダイオード３３１２、接合点Ｊ１２、ショットキダイオード３１１０、および予備リード３１０１を経由して、帰還路を提供することができる。予備リード３１０１ならびにダイオード３１０９および３１１０は、リード３１０２またはリード３１０３における故障の存在にもかかわらず、論理３３０５が機能することを可能にする冗長経路となる。リード３１０３は、リード３１０３の遠位端に位置する第２のダイオード３１１０を通じて、予備リード３１０１によって連絡される。

本願における前の図面では、リードに沿ってサテライトに電力を供給し、リード内に生じた故障を迂回するための隔離された機能を示した。図３４に、植え込み型装置の１つの部分で実行されるこれらの２つの機能の組み合わせたものを示す。図３４の例では、リード３１０２〜３１０３は、破壊部３３０３および３３０４を有する。接合点Ｊ６およびＪ８はリード３１０２の破壊部３３０３を挟み、接合点Ｊ１０およびＪ１２はリード３１０３の破壊部３３０４を挟んでいる。追加の素子、サテライト３４０１は、スイッチ３４０２および３４０３を通じてリード３１０２の遠位端または近位端から電力を受け取る。スイッチ３４０２は、接続点２で接合点Ｊ６に連結されており、スイッチ３４０３は、接続点４で接合点Ｊ８に連結されている。電力の戻りは、スイッチ３４０４および３４０５を経由し、リード３１０３の遠位端または近位端に沿って行われる。スイッチ３４０４は、接続点６で接合点Ｊ１０に連結されており、スイッチ３４０５は、接続点８で接合点Ｊ１２に連結されている。スイッチ３４０２〜３４０５は、論理３３０５の局所制御下にあり、かつペーシング缶または他の処理装置の間接的制御下にある。

論理３３０５およびサテライト３４０１の機能は図３４では別個のブロックとして示されているが、それらは、様々な方式で実装することができる。それらは、例えば単一の集積回路として、単一の半導体内に統合してもよい。あるいは、論理３３０５およびサテライト３４０１によって実行される機能を別個のチップに組み込み、缶内のポケットに個々に搭載してもよく、リードに沿ったある位置に搭載してもよい。種々様々な他の実施形態も可能である。

リード３１０２および３１０３における破壊部（破壊３３０３および３３０４など）の生成は、システムの機械的設計に弱点を生成する潜在性を有する。リードが破壊され、次いで本発明の迂回機構のうちの１つによって橋渡しされた場合、通常はリードを通じて伝達される機械力が、代わりに、破壊点において、缶に、次いで機能を実行するサテライトに移転される。

図３５および図３６に、本発明のさらに別の実施形態による、導電性リードに破壊部（破壊部３３０３および３３０４のような）を生成する２つの実施形態を示す。図３５に、強度を付与する非導電性コア３５０１、およびコア３５０１に巻き付けられたコイル状ワイヤ３５０２を有するリードを示す。ワイヤ３５０２の小さい部分をいくつか切断することにより、そのワイヤに開口部／電気的破壊部が生成される。ワイヤ３５０２の切断が行われた後、内部のコア３５０１は損なわれないままで、リードに強度を付与し続け、その一方で、ワイヤ３５０２の切断部における導電性は破壊されている。ワイヤ３５０２の切断部は、破壊部３３０３および３３０４を形成し得る方法の例である。ワイヤ３５０２との接続は、切断部のいずれの側でも行うことができる。例えば、接続は、前図に示す接合点で行うことができる。

図３６に、リードがその物理的強度を保持することを可能にする、導電性リードに電気的破壊部を生成する別の手段を示す。図３６に示す同軸導体では、該導体の中心の強度は、非導電性コア３６０１によって付与される。コア３６０１は、導電性シース３６０２によって取り囲まれている。導電性シース３６０２は、切断して導体内に電気的破壊部を形成することができるが、コア３６０１は、損なわれないままの状態を保つ。

住宅建築に用いられるパイプカッタに類似した道具を用いて、シース３６０２内に切断部を生成することができる。この道具は、同軸コア３６０１とシース３６０２を組み合わせたものの周りをしっかりと締め付けることができる。切断要素は、導電性シース３６０２上にしっかりと締め付けることができる。この道具が導電性シース３６０２の周りで回転する際に、この道具が導電性シース３６０２に切断部を生成する。この道具は、内部のコア３６０１を損傷することなく切断部が電気的接続を完全に断つことができるように調整可能である。

先の論述では、導電性パスの橋渡しをするかまたは導電性パスを開放するために用いることができる機構に加えて、スイッチング素子およびサテライトの機械的能力および電気的能力を主題としてきた。ここで、故障に対する回復戦略を詳細に述べる。システムが当初電源を投入される際に、システムが故障を含んでいるか否かが分からない。本発明のさらに別の実施形態によれば、装置の部分に徐々に電力を追加する機構が用いられる。装置が適切に作動している場合、電源投入シーケンスに対する妨害はないことになる。装置内のすべての要素が電力を有し、装置が完全に機能している状態となるまで、装置内の要素に次々に電源が投入される。装置のさらに遠位の部分まで電力が漸進的に印加されるにつれて、電流の増加または装置の他の要素との通信不能が検出されるなど、最終的に故障が明らかになるかもしれない。

本発明は、電源投入と故障回復の両方に対する基本的機構を含む。電源投入時、装置内の各要素に順次電源が投入される。最終的に、装置は完全に作動状態となる。この同じ動作が、故障後も続けられる。本発明によれば、故障が検出されると、閉鎖されていた最後のスイッチが故障前の最後のスイッチとなり、その最後のスイッチを開放して故障を隔離することができる。

図３７に、本発明の一実施形態による、リードの近位端から遠位端まで徐々に電流を印加して故障を検出することができる方法を示す。図３７では、缶３７００は、サテライト３７０１〜３７０３に電源投入シーケンスを加えるプロセッサを含む。サテライト３７０３は故障を含んでいる。サテライト３７０１内のスイッチ３７０４が最初に閉鎖され、接合点Ｊ６からＪ８までの橋渡しが行われ、電力がスイッチ３７０５に到達することが可能となる。サテライト３７０２内のスイッチ３７０５が開放されているときには、缶３７００は故障を検出せず、システムは適切に機能し続ける。スイッチ３７０５を閉鎖すると、電力が故障したサテライト３７０３に到達することが可能となる。この時点で、サテライト３７０３内のエラーによって、電流消費の大幅かつ不測の増加が引き起こされる。缶３７００が電流消費の増加を検出すると、缶３７００は、サテライト３７０３における故障を隔離し、サテライト３７０１〜３７０２が正常に動作させるために、スイッチ３７０５を開放させる。

同様の方法で、ひとたび故障が検出されるか、またはリードの一部分が隔離されていれば、図３１に示す予備リードを用いて、隔離されたサテライトにアクセスすることができる。本装置は、予備リードを通り、サテライトおよびリードの最遠位端上の他の要素に到達する経路を有する。電力が最初にリードに印加されて缶を始動させると、システムは、缶が故障を明らかにするまで、予備リードを通り、主リードの遠位端から主リードの近位端に向けて移動しながら電力を印加することができる。予備リードを用いた検出機構および一度に１つのサテライトを追加する能力は、缶から主リードを通って外方に移動する、前述の工程に類似している。

図３８に、本発明のさらに別の実施形態による、故障から回復するための別の手法を示す。上の論述では、図３８に示す経路２および経路４を対象として取り上げた。経路６は、追加の回復機構である。経路２では、制御は、経路２をたどり、リード３８０１からサテライト３８０３を通ってリード３８０２上に戻る。前図に関して上に論じたように、追加の回復経路４は予備リード３８１０を用いる。回復経路４は、リード３８０１からサテライト３８０５を通り、ダイオード３８０７を経由して予備リード３８１０上に戻る。

図３８に示す第３の経路６は、リード３８０２上にサテライト３８０４の近位と遠位の両方の開路３８１１および３８１２が存在していても、サテライト３８０４が機能することを可能にする。この故障機構では、リード３８０２沿いにも予備リード３８１０沿いにも帰還路は存在しない。この状況では、サテライト３８０４は、リード３８０１のみを用いる１ワイヤ動作に戻ることができ、一方、サテライト３８０３および３８０５を含むシステムの他の部分は、通常の２ワイヤモードで動作を続行する。

（過電圧・過電流保護）
心臓用装置の場合、除細動治療に必要となることがある内部高電圧ショックまたは外部高電圧ショックの場合における患者に対する傷害電流による不慮の組織損傷を回避するために、過電流保護は、回路における重要な構成要素である。過電圧の影響からの保護も、装置の利点を保持するにあたって有用となろう。しかしながら、現在利用可能な過電流および／または過電圧保護戦略は、高度に小型化された医療装置には適切ではない。

離散型高電圧ＭＯＳデバイス（ｄｉｓｃｒｅｔｅ ｈｉｇｈ ｖｏｌｔａｇｅ ＭＯＳ ｄｅｖｉｃｅ）、過渡電圧抑制器、ツェナーダイオードを用い、高度に小型化された装置内で過電圧保護を行う努力がなされてきた。しかしながら、このアプローチでは、保護回路がチップの外部にある必要があり、製造の困難性および不確実性を増大させ、また装置のサイズが相当に大きい必要がある。

本発明は、不慮の組織損傷を回避するための回路における過電流保護と、傷害電流による患者に対する組織損傷を回避するための高度に小型化された医療装置における回路の過電圧保護の両方を行う回路構成に対する戦略を提供する。本発明は、以下に説明する、本発明者らの一部が先に説明したもののような、Ｓ１ワイヤおよびＳ２ワイヤに鎖状に接続されたサテライトがある場合に特に適している。

本発明は、組織を保護するための過電流に対する保護、および高度に小型化された医療装置内の回路を保護するための過電圧保護を行う保護回路戦略を提供する。本発明による保護回路は、本発明者らの一部によって開発された、ペーシング信号と検出信号の多重化という新しく新規な概念に特に適している。植え込み型回路の新たな構成が、回路に接続された電極間の介在組織に対する障害電流による損傷、および過電圧による装置回路の損傷もしくは破壊を制限または排除しながら、厳密な小型化要件を満たすのに必要である。

潜在的な障害電流の課題は、除細動、および除細動のような重大な臨床上の目的を達成するために必要な他の高電圧治療によって提示される。装置が接触している組織、特に電極のような的を絞った接触点に障害電流が到達すると、臨床上の切除目的で用いられるものに類似した、障害電流に起因する大電流サージおよびその結果としての熱サージが発生することになる。しかしながら、障害電流による不慮の健常組織「切除」型損傷の場合には、重大な組織の損傷および破壊が生じるおそれがある。これは、特に、その手技によって健康をさらに損ねる可能性がある、心臓に障害のある患者には、よい臨床プラクティスではない。

図３９に示すように、サテライトが鎖状にＳ１ワイヤおよびＳ２ワイヤに接続された実施形態の本発明による保護回路について説明する。サテライト１およびサテライト２が備えられている。各サテライトは、２つのダイオードを通じてワイヤＳ１およびＳ２に接続されている。

サテライト１は、ダイオードＤ１およびダイオードＤ２を通して接続されている。同様に、サテライト２は、ダイオードＤ３およびダイオードＤ４を通して接続されている。サテライトをワイヤＳ１およびＳ２に接続しているダイオードの内側にある各サテライトをまたいで、ツェナーダイオードがある。サテライト１は、それをまたぐツェナーダイオードＺ１を有する。ツェナーダイオードＺ１は、ダイオードＤ１およびＤ２の内側にある。サテライト２は、それをまたぐツェナーダイオードＺ２を有する。ツェナーダイオードＺ２は、サテライトとダイオードＤ３およびＤ４の間にある。

サテライト１および２の各々は、それらから出ている４つの電極、ｅ_１、ｅ_２、ｅ_３、およびｅ_４を有する。これらの電極は、内部でＳ１またはＳ２に接続されるように構成することができる。

本発明による保護機構は、１つのサテライト上の電極ｅ１、ｅ２、ｅ３、またはｅ４のいずれかに第２のサテライトの電極上のそれと比較して高い電圧があった場合、各サテライト上の回路を過電圧から保護しながら、１つのサテライト上の電極から他方のサテライト上の電極へ電流が移動するのを確実に防止し、障害電流を回避する。例えば、サテライト２上の電極０に高電圧事象が発生した場合、サテライト２上の電極０から別のサテライト上のある電極に流れる電流は防御する必要がある。ここで示す本発明の実施形態に構成されたダイオードＤ１、Ｄ２、Ｄ３、およびＤ４、ならびにツェナーダイオードＺ１およびＺ２は、そのような保護を行う。サテライト間の電流は抑制されており、同時に、サテライトの電圧不平衡は安全範囲内に制限されている。

例えば、サテライト１上で、電極３がワイヤＳ１に接続され、電極３がサテライト２と比較して高い電圧事象に遭遇する場合がある。この事象により、ダイオードＤ２に順方向バイアスがかかることになる。その結果、電流は、ダイオードＤ２を通って流れ、逆バイアスがかかるダイオードＤ４に到達する。そこで、電流は、漏れレベルまでクランプされる。このようにして、サテライト１上にサテライト２と比較して高い電圧があった場合、障害電流がＥ３を通って流れるのが停止される。別の例では、サテライト２上で電極０がＳ２に接続されている場合がある。サテライト２上にサテライト１と比較して高い電圧があった場合、電流は、Ｅ０を通ってダイオードＤ３に到達する。ダイオードＤ３には逆バイアスがかかるので、漏れ電流のみがダイオードＤ３を通って流れることになる。引き続き、高電圧は、ツェナーダイオードＺ２を経由して電流を流し、Ｚ２を経由した後Ｄ４に至らせる。電流は、Ｄ４を通って流れ、その後Ｄ２に到達する。Ｄ２には逆バイアスがかかるので、電流は流れず、回路は閉鎖されない。従って、過剰な電流による潜在的損傷が回避される。

上の図３９に類似した図４０に示すように、サテライトが鎖状にＳ１ワイヤおよびＳ２ワイヤに接続された実施形態の本発明による過電圧保護回路について説明する。図４０は、検出能力を提供する実施形態の略図である。

サテライト１およびサテライト２が備えられている。各サテライトは、２つのダイオードを通じてワイヤＳ１およびＳ２に接続されている。この場合、レジスタＲ１、Ｒ２、Ｒ３、Ｒ４の追加によって、図３９に示す実施形態を越える追加の検出能力がもたらされる。レジスタＲ１、Ｒ２、Ｒ３、Ｒ４は、約２０ｋ〜約１００ｋ、好ましくは約３０ｋ〜約７０ｋ、最も好ましくは約５０ｋとすることができる。

本発明の保護回路を組み込んだ装置の目的は、例えば上に述べたような、植え込み型の小型集積回路用高電圧保護回路に対して意図されている。この回路は、最初に、特定の電極において高電圧事象を検出する。電極は、その電圧が他の電極に流れ、それにより過電流から障害電流を生成されるのを防止することによって応答する。

図４１Ａ〜図４１Ｃは、図４６に示す例の略図である。図４２は、図４１Ａから図４１Ｃに見られる除細動モジュールの図である。図４３〜図４７には、この目的が達成される機構を示す図を提供している。ここで図４３を参照すると、所与の電極ｅ０が、ペーシングのために、スイッチ４３０１を通じて、ペーシング用または検出用の線Ｓ２に接続されている。電極ｅ０は、線Ｓ１に対して、線Ｓ２を用いてペースされる。この構成では、スイッチ４３０１は、電極ｅ０をＳ２に接続するために閉鎖されている。これが電荷をＳ２に注入し、Ｓ２は、電極ｅ０およびスイッチ４３０１を経由して、線Ｓ１に放電する。図４４に示すように、もし、このシステム内で、電極ｅ０上に高電圧事象、例えば除細動ショックがあり、サージを約＋／−６０Ｖとすれば、その電流は、低電圧電極ｅ３１に向かって流れることになる。この事象は、関与するいずれかの電極と接触するどのような組織に対しても、潜在的に損傷を与える。

図４５に、そこでの高電圧事象の発生を検出する方法を表した図を示す。高電圧事象検出器は、ツェナーダイオードを用いて実装されている。この検出器は、背中合わせの構成で互いに接続されたツェナーダイオード４５０１および４５０３である。これは、レジスタ−電圧デバイダを通じて送られ、次いで、この場合はＳ１である参照へ行く。例えば、６０ボルトのサージのような高電圧の発生を考えよう。Ｓ１は、６０ボルトよりかなり低い低電圧にある。結果として、電流はＳ１に向かって流れる。しかしながら、降伏電圧を有する本発明の介在ツェナーダイオードが備えられている。

第１のツェナーダイオード４５０１は、順方向にバイアスがかかる。この結果は、ツェナーダイオード４５０１が順方向バイアス構成で接続されていることに起因するものであり、ツェナーダイオード４５０１は、導電を開始する。次に、ツェナーダイオード４５０３は、ノードＡがその降伏限界に達するまで導電しない。

例えば、ツェナーダイオードの降伏限界は６ボルトであり、従って、このツェナーダイオードの両端に６ボルトがかかれば、それは降伏する。その結果、ツェナーダイオードに電流が流れてしまう。電流はツェナーダイオードを通り、次に２つのレジスタＲ１およびＲ２を通って流れる。これらの２つのレジスタは、抵抗電圧デバイダとして機能する。Ｒ１は、Ｒ２に対する比として設定されている。Ｖ_０は、Ｒ２を、Ｒ１とＲ２をプラスした値で除し、これに電極にかかっている電圧を乗じたものに比例する。このようにして、大きい電圧がより小さい電圧に縮小される。

同時に、本発明による回路は、低電圧事象または高電圧事象があるか否かを検出するよう機能する。実際にはこのツェナーダイオードによって検出される高電圧の不存在下では、例えば、もしパルスが１０ボルトにあれば、このダイオードは降伏しない。その結果、その電圧レベルは、通常の電圧事象として検出される。ペーシングパルスは、そのような電圧レベルの典型的な例となる。高電圧検出は、効力を生じない。

図４６に示すように、高電圧事象の存在下では、本発明による回路は、この状態を検出する。この検出は、スイッチＭＮ１を制御するために用いられる。高電圧事象の検出は、２つのツェナーダイオードおよび２つのレジスタを用いて達成される。図示されているのは、電極およびＣＭＯＳスイッチとすることができるスイッチである。電流は、ＣＭＯＳ素子であるトランジスタを通って流れる。この流れは、この場合もまたＣＭＯＳスイッチとすることができる別のスイッチによって処理される。その結果、電極ｅ０上に高電圧事象が発生すると、Ｖｏｕｔが高くなる。これがＭＮ２をオンとする。ＭＮ２がオンとなると、それは、電位Ｓ１によってＭＮ１のゲートを駆動する。基本的に、ＭＮ２はＭＮ１をオフとし、それにより電流がｅ０から、さらには他のどこかから流れるのを防止する。電極ｅ０は、開路によって回路から隔離される。

本発明による回路のこの実施形態の目的は、通常動作モードにある当該のスイッチＭＮ１の状態を制御することができることである。すなわち、ｅ０上に高電圧事象がない場合、論理回路がＭＮ１の状態を判断する。例えば、上述の回路は、スイッチの状態を、オンまたはオフとなるように制御することができる。高電圧事象が発生した場合にのみ、ＭＮ２が影響を受けることになる。

ＭＮ２は、論理がどのスイッチ状態を望むかとは関係なく、スイッチをオフとする。それを達成するために、論理信号が、バッファを経由して中継される。この場合、バッファ４６０１は、ＭＮ１のゲートに接続されている。この装置は、ＭＮ２が強とされるように構成されている。バッファ４６０１は、弱となるように構成されている。その結果、この例では、バッファ４６０１がゲートをオンとしようとする際には、バッファ４６０１は、ゲートを強制的に例えば論理高とする。これは、４ボルトの範囲内とすることができる。高電圧事象が検出されてスイッチＭＮ２がオンとなると、スイッチＭＮ２は、ゲートを強制的に論理低、一例を挙げれば約０．５ボルトとする。

ＭＮ２は弱いバッファ４６０１よりはるかに強いので、ＭＮ２がオンとなると、それはさらに、バッファの出力状態を、強制的に１からレベル低とする。事象が去り、ＭＮ２がバッファをオフとすると、ゲートを再びオンとすることができる。

上に、この動作の背景にある基本原理を示したシステムについて説明しているが、他の多くのものが本発明の教示内で利用可能である。ＭＮ１がＰＭＯＳスイッチからなる場合、同じ構成を用いることができる。ＭＮ１がＰＭＯＳスイッチとなった場合、ＭＮ２上のドレインにインバータ段が別に追加される。次いで、ＭＮ２は、そのインバータ段を経由してゲートを駆動する。

図４７Ａに、上述の本発明の集積回路を採用した実際の用途における、上の構成の具体例を示す。この例では、集積回路チップは、ｅ０、ｅ１、ｅ２、およびｅ３として示す４つの電極が所与のサテライト上に備えられている。この例における検出回路は、スイッチＭＮ１が当初オンモードにある場合に用いられる。これは、電極ｅ０が線Ｓ１に接続されているときに生じる。実際には、検出回路を横断して短絡回路が生成される。検出回路の片側は、レジスタの下側、Ｓ１に接続されている。スイッチＭＮ１を経由して電極ｅ０に接続された側も、Ｓ１に接続されている。

この検出回路の両側に電圧事象があった場合、検出回路の両側は同じ電位にあり、電圧事象を検出しないことになる。この影響を回避するために、ｅ０、ｅ１、ｅ２、およびｅ３からなる多電極リードを検討されたい。図４７Ｂに、心臓組織と接触しているｅ０およびｅ３を示す。電極ｅ１およびｅ２は心臓組織に接触していない。ｅ０を用いているときは、ｅ２となる反対側の電極はオフである必要がある。それに備えるために、ｅ２にはスイッチＭＮ３（図示せず）が備えられている。ＭＮ３は、Ｓ１に行くスイッチを有する。このスイッチは、確実にオフモードである必要がある。

電極ｅ２もそれに取り付けられた検出回路を有し、検出電極ｅ２となっている。検出回路２は、ｅ０の検出回路３とは異なる。ｅ０の両端が検出回路１と同じ電位に短絡されていないからである。制御ｅ０は、検出回路として機能することができる。その結果、たとえ短絡があっても、ｅ２はそれによる影響を受けない。ｅ２は心臓組織と対向しており、心臓に接触していないため、オフとして、高電圧検出器として用いることができる。

同一の手法を、ｅ３対ｅ１に適用することができる。各１つがどこに接続されているかを判断し、対向するもの同士を作ることが可能である。この手法は、どのような構成にも展開することができる。例えば、対向せずに隣接する電極を用いてもよく、使用されていない電極を検出用に用いてもよい。これは、業務を中断することのないフェイルセーフ手法を提供する。

図３９と併せて上に述べたように、ダイオードは、除細動中にサテライトおよび２本のバスワイヤが低インピーダンス回路を形成するのを防止するために用いることができる。低インピーダンス回路は、電極の周りに高電流密度をもたらし、組織を損傷するおそれがある。しかしながら、ダイオードは、順方向バイアスをかけられたときに、０．７ボルトの電圧降下をさらに誘起し、それによってサテライトへの電力供給の効率が低下する。本発明の一実施形態は、この追加の電圧を低減するために、トランジスタをベースとする限流回路を用いている。

図４８は、一実施形態による、サテライトおよび組織を過電流から保護するためにトランジスタをベースとする限流回路を用いる構成を示したブロック図である。ダイオードを用いずに、この構成では、高電圧電源となると推定される過度の電流がサテライトからＳ２ワイヤに流れるのを防止し、かつ過度の電流がＳ１ワイヤからサテライトに流れるのを防止するために、回路４８０２のようなトランジスタをベースとする限流回路を用いている。

限流回路４８０２は、２つのポート、ＡおよびＢを有する。一実施形態によれば、限流回路４８０２は、最小の電圧降下で電流がポートＡからポートＢに流れることを可能にするが、過度の電流がポートＢからポートＡに流れるのを防止し、それによりサテライトを過電流から防御し、またいずれかの電極で高電流密度が形成されるのも防止する。

図４９は、一実施形態による、単方向限流回路を示した略回路図である。この回路は、空乏型ＮＭＯＳトランジスタ４９０２と、レジスタ４９０４とを含む。ＮＭＯＳトランジスタ４９０２のソースは、レジスタ４９０４の片側に連結され、ＮＭＯＳトランジスタ４９０２のゲートは、レジスタ４９０４の反対側に連結されている。電流がポートＡからポートＢに流れる際に、レジスタ４９０４は、ＮＭＯＳトランジスタ４９０２のゲートとソースとの間に電圧降下を誘起する。この正のＶ_ＧＳによってＮＭＯＳトランジスタ４９０２がオンを維持することが可能となり、電流がソースからドレインに流れることが可能となる。

電流がポートＢからポートＡに流れている際に、レジスタ４９０４の両端間の電圧降下により、負のゲート対ソース電圧が生成される可能性がある。すなわち、Ｖ_ＧＳ＜０。この負のゲート対ソース電圧は、十分な場合、空乏型ＮＭＯＳトランジスタ４９０２内の導電チャネルをピンチオフし、さらなる電流がポートＢからポートＡに流れるのを妨げる。ピンチオフ閾値電流は、ＮＭＯＳトランジスタ４９０２の設計およびレジスタ４９０４の抵抗に基づいて決定される。例えば、選択されたパラメータの適切な組み合わせにより、約５０ｍＡの閾値逆電流を生成することができる。

図４９に示す限流回路は、一方向の過電流に対する保護を行う。しかしながら、多数のサテライトが２本のバスワイヤに連結されている場合、多くのサテライトからの累積逆電流が、それでもなお、許容方向にある１つのサテライトを通って流れる大電流となる可能性もある。例えば、図４８を参照し、８つのサテライトがＳ２とＳ１との間に連結され、各サテライトは、５０ｍＡの電流がＳ２に逆流するのを許容すると仮定する。１つのサテライトは、約５０×８＝４００ｍＡの高さとなることができるこれらの電流の集合体が通過する低インピーダンス通路となることができる。一実施形態によれば、そのような集合電流は、「連結電流（ｇａｎｇ ｃｕｒｒｅｎｔ）」と呼ばれる。

本発明の一実施形態は、連結電流の形成を防止するために、双方向限流回路を用いている。図５０は、一実施形態による、双方向限流回路を示した略回路図である。この回路は、２つの空乏型ＮＭＯＳトランジスタ５００２および５００４を含む。ＮＭＯＳトランジスタ５００２および５００４のソースは、レジスタ５００６の両側に連結されている。ＮＭＯＳトランジスタ５００２のゲートは、ＮＭＯＳトランジスタ５００４のソースに連結され、ＮＭＯＳトランジスタ５００４のゲートは、ＮＭＯＳトランジスタ５００２のソースに連結されている。

小電流がポートＡからポートＢに流れているときは、レジスタ５００６は、ＮＭＯＳトランジスタ５００４上のゲート対ソース電圧を負とする。電流が十分に小さい場合、ＮＭＯＳトランジスタ５００４上の導電チャネルは、小電流が通過するのをそのまま許容し続ける。一方、レジスタ５００６もＮＭＯＳトランジスタ５００２上のゲート対ソース電圧を正とし、それによりＮＭＯＳトランジスタ５００２のオン状態が確保される。ポートＡからポートＢへの電流が閾値を上回ると、レジスタ５００６は、ゲート対ソース電圧をピンチオフ電圧よりも降下させてＮＭＯＳトランジスタ５００４をオフとし、そのようにして過剰な電流がポートＡからポートＢに流れるのを防止する。

同様に、ポートＢからポートＡに流れる電流が十分に小さい場合、ＮＭＯＳトランジスタ５００２のゲート対ソース電圧はピンチオフ閾値を上回っており、ＮＭＯＳトランジスタ５００２の導電チャネルはオンのままである。ゲート対ソース電圧が正であるため、ＮＭＯＳトランジスタ５００４もオンとされる。電流がポートＢからポートＡに流れるときは、ピンチオフ閾値を上回り、ＮＭＯＳトランジスタ５００２がピンチオフされ、電流がさらにポートＢからポートＡに流れるのが防止される。

一実施形態によれば、所望の電流制限値Ｉ_Ｄ、レジスタ４９０４の抵抗Ｒ_１は、次の式に基づいて選択することができる。

ここで、Ｉ_Ｄは所望の電流制限値、Ｖ_{ＧＳ（ＯＦＦ）}は空乏型ＮＭＯＳトランジスタに対するピンチオフ電圧、Ｉ_ＤＳＳはＶ_ＧＳ＝０Ｖにおける飽和電流である。Ｖ_ＧＳとＩ_ＤＳＳの両方とも装置依存パラメータであることに留意されたい。一実施形態では、限流回路は、＋０％および−５％の許容誤差を有する５０ｍＡまでの最大電流を制限するように構成されている。さらに別の実施形態では、許容誤差を５％未満とすることができる。限流回路は、８ｍＳｅｃ〜４０ｍＳｅｃのパルス持続時間、および少なくとも４ｍＳｅｃのパルス幅を有するパルスモードで、端子における最大７５ボルトの最低電圧で動作することもできる。

一実施形態によれば、限流回路のターンオン時間は、最大限でも１μＳとなるように構成されている。さらに別の実施形態では、より少ないターンオン時間も可能である。さらに、限流回路は、１０ボルトで、基板に対する１ピン当たり最大限でも１０ｎＡの漏れ電流しか発生しない。

多電極の植え込みは、除細動手技または高電圧源を含む他の手技を患者が受ける際に、損傷のリスクを生じさせる。除細動手技中、高電圧が患者の身体に印加される。電圧は、患者の胸部内に強い電界を作り、それが電極間に高い電圧差を誘起する可能性があり、もし低インピーダンス回路が形成されると、その結果、電極近傍に高電流密度がもたらされるおそれがある。そのような高電流密度は、損傷を引き起こすおそれがある。本発明の実施形態は、除細動または多電極ペーシングシステム内の高電圧を含む他の事象中の高密度組織電流を防止する回路を提供する。規則的なペーシングパルスに対してはオンとなり、除細動中はオフとなるトランジスタを用いることにより、この回路は、除細動中、電極をペーシングワイヤから効果的に隔離することができ、従って、患者の組織を通じた低インピーダンス回路の形成を防止する。さらに、この回路は、ペーシング信号に対して有意な電圧降下を生じさせることなく、規則的なペーシングパルスに対するパススルーを提供し、それにより電力効率のより良いペーシングシステムを促進する。

本発明の実施形態は、高電圧を含む幅広い範囲の事象において高密度電流によって引き起こされる損傷を防止することができる。そのような事象には、事故による感電死、ショック療法、および患者の身体に高電圧を印加する他の医学的手技が含まれる。本明細書に開示する回路構成は、約５００ボルトの電圧にある除細動器のような高電圧源からの防御を促進する。さらに別の実施形態では、１０００ボルトより高い電圧からの防御が可能である。

除細動は、心室細動または無脈性心室頻拍を停止するための、救急医療に用いられる手法である。制御された電気ショックが患者の身体に印加され、心臓の電気状態をリセットし、それによって心臓は、通常のリズムで拍動することができる。ショックは、一般に２つの手持ち式パドルまたは接着性パッチの形態の２つの電極を通じて印加される。１つの電極は、鎖骨の直下の胸郭前面の右側に配置され、もう１つの電極は、胸筋または胸部の真下の胸郭の左側に配置される。

除細動中、一般に何百ボルトもの高電圧パルスが患者の上体を通過する。この電圧が、植え込まれたペーシングサテライトの電極上に対応する電圧を誘起する可能性のある電界をもたらす。図５１に、除細動電界が２つのペーシングサテライト間に電圧降下をもたらす例示的なシナリオを示す。除細動パルスは、２つの除細動パッド５１０２および５１０４を通じて印加される。破線の等電位線５１２０によって表された対応する電界が存在する。２本のバスワイヤＳ１およびＳ２にそれぞれ連結された２つのペーシングサテライト５１１２および５１１４が、患者の心臓５１１０に植え込まれている。電極５１１２および５１１４は導体であるため、電界が各電極上に電圧を誘起する可能性がある。電極５１１２および５１１４の位置が異なることにより、サテライト５１１２とサテライト５１１４との間に電圧差が生じる可能性がある。もし、サテライト５１１２および５１１４、ならびにバスワイヤＳ１およびＳ２が、除細動装置、除細動パッド、および心臓組織を含む閉回路の一部として低インピーダンス回路を形成すれば、サテライト上の電極近傍に高電流密度が存在する可能性がある。

ペーシングサテライトを取り囲む組織、特に電極近傍の的を絞った点に高密度電流が到達すると、その結果として、大きな電気サージおよび熱サージが発生する可能性がある。そのような効果は、切除の目的で臨床的に用いられるものに類似している。しかしながら、高密度電流によって引き起こされた健常組織への不慮の「切除」型損傷の場合には、重大な組織の損傷および破壊が生じるおそれがある。これは、特に、その手技によって健康をさらに損ねる可能性がある、心臓に障害のある患者には、よい臨床プラクティスではない。

図５２に、除細動工程中、過電流保護を有しない２つのペーシングサテライトが、電極を取り囲む組織に高密度電流を貫通させてしまう例示的なシナリオを示す。２つの電極パッド５２０２および５０２４を通じて除細動パルスが印加される。２つのペーシングサテライト、ＳＡＴ１およびＳＡＴ２は、２本のバスワイヤＳ１およびＳ２に連結されている。各サテライトは、４つの電極、ｅ０、ｅ１、ｅ２、およびｅ３を含む。所与のサテライト上の電極を以下ＳＡＴｉ＿ｅｊと呼ぶ。ｉはサテライトの指数であることを表し、ｊは電極の指数であることを表す。

ＳＡＴ２＿ｅ１が選択されてＳ１に連結されており、除細動領域がＳＡＴ２上の全電極上に＋６０Ｖの高電圧を誘起すると仮定する。この誘起電圧は、容易にＳ２上まで進むことができ、すべての電極およびスイッチ回路が、誘起された高電圧により降伏状態となる。さらに、この誘起電圧は、出力制御スイッチとして単一のＭＯＳＦＥＴトランジスタを用いていることからもたらされるダイオード／スイッチ効果により、ＳＡＴ２＿ｅ１を通じてＳ１上にも進むことができる。この理由により、ＳＡＴ２上の全電極を効果的にＳ１およびＳ２に連結し得る。内部のトランジスタスイッチが降伏すると、通過中の電圧がダイオード電圧降下に遭遇する可能性があることに留意されたい。それでもなお、そのような電圧降下（例えば０．７Ｖ）は、＋６０Ｖのような誘起高電圧の規模と比較して小さい。

Ｓ１およびＳ２上まで進んだ高電圧は、さらに、ＳＡＴ１内の電極とＳ１との間のスイッチ回路を降伏させる。従って、ＳＡＴ１上の全電極を効果的にＳ１に連結し得る。ＳＡＴ１上の電極のうちの１つ、ＳＡＴ１＿ｅ１は、通常ペーシング動作用の構成の一部としてすでにＳ２に連結されていると仮定する。その結果、Ｓ２上の高電圧がＳＡＴ１＿ｅ１に電流を貫通させ、内部スイッチの降伏により、Ｓ１上の高電圧が４つのすべての電極に電流を貫通させる。

それにより、ＳＡＴ２上の電極、２本のバスワイヤＳ１およびＳ２、およびＳＡＴ１上の電極を通る低インピーダンス回路が形成される。パッド５２０２からパッド５２０４に流れる、組織を通じて流される別の低密度組織電流である電流が、ここで、ＳＡＴ２およびＳＡＴ１上の電極に集中する。この電流は、これらの電極のサイズが小さいことから、電極近傍に高電流密度をもたらす可能性がある。高電流密度は、例えば、周囲組織を過熱することによって、患者に損傷を与える恐れがある。従って、除細動中、多電極ペーシングシステムを通る低インピーダンス回路の形成を防止することは、極めて重要となる。

図５３に、低インピーダンス回路の形成を防止するためにダイオードが用いられている２つのペーシングサテライトの例示的な構成を示す。ダイオード５３０２および５３０６は、ＳＡＴ１と２本のバスワイヤＳ１およびＳ２との間にそれぞれ配置されている。同様に、ダイオード５３０４および５３０８は、ＳＡＴ２とＳ１およびＳ２との間にそれぞれ配置されている。除細動中、ＳＡＴ２上の電極上に＋６０Ｖの電圧が誘起されると仮定する。誘起された高電圧は、ダイオード５３０４には逆バイアスがかかるため、Ｓ２に到達することはできない。この電圧は、電極および降伏スイッチ回路（および、もしそのような電極があれば、すでにＳ１に連結されている電極）を通って、Ｓ１にのみ到達することができる。

しかしながら、Ｓ１上の高電圧は、この電圧によってダイオード５３０６に逆バイアスがかかるため、ＳＡＴ１に到達することはできない。その結果、ＳＡＴ１はＳ１から隔離され、ＳＡＴ１上の電極を通る低インピーダンス回路は形成されることができない。低インピーダンス回路がなければ、いずれかの電極を通って組織内に流れる除細動電流は無視し得る。

除細動が実行されていないとき、およびサテライトを通して通常ペーシングが行われているときは、Ｓ１およびＳ２は、ペーシング信号を搬送するために用いられる。図５３に示す構成では、Ｓ２が高電圧信号を搬送し、Ｓ１がその信号用の帰還回路として動作すると仮定する。ペーシング中、４つのダイオードに順方向バイアスがかかっており、ペーシング信号が選択されたサテライトを通って流れることを可能にしている。Ｓ１が高電圧ペーシング信号を搬送し、Ｓ２が帰還回路となる場合、それに対応して４つのダイオードの方向を逆にし、ペーシング信号が通過することを可能にする必要がある。

図５３に示す構成には、２つのツェナーダイオード、５３１０および５３１２も含まれている。これらのツェナーダイオードは、Ｓ２およびＳ１によってサテライトに供給されるレールツーレール電源電圧が、これらのツェナーダイオードに対するしきい電圧である所定の値を超えないことを保証する。

ダイオード５３０２、５３０４、５３０６、および５３０８の使用により、除細動中の低インピーダンス回路の形成が防止される。しかしながら、これらのダイオードは、通常ペーシング中に、望ましくない電圧降下を生じさせる。順方向バイアス時には、各ダイオードは、通常、０．７Ｖの順方向電圧降下を生じさせる。ダイオード５３０４および５３０８によってＳ２とＳ１との間に生じる総電圧降下は、約１．４Ｖの高さとなることができる。そのような電圧降下は、電力消費を増大させ、ペーシングシステムが非効率的となる原因となる。さらに、ダイオードは、余分のチップスペースをとることができ、それは、約１ｍｍ２に限定されたサテライト制御チップにおいては貴重である。
本発明の一実施形態は、除細動中は異なるサテライト上の電極を隔離し、電極が通常ペーシングに用いられているときは生じる電圧降下を最小限とする回路を提供する。図５４に、本発明の一実施形態による、トランジスタを用いて電極をバスワイヤから隔離する構成を図解した略回路図を示す。

この回路は、Ｓ１およびＳ２に接続するための４つのポート、Ｓ１＿ｉｎ、Ｓ１＿ｏｕｔ、Ｓ２＿ｉｎ、および Ｓ２＿ｏｕｔを備えている。２つの制御信号、すなわちｐ＿ｃｏｎｔｒｏｌおよびｎ＿ｃｏｎｔｒｏｌは、電極を連結するバスワイヤを決定する。ｐ＿ｃｏｎｔｒｏｌは、ＰＭＯＳトランジスタ５４０４のゲートに供給される。ｐ＿ｃｏｎｔｒｏｌが低電圧にあるときは、ＰＭＯＳトランジスタ５４０４がオンとされ、それに対応して、ＰＭＯＳトランジスタ５４０２の状態の支配下にあるＳ２＿ｉｎに電極を連結することが可能となる。ｐ＿ｃｏｎｔｒｏｌが高電圧にある場合、ＰＭＯＳトランジスタ５４０４はオフとされ、電極はＳ２から隔離される。

同様に、ｎ＿ｃｏｎｔｒｏｌが高電圧にあるときは、ＮＭＯＳトランジスタがオンとされ、ＮＭＯＳトランジスタ５４０８の状態の支配下にあるＳ１＿ｉｎに電極を連結することが可能となる。ｎ＿ｃｏｎｔｒｏｌが低電圧にある場合、ＮＭＯＳトランジスタ５４０８はオフとされ、電極はＳ１から隔離される。

ＰＭＯＳトランジスタ５４０２は、Ｓ２＿ｉｎとＳ２＿ｏｕｔとの間に配置されており、除細動中における必要な隔離、通常ペーシング中における最小電圧降下でのパススルーを行う。除細動が適用されていないとき、およびサテライトが２つのペーシングパルス間にあるときは、ＰＭＯＳトランジスタ５４０２のゲート、ソース、およびドレインは、実質的に低電圧、例えば０Ｖにある。高電圧ペーシングパルスがＳ２＿ｉｎから到着するときは、ＰＭＯＳトランジスタ５４０２のソース電圧は、依然として低電圧にあるそのゲート電圧より十分に高い。従って、ＰＭＯＳトランジスタ５４０２はオンとされる。

このペーシングパルスは、電極がペーシングの目的でＳ２に連結するために選択されていると仮定すると、わずかな電圧降下（例えば数ｍＶ）でＰＭＯＳトランジスタ５４０２を通過し、その電極に到達する。レジスタ５４１２および５４１３、ならびにコンデンサ５４３０は、ペーシングパルスが通過し始めた後にＰＭＯＳトランジスタ５４０２のゲート電圧が十分に上昇することを可能にするＲ−Ｃフィードバック回路を形成している。増大したゲート電圧が、或る一定の期間後に、ＰＭＯＳトランジスタ５４０２をオフとする。その一定の期間は、Ｒ−Ｃフィードバック回路の電気抵抗およびキャパシタンスの値をペーシングパルスの幅に合うように変更することによって調整することができる。従って、ＰＭＯＳトランジスタ５４０２は、ペーシングパルスを通過させ、その後オフとするのにちょうど十分な長さだけオンとなることができる。

除細動中は、電極は誘起高電圧、例えば＋６０Ｖにあると仮定する。ＰＭＯＳトランジスタ５４０４のゲートは実質的により低い電圧にあるため、この高電圧が、ＰＭＯＳトランジスタ５４０４をオンとする。しかしながら、３つの順方向バイアスがかかるダイオード５４１０がそのゲート電圧を素早く上昇させてＰＭＯＳトランジスタ５４０２をオフとするため、この高電圧は、ＰＭＯＳトランジスタ５４０２を通過することができない。各ダイオードが約０．７Ｖの順方向電圧降下を生じさせた場合でさえも、ＰＭＯＳトランジスタ５４０２は、そのソース電圧より実質的に高いままであり、従って、ＰＭＯＳトランジスタ５４０２はオフとされる。誘起高電圧は、Ｓ２＿ｉｎから隔離され、低インピーダンス回路を形成することは一切できない。フィードフォワードダイオード５４１０の数は、除細動中、回路がＰＭＯＳトランジスタ５４０２をオフとするのに十分に素早い応答を提供することができ、かつ依然として、ペーシングパルスの通過を可能にするのに十分に長い期間ＰＭＯＳトランジスタ５４０２がオン状態であることができるように調整することができることに留意されたい。除細動中電極はＳ２＿ｉｎから隔離されているが、誘起高電圧は依然としてＳ１＿ｉｎに進み、別のサテライトに到達することができることに留意されたい。Ｓ１＿ｉｎが高電圧にあるときの電極とＳ１＿ｉｎとの間の隔離は、ＮＭＯＳトランジスタ５４０８によって行われる。

ＮＭＯＳトランジスタ５４０８、ダイオード５４１４、レジスタ５４１６および５４１８、ならびにコンデンサ５４３２は、同様の保護を行う。通常ペーシング中、ＮＭＯＳトランジスタ５４０８は、ペーシングパルスがＳ１を通過することを可能にするために、一時的にオンとされる。レジスタ５４１６および５４１８ならびにコンデンサ５４３２によって形成されたＲ−Ｃフィードバック回路は、その通過に対する十分なターンオン時間を可能にする。除細動中、もしＳ１＿ｉｎが誘起高電圧にある場合、ダイオード５４１４は、ＮＭＯＳトランジスタ５４０８のゲートが低電圧に維持され、そしてＮＭＯＳトランジスタ５４０８がオフとされてＳ１＿ｉｎ上の電圧が電極に到達することから隔離されることを保証する。

２つのツェナーダイオードがＳ２＿ｏｕｔとＳ１＿ｏｕｔとの間に配置されていることに留意されたい。上に述べたように、電極が誘起高電圧にある場合、電極は効果的にＳ２＿ｉｎから隔離されているが、この高電圧は、それでもなお、Ｓ２＿ｏｕｔに到達することができ、さらに、「下流の」ペーシングサテライトに到達することができる。ツェナーダイオードは、Ｓ２＿ｏｕｔとＳ１＿ｏｕｔとの間の電圧が対応するツェナーのしきい電圧を越えないよう万全を期し、それにより「下流の」ペーシングサテライトを過電圧から保護する。

一実施形態では、レジスタ５４１２、５４１３、５４１６、および５４１８は各々、約２，０００ｋΩの抵抗を有する。さらに別の実施形態では、約２，０００ｋΩより大きい抵抗が可能である。コンデンサ５４３０および５４３２は各々、約５００ｐＦのキャパシタンスを有する。さらに別の実施形態では、約５００ｐＦより大きいキャパシタンスが可能である。

ＰＭＯＳトランジスタ５４０２および５４０４の設計、およびＮＭＯＳトランジスタ５４０６および５４０８の設計は、各々、１０，０００の幅対長さの比を有する。さらに別の実施形態では、ラムダベースのＣＭＯＳ設計ルールに基づけば、これらのトランジスタの長さは実質的に２ラムダであり、これらのトランジスタの幅は実質的に２００００ラムダである。１ラムダは、一般的にトランジスタチャネルの長さである「最小」マスク寸法の二分の一に等しいことに留意されたい。他の幅対長さのサイズおよび特定の幅または長さのサイズは可能である。

図５５に、本発明の一実施形態による、電流ミラーを用いて電極をバスワイヤから隔離する構成を図解した略回路図を示す。図５４に示すＲ−Ｃフィードバック回路は、チップスペースを消費する大きいコンデンサを含むかもしれない。さらに、ＭＯＳＦＥＴトランジスタを伴うレジスタ（例えば、詰め込まれた、長いゲート領域）の製造では、正確な抵抗を生成しないかもしれない。

図５５に示す回路は、除細動中、電流ミラーを用いて電極をバスワイヤから隔離する。Ｓ２＿ｉｎ側で、ＰＭＯＳトランジスタ５５１２、５５１４、およびレジスタ５５２０が電流ミラーを形成している。電極が誘起高電圧にあるときは、この電圧がＰＭＯＳトランジスタ５５０４をオンとし、ＰＭＯＳトランジスタ５５１４およびレジスタ５５２０を含む電流ミラーの電流定義枝に到達する。レジスタ５５２０は、電流定義枝を経由してＳ２＿ｉｎに向かって流れる電流が十分に小さい、例えば１ｍＡとなるように選択される。ＰＭＯＳトランジスタ５５１２は、それ自体を経由して流れる電流が定義枝に流入する電流よりも実質的に大きく（例えば１０ｍＡ）なるように選択される。この構成は、電極が高電圧にあるときに、十分な電流がＰＭＯＳトランジスタ５５０２のゲートに流入してその電圧を引き上げ、それによりＰＭＯＳトランジスタ５５０２を素早くオフとすることができることを保証する。

通常ペーシング中、Ｓ２＿ｉｎは、ダイオード接続されたＰＭＯＳトランジスタ５５１４をオンとし、レジスタ５５２０を通る電流を生成する。その結果、ＰＭＯＳトランジスタ５５１２も、ＰＭＯＳトランジスタ５５０２のゲートから流れ去る電流を生成し、それによってＰＭＯＳトランジスタ５５０２のゲート電圧が減少し、ＰＭＯＳトランジスタ５５０２をオンとし、ペーシングパルスを通過させる。

ＮＭＯＳトランジスタ５５１６および５５１８、ならびにレジスタ５５２２を含むＳ１＿ｉｎ側の電流ミラーは、同様の方法で機能する。除細動中、Ｓ１＿ｉｎは誘起高電圧を呈し、その結果、レジスタ５５２２を経由してＮＭＯＳトランジスタ５５１８に向かって流れる電流が生じる。電流ミラーの電流生成側にあるＮＭＯＳトランジスタ５５１６は、そこで生成された電流がＮＭＯＳトランジスタ５５１８を通って流れる電流よりも実質的に大きくなるように選択される。その結果、ＮＭＯＳトランジスタ５５０８のゲート内に貯蔵された電荷が瞬時に減少し、ＮＭＯＳトランジスタ５５０８をオフとする。

通常ペーシング中、Ｓ１＿ｉｎは、ダイオード接続されたＮＭＯＳトランジスタ５５１８をオンとし、レジスタ５５２２を経由してＳ１＿ｉｎに向かって流れる電流を生成する低電圧戻り回路を提供する。その結果、ＮＭＯＳトランジスタ５５１６も、ＮＭＯＳトランジスタ５５０８のゲートに流入する電流を生成し、それによってＮＭＯＳトランジスタ５５０８のゲート電圧が増大し、ＮＭＯＳトランジスタ５５０８をオンとし、ペーシングパルスを通過させる。

一実施形態では、レジスタ５５２０は、約５０，０００Ωの抵抗を有する。レジスタ５５２２は、約１，０００Ωの抵抗を有する。さらに別の実施形態では、他の値の抵抗が可能である。Ｓ２＿ｉｎおよびＳ１＿ｉｎに連結されたコンデンサは、各々、１ｐＦのキャパシタンスを有する。さらに別の実施形態では、１ｐＦより大きいキャパシタンスが可能である。

一実施形態では、ＰＭＯＳトランジスタ５５１４は、約１００ラムダの幅および約２ラムダの長さを有する。ＰＭＯＳトランジスタ５５１２は、約１０００ラムダの幅および約２ラムダの長さを有する。ＰＭＯＳトランジスタ５５０２および５５０４は、各々、約１０，０００ラムダの幅、および約２ラムダの長さを有する。ＮＭＯＳトランジスタ５５１８は、約６０ラムダの幅および約２ラムダの長さを有する。ＮＭＯＳトランジスタ５５１６は、約６００ラムダの幅および約２ラムダの幅を有する。ＮＭＯＳトランジスタ５５０６と５５０８の両方は、各々、約１０，０００ラムダの幅および約２ラムダの長さを有する。これらのトランジスタに対する他の値の幅および長さは可能である。

ＰＭＯＳトランジスタ５５０２および５５０４の設計、およびＮＭＯＳトランジスタ５５０６および５５０８の設計は、各々、１０，０００の幅対長さの比を有する。さらに別の実施形態では、ラムダベースのＣＭＯＳ設計ルールに基づけば、これらのトランジスタの長さは実質的に２ラムダであり、これらのトランジスタの幅は実質的に２００００ラムダである。１ラムダは、一般的にトランジスタチャネルの長さである「最小」マスク寸法の二分の一に等しいことに留意されたい。他の幅対長さのサイズおよび特定の幅または長さのサイズは可能である。

（オフチップコンデンサ）
大きいエネルギー貯蔵を必要とする集積回路上に用いることができるコンデンサ、またはバイパスコンデンサを必要とする集積回路が必要である。集積回路チップ上にキャパシタンスを備えるために現在採用されている方法の１つは、コンデンサをシリコン自体の上に統合する方法である。本発明の実施形態は、両方とも引用によりそれらの全体が本明細書に組み込まれる、２００５年１２月２２に出願された係属中の国際出願ＰＣＴ／ＵＳ２００５／０４６８１１号「Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」、および２００５年１２月２２に出願された係属中の国際出願ＰＣＴ／ＵＳ２００５／０４６８１５号「Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」に関連する。

コンデンサを直接チップ内に製造する方法は、単純明快な製造手法となり、効果的なキャパシタンスが得られる。しかしながら、これらの工学的設計は、一定の制限を有する。例えば、チップ上で非常に大きい割合のスペースを占有するという犠牲を払って、比較的少量のキャパシタンスが達成される。場合によっては、チップスペースの損失により、望ましい追加回路の可用性が、それに付随する追加の特徴と共に限定される。いくつかの例では、より大きいチップを備えて、この不利益を制限することができる。しかしながら、より大きいチップは、チップ封入に関するサイズ制限により、非現実的かもしれない。

集積回路チップ上にキャパシタンスを備える代替的手法は、集積回路と同一のパッケージ内に別個のコンデンサを備える手法である。集積回路と同一のパッケージ内に別個のコンデンサを備えることで、チップ上における他の回路用のスペースが解放される。付随する追加の特徴を有する追加回路はチップに組み込むことができるため、この手法は、直接チップに統合されたコンデンサに勝る利点を有する。しかしながら、別個のコンデンサは、完成品の複雑さのみならず、組み立て工程の複雑さも増大させ、製品原価および負荷リスクを増大させる。１つのパッケージ内に１つより多い構成要素を配置することも必要となる。単一ユニットと違い、装置に追加の破損点が持ち込まれ、追加の破損点は望ましいものではない。

集積回路上にキャパシタンスを備える別の手法は、１つの回路基板上に集積回路とコンデンサを取り付ける手法である。パッケージ全体が１パッケージ内に配置される。この場合もまた、この手法は、ほとんどの場合に実用に供されるには構成要素を多く含み過ぎる。

もし、チップ表面を占有しないが、別個のコンデンサユニットの設計上の不利益を招かないキャパシタンスが利用可能であれば、超小型回路設計業界における重要な前進となろう。植え込み型医療装置に対する特別な利点と共に、そのような前進の特別な適用可能性は医療装置にあろう。本発明は、はじめて、これまで利用不可能であったこれらの特徴を提供する。

本発明は、物理的にＩＣチップに近い構造物の表面を活用し、別個のコンデンサユニットなくしてキャパシタンスを提供する。一実施形態では、チップのハーメチックシールに用いられるＭＥＭＳパッケージの内側表面を用いて、エネルギー貯蔵コンデンサを提供する。このオフチップ統合コンデンサという新機軸の導入の利点は、完成パッケージを大幅に大きく、またはより複雑にすることなく、相当な大きさのコンデンサがシステムに利用可能となる点である。

オフチップ統合コンデンサという本新機軸では、装置が、チップパッケージ自体を効果的にコンデンサに変換する。従来のチップパッケージに追加するのは、装置の内側への少数の材料層で十分である。電極のような別の関連する装置部材も活用して、オフチップ統合コンデンサを備えることができる。

このオフチップ統合コンデンサは、追加の利点と共に、よりかさばる、先行技術のコンデンサのもつすべての多用性を有している。例えば、本発明によるオフチップ統合コンデンサは、システムの必要性に応じて、エネルギー貯蔵用またはバイパス用に用いることができる。

オフチップ統合コンデンサのキャパシタンスは、厚さ、誘電体材料、および当業界の通常の技術者によく知られている他の変数を変えることによって調整することができる。例えば、スペーシングｄで面積Ａの２つの平面電極で構成されたコンデンサのキャパシタンスは、次式にほぼ等しい。

ここで、
ε_０は真空の誘電率
ε_ｒ用いられる絶縁体の比誘電率
Ｃは得られるキャパシタンス
である。

約１μｍ^２の表面積を有するコンデンサ材料、二酸化ケイ素の比誘電率、３．９、および蓄電板間の種々のスペーシングを仮定すれば、様々なキャパシタンス値を得ることができる。２５μｍの厚さは、約６．９ｆＦのキャパシタンスを達成する。同様に、１０μｍの厚さは、約０．３４５ｆＦのキャパシタンスを達成する。さらに、１μｍの厚さは、約０．０７ｆＦのキャパシタンスを達成する。

キャパシタンスは、約０．０７ｆＦから約６．９ｆＦ、より具体的には約０．２ｆＦから約１ｆＦ、最も具体的には約０．４ｆＦのレベルで達成することができる。

充電量は、次式によって定義される。
Ｑ＝Ｃ・Ｖ
ここで、
Ｑは電荷
Ｃはキャパシタンス
Ｖはコンデンサ上に貯蔵される電圧
である。

本システムの一実施形態は、それが約５ボルト〜約１０ボルトで役に立つ装置の用途に適切な、適度にロバストな容量を提供する。例えば、コンデンサ上に貯蔵された５Ｖで、オフチップ統合コンデンサは、約０．３５ｆＣ〜約３５ｆＣ、より具体的には約１ｆＣ〜約５ｆＣ、最も具体的には約２ｆＣ、電荷を保持することができる。

本発明による統合型オフチップキャパシタンス設計は、先行技術のキャパシタンス手法に勝るいくつかの利点を有する。第１に、コンデンサの機能を失うことに伴うリスクなくして、チップの「不動産」で莫大な利益がある。実際、本発明による構成概念によって得られるコンデンサは、本質的に統合されており、以前の方法によるコンデンサより信頼性がある。追加の利点は、この改善された設計が先行技術の手法より低コストである点である。さらなる利点は、組み立てがより簡単であることから組み立て速度が加速され、生産時間が短縮される点、および不適切な取り扱いによってもたらされる不具合およびストレスを制限する点である。

本発明の一実施形態を以下に説明するが、本発明は、ＭＥＭＳ実装装置のすべての内側表面に用いることができる。例えば、ビアおよび端子開口部を用いて、コンデンサ構造体をＩＣに取り付けることができる。このＩＣは、パッケージの上面に置かれていても、底面に置かれていてもよい。

一実施形態では、チップのハーメチックシールに用いられるＭＥＭＳパッケージの内側表面を用いて、エネルギー貯蔵コンデンサが提供される。コンデンサは、コンデンサの表面積を最適化するための高多孔質材料の薄い層を堆積させることによって製造することができる。次いで、コンデンサの１つの板を形成するために、導体材料が堆積される。この上に堆積されるのは、コンデンサ用の誘電体を生成するための絶縁体である。この絶縁体は、高度の多孔率を有するのが好ましいであろう。この材料が低誘電体であれば、統合型オフチップキャパシタンス装置の多くの実施形態に望ましい特性となる。最終段階として、コンデンサの第２の板を形成するために、導体材料が堆積される。

図解するために、図５６Ａに、統合型オフチップキャパシタンス装置製造の初期段階の一例の流れ図を示す。第１の段階Ａは、ＩＣチップの挿入前の中身のない空洞、チップパッケージ５６０１を示している。チップパッケージ５６０１は一般的にはシリコンで構築されるが、これに関しては他の材料も有用である。

図５６Ｂに、絶縁体５６０３の層で覆われたチップパッケージ５６０１の同一の空洞を示す。絶縁体５６０３は、一般に、高度の多孔率を有する。この特質により、絶縁体５６０３の表面積は、絶縁体５６０３が中に存在するチップパッケージ５６０１内の空洞の物理的表面積と比較して大きく保たれる。絶縁体５６０３を製造するために用いられる材料は、一般に、低誘電特性を有することになる。絶縁体５６０３を製造するために用いられる材料のこの特性により、寄生コンデンサの潜在的生成が回避される。

図５６Ｃに絶縁体５６０３の上への導電層５６０５の塗布を示す。この製造段階で、最終組み立てされた統合型オフチップコンデンサの底板が形成される。

図５６Ｄに、誘電体材料５６０７の層の追加を示す。
図５６Ｅに、第２の導電層５６０９の追加を示す。第２の導電層５６０９の追加によって、統合型オフチップコンデンサの第２の板が備えられる。この追加によって、装置のコンデンサ構成要素が完了する。

図５６Ｆに、新たなコンデンサの最上層上、すなわち第２の導電層５６０９上に生成された開口部５６１１を示す。開口部５６１１は、コンデンサの第１の板まで誘電体を貫通して設けられる。

図５６Ｇでは、ＩＣデバイス５６１５は、パッド５６１３を介して第２の導電層５６０９に取り付けられることができる。導電層５６０５は、パッド５６１３を介してＩＣデバイス５６１５に取り付けることができる。

図５６Ｈに、統合型オフチップコンデンサに対する最終工程段階を示す。図５６Ｇに示す建造物全体の上に、絶縁体５６１９が注入される。絶縁体５６１７は、統合型オフチップコンデンサおよびそれと関連するＩＣデバイス５６１５を保有する働きをする。

本発明の一実施形態に関して、図５７に統合型オフチップコンデンサ装置５７１９に取り付けることができる一方向ＩＣデバイス５７１５を示す。図５７は、陽極ワイヤ５７２１と、陰極ワイヤ５７２３とを含む。陽極ワイヤ５７２１は、パッド５７２７を介してＩＣデバイス５７１５に取り付けることができる。ＩＣデバイス５７１５は、パッド５７２９および５７３１を介して統合型オフチップキャパシタンス装置５７１９に取り付けることができる。電極５７１６は、統合型オフチップキャパシタンス装置５７１９によって電力を供給される。

統合型オフチップキャパシタンス装置５７１９は、通常、陽極ワイヤ５７２１から整流ダイオード５７２５に流れ、統合型オフチップキャパシタンス装置５７１９を経由し、陰極ワイヤ５７２３を通って戻るペーシングパルスによって充電される。ペーシングパルスは、統合型オフチップキャパシタンス装置５７１９上に貯蔵される前に、整流ダイオード５７２５によって整流される。統合型オフチップキャパシタンス装置５７１９は、数ナノファラッドから数十ナノファラッドまでのキャパシタンスを加えることができる。これらのレベルは、バーストモードで動作する装置に対し、容易に適切な電力を供給する。

（植え込み型オンチップコンデンサ）
大きなエネルギー貯蔵を必要とする集積回路、またはバイパスコンデンサを必要とする集積回路が必要である。集積回路チップ上にキャパシタンスを備えるために現在用いられている方法の１つは、コンデンサをシリコン自体の上に統合する方法である。

コンデンサを直接チップ内に製造する方法は、単純明快な製造手法となり、効果的なキャパシタンスが得られる。しかしながら、これらの工学的設計は、一定の制限を有する。例えば、チップ上で非常に大きい割合のスペースを占有するという犠牲を払って、比較的少量のキャパシタンスが達成される。場合によっては、チップスペースの損失により、望ましい追加回路の可用性が、それに付随する追加の特徴と共に限定される。いくつかの例では、より大きいチップを備えて、この不利益を制限することができる。しかしながら、より大きいチップは、チップ封入に関するサイズ制限により、非現実的かもしれない。

集積回路チップ上にキャパシタンスを備える代替的手法は、集積回路と同一のパッケージ内に別個のコンデンサを備える手法である。集積回路と同一のパッケージ内に別個のコンデンサを備えることで、チップ上における他の回路用のスペースが解放される。付随する追加の特徴を有する追加回路はチップに組み込むことができるため、この手法は、直接チップに統合されたコンデンサに勝る利点を有する。しかしながら、別個のコンデンサは、完成品の複雑さのみならず、組み立て工程の複雑さも増大させ、製品原価および負荷リスクを増大させる。１つのパッケージ内に１つより多い構成要素を配置することも必要となる。単一ユニットとは違い、装置に追加の破損点が持ち込まれ、追加の破損点は望ましいものではない。

集積回路上にキャパシタンスを備える別の手法は、１つの回路基板上に集積回路とコンデンサを取り付ける手法である。パッケージ全体が１パッケージ内に配置される。この場合もまた、この手法は、ほとんどの場合に実用に供されるには構成要素を多く含み過ぎる。

もし、チップ表面を占有しないが、別個のコンデンサユニットの設計上の不利益を招かないキャパシタンスが利用可能であれば、超小型回路設計業界における重要な前進となろう。植え込み型医療装置に対する特別な利点と共に、そのような前進の特別な適用可能性は医療装置にあろう。本発明は、初めて、これまで利用不可能であったこれらの特徴を提供する。

本発明は、物理的にＩＣチップに近い構造物の表面を活用し、別個のコンデンサユニットなくしてキャパシタンスを提供する。一実施形態では、チップのハーメチックシールに用いられる保護層または外側表面を用いて、エネルギー貯蔵コンデンサを提供する。この植え込み型オンチップコンデンサという新機軸の利点は、完成パッケージを大幅に大きく、またはより複雑にすることなく、相当な大きさのコンデンサがシステムに利用可能となる点である。

本発明の植え込み型オンチップコンデンサという新機軸では、装置が、チップパッケージの表面を効果的にコンデンサに変える。従来のチップパッケージに追加するのは、装置の外側への少数の材料層で十分である。ハーメチックシールを施す必要がなければ、この植え込み型オンチップコンデンサは、電極をチップから分離する誘電体上に堆積させることができる。

本発明による植え込み型オンチップコンデンサは、回路チップを取り囲む保護層の外側表面上に堆積された容量性材料を用いる。この構造物が身体からのイオン流体と接触すると、それは、電極間の導電経路となる。植え込み型オンチップコンデンサは、小型サイズを保持しながら、極めて高いキャパシタンスを提供する。

一実施形態では、植え込み型オンチップコンデンサは、引用によりその全体が本明細書に組み込まれる、２００６年４月２８に出願された国際出願ＰＣＴ／ＵＳ２００６／０１６３７０号「Ｐｈａｒｍａ−ｌｎｆｏｒｍａｔｉｃｓ Ｓｙｓｔｅｍ」に記載されたシステムに用いられている。植え込み型オンチップコンデンサは、チップの外側表面上に配置してもよく、薬剤活性剤を含有する錠剤の内部に配置しても、それに付着させてもよい。錠剤が摂取されたときに、植え込み型オンチップコンデンサは、胃液を用いて電解コンデンサを生成することができる。そうすることにより、植え込み型オンチップコンデンサは、従来のコンデンサのハーメチックシールのみならず、パッケージされた電解流体をも廃止する。

この植え込み型オンチップコンデンサは、追加の利点と共に、よりかさばる、先行技術のコンデンサのもつすべての多用性を有している。例えば、本発明によるオフチップ統合コンデンサは、システムの必要性に応じて、エネルギー貯蔵用またはバイパス用に用いることができる。

植え込み型オンチップコンデンサのキャパシタンスは、厚さ、および当業界の通常の技術者によく知られている他の変数を変えることによって調整することができる。例えば、スペーシングｄで面積Ａの２つの平面電極で構成されたコンデンサのキャパシタンスは、次式にほぼ等しい。

ここで、
ε_０は真空の誘電率
ε_ｒ用いられる絶縁体の比誘電率
Ｃは得られるキャパシタンス
である。
充電量は、次式によって定義される。
Ｑ＝Ｃ・Ｖ
ここで、
Ｑは電荷
Ｃはキャパシタンス
Ｖはコンデンサ上に貯蔵される電圧
である。

植え込み型オンチップコンデンサの電極は、様々な構成に設計することができる。植え込み型オンチップコンデンサの一実施形態では、コンデンサを構成する電極は、柱状に形成することができる。これにより、より高い柱から追加された追加表面積を、植え込み型オンチップコンデンサが活用することが可能となる。植え込み型オンチップコンデンサの電極は、基板の両側に配置することができる。これが、特定の用途において有益となることができる異なるフォームファクタとなる。

植え込み型オンチップコンデンサは、並列に配列することもできる。植え込み型オンチップコンデンサは、１つより多いコンデンサを含むことができる。多数の植え込み型オンチップコンデンサを、直列に接続することができる。コンデンサを直列に配置することにより、より高い電圧が可能となるか、または電圧をより多くの電極にわたって分散させ、それによってそれらの電極がより少ない電圧を個々に保持することを可能にすることができる。これは、より大きい電圧を必要とするが、所与のコンデンサ上の最大電圧を越えることなく、例えば水の窓（ｗａｔｅｒ ｗｉｎｄｏｗ）を破壊することなく、またはホストに悪影響を与えることなくそうする必要がある用途に対しては利点となることができる。

植え込み型オンチップコンデンサの一実施形態では、電極は体液を電極板に到達させることになる多孔質材料で覆われている。高多孔質材料は、流体が確実に電極との接触を続けるようにし、体内に存在するかもしれないあらゆる残屑から電極の表面を防御する。これにより、依然としてコンデンサを機能させながら、体内の何もが導電経路を妨げないことになる。

植え込み型オンチップコンデンサは、体内に見出されるような、周囲のイオン流体と接触する構造物の外側表面上に堆積された容量性材料を用いる。この設計は、小さい装置外形寸法を維持しながら極めて高いキャパシタンスを提供し、それを植え込み型医療装置に理想的なものとしている。本発明による植え込み型オンチップコンデンサは、システムの必要性に応じて、エネルギー貯蔵用またはバイパス用に用いることができる。

植え込み型オンチップコンデンサは、そのような装置を設計するために以前必要とされた大きさを有せずに、電解コンデンサの能力を有する。植え込み型オンチップコンデンサは、チップの外側に配置され、封入を必要としない。チップ上に余分な空間を取るパッケージ化がないため、このコンデンサは、同じキャパシタンスを提供しながら、より小さくすることができる。植え込み型オンチップコンデンサは周囲の自然発生的なイオン流体を用いるため、イオン溶液を缶または容器に封入する必要がない。これは、コンデンサ用の空間をよりいっそう節約し、より小さい装置サイズを可能にする。

一実施形態では、植え込み型オンチップコンデンサは、引用によりその全体が本明細書に組み込まれる、２００６年４月２８に出願された国際出願ＰＣＴ／ＵＳ２００６／０１６３７０号「Ｐｈａｒｍａ−ｌｎｆｏｒｍａｔｉｃｓ Ｓｙｓｔｅｍ」に記載されたシステムに用いることができる。本発明による植え込み型オンチップコンデンサは、薬剤活性剤を含有する錠剤の外側表面上に配置することができる。錠剤が体内に摂取されたときに、コンデンサを動作させるのに必要なイオン流体としての役割を果たす胃液に錠剤が接触する。コンデンサの小さい輪郭は、この用途、および心臓移植、脊椎移植、耳移植、網膜移植、胃移植のような多くの他の用途に対して理想的である。

植え込み型オンチップコンデンサは、引用によりその全体が本明細書に組み込まれる、２００６年４月１２に出願された米国仮出願第６０／７９１，２４４号「Ｖｏｉｄ−Ｆｒｅｅ Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」に記載されたシステムに用いることができる。ハーメチックシールを必要とする用途に対しては、植え込み型オンチップコンデンサは、外側表面上に堆積され、ハーメチックシールから突出する回路端子に接続され得る。

図５８に、中に多孔質電極材料５８０１が、基板５８０３上で同一平面上にあるように、２つの間に適切な領域および距離間隔５８０５を置いて並べて堆積された、植え込み型オンチップコンデンサの一実施形態を示す。距離間隔５８０５は、約０．２５μｍ〜約１０．０μｍ、より具体的には約３．０μｍ〜約８．０μｍ、最も具体的には約５．０μｍとすることができる。

図５９に、電極５９０７が柱として形成された別の実施形態を示す。この配列は、柱の側面上の表面積が追加されるという利点を与える。代替的に、電極は、回路チップの表面になじむことができる多くの他の形状に堆積することができる。距離間隔は、約０．２５μｍ〜約１０．０μｍ、より具体的には約３．０μｍ〜約８．０μｍ、最も具体的には約５．０μｍとすることができる。

図６０に、電極６００１を基板６００３の両側に配置することができる、植え込み型オンチップコンデンサの一実施形態を示す。これは、狭く、細長い輪郭を必要とする用途に対して好都合となることができる異なるフォームファクタを提供する。

図６１に、電極材料６１０１が同心円に形成された、植え込み型オンチップコンデンサの別の実施形態を示す。距離間隔６１０５は、約０．２５μｍ〜約１０．０μｍ、より具体的には約３．０μｍ〜約８．０μｍ、最も具体的には約５．０μｍとすることができる。別の実施形態では、電極材料６１０１は、より多くの同心円を形成することによって、直列に配置される。

電極材料６１０１は、任意の容量性材料から作ることができる。生物学的用途では、体内での使用に対して安全な任意の材料を用いることができる。プラチナイリジウムは、その高いキャパシタンスのため、およびそれが植え込み可能な材料として定着しているため、植え込み型オンチップコンデンサに用いるのに適している。

合金および他の不活性物質も、潜在的に材料となることができる。比較的厚くかつ多孔質の層に堆積することができる材料を選択することができる。陰極アーク堆積法を用いて、大きいキャパシタンスを生成するのに必要な表面積および多孔率をもたらすことができる。電極材料６１０１は、厚さ約２．０μｍ〜約２００μｍ、より具体的には厚さ約１０μｍ〜約４０μｍ、最も具体的には厚さ約１５μｍ〜約３０μｍとすることができる。
酸化することができる金属も、電極材料６１０１に適している。チタニウムは、陰極アークによってその純粋な形で堆積させ、キャパシタンスを提供することができる。酸化チタンの表面は、植え込み型オンチップコンデンサに対する保護層となる。酸化層は、植え込み型オンチップコンデンサのドレインを減らし、電極６１０１を保護する。保護層も、事偶発的な放電からさらに保護する。タンタルは、陰極アークによって堆積させ、次に酸化させることができる別の材料である。酸化チタンおよび酸化タンタルは、陰極アーク堆積法によって堆積させることができる。

電極材料６１０１として用いることができる他の材料には、限定するものではないが、マイクロ酸化物およびナノ多孔性酸化物、窒化物、炭化物、酸窒化物およびＰｔＯｘ、ＩｒＯｘ、ＰｄＯｘ、ＯｓＯｘ、ＰｈＯｘ、ＰｔＮ、ＩｒＮ、ＰｄＮ、ＲｈＮ、ＡｕＮ、ＰｔＣ、ＩｒＣ、ＰｄＣ、ＡｕＣ、ＰｔＯＮ、ＰｄＯＮ、ＩｒＯＮ、ＲｈＯＮ_、ＰｔＣＮ、ＰｄＣＮ、ＩｒＣＮ、ＲｈＣＮのような白金族材料の炭窒化物が含まれる。コンデンサは、ＴｉＯ２およびＡＩ２Ｏ３、ＴｉＯＮ、ＡＩＯＮ、ＴｉＣ、ＡＩＣ、ＴｉＣｎ、ＡＩＣＮ、 ＴｉＣＮ、ＡＩＣＮの多孔性化合物、マイクロ多孔性化合物およびナノ多孔性化合物も含むことができる。

体内に摂取可能な装置への用途に電極材料６１０１を用いるためには、それは飲み込まれることになるが、過度に高い機械的強度を有する必要はないので、それは、適度に、物理的、機械的および化学的に安定し、かつ堅牢であることが必要である。植え込み型オンチップコンデンサは、それが胃まで移動し、胃液によって活性化される短時間の間を耐え抜く必要がある。

図６２に、本発明者らの一部によって行われた実験から得られたデータを示す。両電極をプラチナイリジウムで作製したコンデンサを製造した。電極は、約７．１ｍｍ^２の面積を有し、３．４４ｍＣ／ｃｍ^２のキャパシタンスを保持した。キャパシタンスは、異なる速度で電圧を走査し、コンデンサを通過した電流の量を測定して求めた。実験は、２つの異なる走査速度で、約−０．２Ｖ〜約０．２Ｖの範囲の電圧で実行した。キャパシタンスは、電流を電圧の経時変化で除算して計算した。

同様の実験を、はるかに広い電圧範囲にわたり、プラチナイリジウム植え込み型オンチップコンデンサを用いて行った。その設定では、コンデンサは、約１０ｍＣ／ｃｍ^２のキャパシタンスをもたらした。

植え込み型オンチップコンデンサは、約０．５ｍＣ／ｃｍ^２〜約５０ｍＣ／ｃｍ^２、より具体的には約１ｍＣ／ｃｍ^２〜約２５ｍＣ／ｃｍ^２、最も具体的には約３ｍＣ／ｃｍ^２〜約１０ｍＣ／ｃｍ^２のキャパシタンスをもたらすことができる。

図６３は、７．１ｍｍ^２の面積を有するプラチナイリジウム−プラチナイリジウム電池の電圧保持率を示したグラフである。植え込み型オンチップコンデンサを０．５Ｖで１２０秒間充電し、次いで電源を遮断し、植え込み型オンチップコンデンサが半ボルトをどの程度良好に保持するかについて観察した。グラフから見て取れるように、植え込み型オンチップコンデンサは、約４３２ｍＶで開始する場合、効率の悪さを少々有する。約４分間で、電圧は、約４０２ｍＶまでしか降下しない。コンデンサを酸化保護層を有するチタニウムのような金属で作製すれば、自己放電は、はるかに小さくなるであろう。

図６４に、多孔質材料６４０９で覆われた、基板６４０３上に電極材料１を有する植え込み型オンチップコンデンサの一実施形態を示す。多孔質材料９は、流体を保持し、電極材料６４０１の表面が体内の残屑によって妨げられるのを防止することになる。導電経路は、なおも、多孔質材料６４０９を通って２つの電極６４０１間にわたることができる。

多孔質材料６４０９は、二酸化チタンのようないくつかの材料を用いて製造することができる。二酸化チタンは、陰極アーク堆積法を用いて極めて多孔質な状態で塗布することができ、体内で溶解または腐食しないため、理想的な物質である。

液体を保持することができる、酢酸セルロースまたは多孔質ポリエチレンのような他の多孔質材料も用いることができる。液体が電極材料６４０１に浸透することができる必要があるので、多孔率は、多孔質材料６４０９の最も重要な物理的特徴である。孔に残屑が詰まったときでさえも、液体は依然として電極１の周りに閉じ込められているように、最小の厚さで塗布する必要がある。多孔質材料は、厚さ約５μｍ〜約７５μｍ、より具体的には厚さ約１５μｍ〜約４０μｍ、最も具体的には、厚さ約２０μｍ〜約３０μｍとなろう。多孔質層は、上述のいずれの電極構成にも適用することができる。

図６５、図６６、および図６７に、直列に配置された電極材料１を示す。一対の電極が体内に存在するような水溶液中に置かれると、それらの電極は、水を分解し始めるまでに、約１ボルトから約１．２ボルトより多くを貯蔵することができない。より高い電圧が所望される場合、本発明による植え込み型オンチップコンデンサを直列に配置することができる。植え込み型オンチップコンデンサを直列に配置することにより、電圧を電極間に拡散することが可能となり、これによりいずれの２つの電極の間でも１ボルトまたは１．２ボルトより多くが貯蔵されることはなくなり、従って、水の窓を破壊することはない。より高い電圧を回避するために、電極の各々を他から適切に離間させることができる。

例として、図６５に、一連の本発明の植え込み型オンチップコンデンサが水の窓を破壊することなく合計３Ｖの電荷を貯蔵することができる方法を示す。図６７に、各電極にわたって電圧を低下させ、特定の生物学的用途に対して電極をより安全にするために、５つの電極１を用いる能力を有する設計を示す。図６７の場合、電極１間に４つの０．２Ｖの電荷が貯蔵されており、合計０．８Ｖの電荷をもたらしている。
別の実施形態では、本発明による植え込み型オンチップコンデンサは、イオン流体を充填した膜内に封入することができる。これは、植え込み型オンチップコンデンサが体液の必要なくして動作することを可能にする。そのような膜の利用は、体液が存在しない場合、または存在にムラがある場合に有用となろう。

（データクロック回復）
本発明による制御回路のいくつかの実施形態では、制御回路は、２本のワイヤ、Ｓ１およびＳ２のみを介して制御装置に取り付けられている。同一の２本のバスワイヤにいくつかの制御回路を並列に取り付けてもよい。各制御回路は、その後、１つ以上のエフェクタを制御することができる。制御回路は、エフェクタを、Ｓ１、Ｓ２、に連結されるように設定するか、または中立の高インピーダンス状態に設定する。次いで、Ｓ１またはＳ２を通じて、接続された各エフェクタに信号を送信してもよく、エフェクタから信号を受信してもよい。２本だけのワイヤですべての通信、電力供給、エフェクタを往復する信号を処理するため、任意の所与の時刻に、様々な信号がバスワイヤＳ１およびＳ２上に存在する。存在する可能性がある他の信号と混同しない方法で制御装置に正確にコマンドを送達するデータ符号化スキームを提供する。これを達成し、同時に、クロックを取得し、かつ同一の信号から電力を生成する、効率的な符号化スキームおよび復号回路を提供する。

図６８に、すべてを体内に植え込むかまたは挿入することができる多数の制御回路６８０２が各々導体６８０６および６８０８を通じて制御装置回路６８０４に接続された、本発明の一実施形態を示す。各制御回路６８０２は、制御装置回路６８０４によって個々にアドレス指定可能とすることができる。各制御回路６８０２は、局所的に接続することができる１つ以上のエフェクタの状態を設定することができる。導体６８０６および６８０８は、制御回路６８０２にコマンドおよび電力を送信し、関連するエフェクタを通じて信号を送信し、エフェクタおよび制御回路６８０２から返された信号を受信するために用いることができる。ペースメーカリードの場合、制御回路６８０２は、１つ以上の電極に接続することができる。電極は、ペースまたは検出するように設定することができ、ペーシングパルスおよび検出信号は、導体６８０６および６８０８上に伝わることができる。

本発明によるＤＣＲ回路は、導体上に存在する可能性がある何らかの他の信号から区別することができるように符号化されたデータを復号する能力を有する。ＤＣＲ回路は、クロックおよび電力をデータストリームから抽出することができる能力も備えている。図６９に、データ符号化スキームの一実施形態を示す。図示された波形は、導体６８０６および６８０８であるＳ１およびＳ２の両端の差動電圧信号を表している。この実施形態では、用いられる信号はＳ２−Ｓ１である。ビット０ ６９０２は、高電圧＋Ｖｂｉｔ０ ６９０４まで上昇し低電圧−Ｖｂｉｔ０ ６９０６まで下降する方形波の２つの全サイクルで表されている。ビット１ ６９０８は、＋Ｖｂｉｔ０ ６９０４まで上昇し−Ｖｂｉｔ０ ６９０６まで下降する第２の全サイクルが後続する、より低い高電圧＋Ｖｂｉｔ１ ６９１０まで上昇し同じ低電圧−Ｖｂｉｔ０ ６９０６まで下降する１サイクルで表されている。スタートビット６９１２は、より高い低電圧−Ｖｓｔａｒｔ６９１４まで下降し完全な高電圧６９０４まで上昇する方形波の１サイクルによってのみ表されている。一実施形態では、電圧＋Ｖｂｉｔ ０６９１２は約＋４Ｖとすることができ、電圧＋Ｖｂｉｔ１ ６９１０は、約＋１Ｖとすることができ、電圧−Ｖｂｉｔ０ ６９０６は約−４Ｖとすることができ、電圧−Ｖｓｔａｒｔ６９１４は約−１Ｖとすることができる。この符号化スキームは、本発明による実施形態を用いて利用可能な種々の手法の一例に過ぎない。例えば、任意の電圧値またはビットの割り当てを用いることができる。

電源および基準電圧は、両方とも、図７０の回路によって生成される。Ｖｈｉｇｈ＿ｄｃｒ７００２は、Ｓ２を下回るダイオード降下電圧である。Ｖｌｏｗ＿ｃｏｒｅ７００４は、Ｓ２を上回るダイオード降下電圧である。ツェナーダイオード７００６は、５Ｖの降伏電圧を有し、Ｖｈｉｇｈ＿ｄｃｒ７００２とＶｌｏｗ＿ｃｏｒｅ７００４との間の５Ｖの差を保持する。上の例を用い、ダイオード７００８および７０１０は１Ｖの降伏電圧を有すると仮定すれば、Ｓ２とＳ１との間の差動電圧が４Ｖまで上昇すると、Ｖｈｉｇｈ＿ｄｃｒは３Ｖとなり、Ｖｌｏｗ＿ｃｏｒｅは−２Ｖとなる。差動電圧が−４Ｖまで降下すると、Ｖｌｏｗ＿ｃｏｒｅは−３Ｖとなり、Ｖｈｉｇｈ＿ｄｃｒは２Ｖとなる。次いでＶｈｉｇｈ＿ｄｃｒおよびＶｌｏｗ＿ｃｏｒｅを電源および各ビットが１であるか、０であるか、それともスタートビットであるかを判断する基準として用いることができる。

図７１に制御回路が入力信号からビットおよびクロック信号を抽出する方法の一実施形態を示す。３つの比較器７１０２、７１０４、および７１０６があり、それらの各々が、Ｖｈｉｇｈ＿ｄｃｒ７００２およびＶｌｏｗ＿ｃｏｒｅ７００４によって電力を供給される。比較器７１０２は、Ｓ２ ６８０８をＳ１ ６８０６と比較する。これによって、ビットの復号に用いることができ、また他の回路ブロックによって用いられるクロック信号Ｄｃｒ＿ｃｌｋ７１０８が得られる。

比較器７１０６は、Ｖｌｏｗ＿ｃｏｒｅをＳ２と比較する。シンボルタイミングに対しクロックを用いて、回路は、方形波の低期間がｖｌｏｗ＿ｃｏｒｅを上回る時を特定することによって、スタートビットが現れる時を判断する。ひとたびスタートビットが発見されれば、後続のビットが復号され、コマンドとなる。

比較器７１０４は、Ｓ２をＶｈｉｇｈ＿ｄｃｒと比較する。この情報は、各シンボル期間の最初の高期間からビットが１であるかそれとも０であるかを判断することによって用いることができる。最初の高期間の電圧がＶｈｉｇｈ＿ｄｃｒを上回っていれば、それはビット０として復号される。あるいは、最初の高期間の電圧がＶｈｉｇｈ＿ｄｃｒを下回っていれば、それはビット１として復号される。

各ビットが０であろうと１であろうと、２つのサイクルが各ビットに対して用いられ、２番目のサイクルは、常に高値に戻る。この段階で電源Ｖｈｉｇｈ＿ｄｃｒ７００２に充電が行われる。もし１つのサイクルだけが用いられ、一連のビット１が送信されれば、電圧はＶｈｉｇｈ＿ｄｃｒを上回らず、電源が垂下することになる。Ｖｈｉｇｈ＿ｄｃｒも基準としての役割を果たすので、Ｖｈｉｇｈ＿ｄｃｒがビット１の高電圧よりも下に垂下するときは、誤りがあり、ビット１はビット０として復号される。完全な高電圧に常に戻ることにより、電源が回復する。Ｖｈｉｇｈ＿ｄｃｒのレベルにいくらかの変動があるが、常に＋Ｖｂｉｔ０と＋Ｖｂｉｔ１の間にとどまり、ビットを正確に復号する。

このスキームは、データ信号自体によって復号回路に電力を供給しながら、ビット０、ビット１、およびスタートビットを同じ周波数で送信することを可能にする。

（ウェイクアップ回路）
植え込み型装置を設計する際の１つの課題は、それらの電力消費を可能な限り制限することである。植え込み型装置の電池を交換または再充電するという標準的な手法は、危険を伴いかつ費用のかかるものであり、電池を交換するために外科的手技を必要とすることが多い。一実施形態では、本発明による回路は、特定のブロックが必要とされないときにそれらの電源を切るスリープモードを含むことによって、電力消費を大幅に減らす。追加の実施形態では、通常の通信中にスリープコマンドを送信することができる。この手法では、回路は、特定のブロックの電源を切るように命じられる。

課題は、回路を起動する必要があるときに出現する。いくつかの実施形態では、他の構成要素との回路の唯一の通信手段である２本のバスワイヤ、Ｓ１およびＳ２にウェイクアップ回路が取り付けられている。追加の実施形態では、コマンド信号を他の制御回路に送信するために同じバスワイヤが用いられ、また、取り付けられたエフェクタを往復する信号を送受信するために用いられている。これらの革新の結果、任意の所与の時刻に、Ｓ１およびＳ２上に広範囲の電圧信号が存在することができる。

特定のウェイクアップ信号に応答することができるが、何らかの他の信号が存在する際に誤った起動を引き起こさないウェイクアップ回路を有することは有益である。バスワイヤ上に存在することになるどのような他の信号とも重複しないが、ウェイクアップ回路によって検出することができるウェイクアップ信号を選択することができる。

一実施形態では、特定の周波数範囲において、ウェイクアップ回路をトリガするためのウェイクアップ信号が選択される。別の実施形態では、特定のレベルにある電圧が選択される。他の実施形態では、周波数と電圧の両方が、回路を起動するための特定の範囲内にある。さらに別の実施形態では、特定の数のパルスが特定の時間内に送信され、ウェイクアップ回路をトリガする。

本発明による回路の実施形態を実証する目的で、２本のバスワイヤ、Ｓ１およびＳ２に取り付けられた制御回路に関する上述の例を検討する。各々が個々に制御装置ＩＣによってアドレス指定可能ないくつかの制御回路を同一のバスワイヤに取り付けることができる。通常の通信信号は、１ＭＨｚの公称周波数、および４Ｖの振幅で伝送することができる。Ｓ１およびＳ２も、各制御回路と関連付けられたエフェクタを往復して信号を送信するために用いることができ、Ｓ１およびＳ２上の電圧レベルは変化することになる。心臓にペーシングパルスを送信するために用いられるペーシングリードの例では、最大約１０ＶのペーシングパルスがＳ１およびＳ２上に存在するかもしれないが、低周波数パルスとして送信される。この例に対しては、＋／−９Ｖの振幅を有する方形波であり、１ＭＨｚの数サイクルが後続する数サイクルに対して約５００ｋＨｚの周波数のウェイクアップ信号が選択される。この理由は、以下の説明を検討すれば明らかになろう。

Ｓ１およびＳ２は、厳密に通信用に用いられるわけではないため、存在する電圧は、回路によって用いられる電源電圧、ＶｈｉｇｈとＶｌｏｗの間にあることができる。この電源は、通常、図７０に示すコンデンサによって保持される。もしＳ１およびＳ２上の信号が、それがＶｈｉｇｈとＶｌｏｗの間にあり、従って論理１でも論理０でもないときに、回路の他の部分を通過することが可能となる場合には、電源は極めて急速に消耗することになる。例えば、もしインバータがＶｈｉｇｈおよびＶｌｏｗによって電力を供給され、入力信号がＶｈｉｇｈとＶｌｏｗの間にある場合、インバータは、その内部の両方のトランジスタをオンとし、ＶｈｉｇｈからＶｌｏｗへのＤＣ経路を生成し、コンデンサの電荷を急速に消耗させる。

同時に、内部電源があちこち移動する。図７０のＶｈｉｇｈ＿ｄｃｒおよびＶｌｏｗ＿ｃｏｒｅに類似する方法で、ＶｈｉｇｈおよびＶｌｏｗが生成される。Ｖｈｉｇｈは、Ｓ２を下回る１つのダイオード降下電圧であり、一方、Ｖｌｏｗは、Ｓ１を上回るダイオード降下電圧である。ＶｈｉｇｈとＶｌｏｗの間に、５Ｖのツェナーダイオードがある。例えば、もしＳ１とＳ２との間の差動電圧が＋９Ｖに上昇すると、Ｖｈｉｇｈは＋８Ｖとなり、Ｖｌｏｗは５Ｖそれを下回った＋３Ｖとなる。もし差動電圧が−９Ｖに降下すると、Ｖｌｏｗは−８Ｖとなり、Ｖｈｉｇｈはそれを５Ｖ上回った−３Ｖとなる。従って、供給を追跡する信号が達成され、回路に到達する信号が供給の途中で終わることがなく、電荷を消耗する。５Ｖを上回るどのような電圧も、それが電源を再充電することになるため、許容され得る。

図７２に、ウェイクアップ回路の残部を通過するすべての信号を確実に正しい論理形式にする回路の実施形態を示す。Ｓ１とＳ２との間にダイオード７２０２およびコンデンサ７２０４がある。電圧が線上にある場合には常に、電圧がコンデンサ７２０４を充電している。コンデンサは、回路の残部に対する電源として機能する。電源電圧Ｖｈｉｇｈ＿ｃｏｒｅはノード７２０６に接続され、Ｖｌｏｗ＿ｃｏｒｅはノード７２０８に接続されている。ノード７２１０は、インバータとして配列されたトランジスタ７２１２および７２１４に対する入力である。

Ｓ１およびＳ２が５Ｖよりも低い電圧信号を搬送している限り、ツェナーダイオード７２１６は降伏しない。従って、入力７２１０での電圧は、レジスタ７２１８を通じてノード７２０８においてＶｌｏｗに向けて引き下げられる。その場合、入力７２１０はデジタルゼロとなり、ＶｈｉｇｈからＶｌｏｗへと電流を消費しない。これは、通信が＋／−４Ｖで搬送される上述の例のような状況に有益である。コマンドがスリープモード中に送信される場合、それらはウェイクアップをアクティブにしない。

ウェイクアップ信号が送信される場合、より高い電圧が用いられる。＋／−９Ｖのウェイクアップ信号に関しては、信号が＋９Ｖとなる第１のサイクルでは、Ｓ２は＋９Ｖ、Ｓ１は０Ｖとなり、信号はコンデンサ７２０４を充電する。次いで、Ｓ２が−９Ｖに降下し、Ｖｌｏｗ＿ｃｏｒｅ７２０８を−８Ｖまで引き下げる。コンデンサ７２０４によって＋９Ｖに保持されているノード７２２０に関しては、ツェナーダイオード７２１６をトリガするのに十分な電圧差がある。次いで、インバータに対する入力７２１０が、９Ｖ−５Ｖ＝４Ｖとなる。ｖｈｉｇｈ＿ｃｏｒｅはＶｌｏｗ＿ｃｏｒｅを上回る１つのツェナーダイオードであるので、Ｖｌｏｗ＿ｃｏｒｅが−８Ｖに引き下げられると、Ｖｈｉｇｈ＿ｃｏｒｅは−３Ｖとなる。その場合入力７２１０はＶｈｉｇｈ＿ｃｏｒｅよりも高いので、入力７２１０は論理１となる。トランジスタ７２１２および７２１４で構成されたインバータの出力における別のインバータ７２２２に関しては、論理１は、本質的に次の回路に通される。

第１のサイクル後、入力７２１０が電源を追跡し、差分信号Ｓ２−Ｓ１は、それが＋／−９Ｖの間で変動している限り送られる。ペーシングパルスのようなウェイクアップ信号ではない信号は、回路のこの部分を通過することが可能である。このため、周波数に基づいて信号を区別する回路部分も存在し得る。

ウェイクアップコマンドが発行されるためには、レジスタ７２２６の設定入力７２２４に送信されるパルスが存在する必要がある。方形波信号は、入力７２２８において回路のこの部分に入る。方形波の高電圧で、コンデンサ７２３０が充電する。電圧信号の低部分では、コンデンサ７２３０が放電する量は、コンデンサ７２３０およびレジスタ７２３２によって決定される時定数に依存する。周波数がカットオフｆ１よりも低い場合、コンデンサ７２３０によって保持された電圧７２３４は、信号電圧が再び高となる時までにはすでに放電され、ノード７２３４でのフリップフロップ７２３６に対する入力はゼロとなる。その場合、出力７２３８は常にゼロとなる。入力信号７２２８の周波数がｆ１を上回る場合、コンデンサ７２３０は、次の高電圧が出現する際に、依然としてノード７２３４において高電圧を保持しており、出力７２３８を論理１とする。フリップフロップ７２４０は、コンデンサ７２４２およびレジスタ７２４４と共に、その入力において同様の接続形態を有する。フリップフロップ７２４０が１を出力するためのカットオフ周波数ｆ２がｆ１と異なるように、値の異なるコンデンサおよび／またはレジスタを選択することができる。例えば、ｆ２をｆ１より高くしてもよい。出力７２３８および７２４６はＮＯＲゲート７２４８に供給される。入力信号の周波数がｆ１を下回る場合、出力７２３８および７２４６は両方とも論理０であり、従って、ＮＯＲゲートの出力７２２４は論理０となる。これにより、ｆ１より低い周波数を有するどのような信号もウェイクアップ信号をアクティブにはしないことが確実となる。

ｆ１からｆ２までの間の周波数では、出力７２３８は１となり、一方で入力７２４６は０となり、ＮＯＲ出力７２２４を論理１とする。これがレジスタ７２２６の設定入力に行き、ウェイクアップコマンドをアクティブにする。スリープコマンドをその後問題なくレジスタ７２２６のリセット入力に送信することができるように、パルスが必要となるため、ＮＯＲ出力は、その後、論理０にされなければならない。これを行うために、回路の入力７２２８に送信されたウェイクアップ信号は、ｆ１からｆ２までの間の期間の後、ｆ２を越える周波数まで上昇する。これが、出力７２３８および７２４６を両方とも論理１とさせ、結果としてＮＯＲ出力７２２４は論理０となる。より高い周波数は、通常の通信周波数と同一とすることができる。ウェイクアップ後、通常、コマンドが送信されるので、これは好都合である。

周波数ｆ１およびｆ２は、ウェイクアップ信号を除くＳ１およびＳ２上に存在することができるすべての信号がｆ１からｆ２までの範囲に入らないように選択される。

ウェイクアップ回路の別の実施形態を図７３に示す。装置に初めて電源が投入される際、またはスリープモードにあった後、Ｖｈｉｇｈ＿ｓｌｅｅｐ７３０２が上昇する。相対的に小さい保持コンデンサ７３０４および小さいダイオード７３０６があり、従って、電圧は急速に上昇する。電圧が上昇する際に、ｒｅｓｅｔ＿ｂ７３０８においてワンショットがある。ｒｅｓｅｔ＿ｂパルスは、レジスタ７３１０、７３１２、および７３１４をクリアする。レジスタ７３１０、７３１２、および７３１４は、０から７まで数えるカウンタとして配列されている。それらが７まで数えると、ウェイクアップコマンドが発行される。パルスが１つしかない場合、またはペーシングパルスのような低周波のパルスがある場合、Ｖｈｉｇｈ＿ｓｌｅｅｐ７３０２は極めて急速に消耗する。それが発生すると、フリップフロップ７３１０、７３１２、および７３１４もまた、ゼロとなる。次回パルスが通過すると、カウントが最初からやり直される。しかしながら、７パルスが十分高い周波数でＶｈｉｇｈ＿ｓｌｅｅｐを通して送信されると、フリップフロップ７３１０、７３１２、および７３１４のカウンタ配列が７まで数え、ウェイクアップコマンドが発行される。任意の周波数を、ウェイクアップコマンドが発行されることになるカットオフとして選択することができる。線上に存在することができる、ペーシングパルスのような他のパルスの周波数より高い周波数を選択することができる。

論理に対する入力は、インバータ７３１６である。もしＳ２ ７３１８がレール電圧間にあった場合、Ｓ２はインバータ７３１６を通じた持続的ドレインを引き起こす可能性があるという問題があり得る。信号が、一時的にＶｈｉｇｈ＿ｓｌｅｅｐよりも高いＳ２に沿って送信される必要がある。０Ｖから５Ｖにすることによって、Ｓ２は５Ｖに、Ｖｈｉｇｈ＿ｓｌｅｅｐは４Ｖになり、明確な論理１が得られる。常に０Ｖから５Ｖにすることによって、信号が論理信号を維持し、電流のドレインを引き起こさないことが保証される。約５Ｖのウェイクアップ信号を用いる際には、この回路を、図７２の回路より低い電圧で用いることができる。

（電極サテライト構造体）
本発明の実施形態は、電極サテライト構造体のような電極アセンブリをさらに含み、該構造体は、例えば上に考察した回路を含んだ集積回路制御装置、および少なくとも１つの電極素子を含む。従って、サテライト構造体は、該サテライト構造体がアドレス指定可能となるように、例えばＩＣ（例えば、支持体の内側にあるＩＣ）の形態の制御回路を含む。特定の実施形態では、この構造物は、例えばそれが分割電極構造体である場合、４つ以上の電極素子を含む、例えば３つ以上の電極素子など、２つ以上の電極素子を含む。

上に再度考察したように、この集積回路は、密閉してシールまたは保護することができる。ハーメチックシールＩＣチップの実施形態は、限定するものではないが、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／０４６８１５号に記載されているものを含む。この出願において提供されたハーメチックシール構造体に関する記載内容は、引用により具体的に本明細書に組み込まれる。

上に概要を述べたように、本発明は、上述の電極構造体を含む植え込み型医療装置を提供する。植え込み型医療装置とは、生体上または生体内に配置するように構成された装置を意味する。特定の実施形態では、植え込み型医療装置は、生体内に植え込むように構成されている。植え込み型装置の実施形態は、２日以上、約１週間以上、約４週間以上、約６ヶ月以上、約１年以上、例えば約５年以上の間、体内に見出される高塩分、高湿度環境を含む生理環境中に存在する場合に機能を保持するように構成されている。特定の実施形態では、植え込み型装置は、約１０年から約５０年以上にわたる期間を含む、約１年から約８０年以上、例えば約５年から約７０年以上にわたる期間生理学的部位に植え込まれている場合に機能を保持するように構成されている。本発明の植え込み型医療装置の大きさは変更することができる。しかしながら、植え込み型医療装置が植え込み型であるため、装置の特定の実施形態の大きさは、装置を成人の体内に配置することができないほど大きくはない。

（脈管リード）
本発明の実施形態は、例えば上に述べたような１つ以上の電極サテライト構造体を含む医学的搬送体も含む。関心のある搬送体には、限定するものではないが、脈管リード構造体が含まれる。そのような構造体は、一般に、植え込み可能な寸法を有しており、生理学的に適合性を有する材料から製造される。脈管リードに関しては、種々の異なるリード構成を採用することができ、特定の実施形態における脈管リードは、近位端および遠位端を有する細長い管状、例えば円筒状の構造体である。近位端は、例えば「缶」または類似の装置内に存在する制御装置に接続するためのコネクタ要素、例えばＩＳ−１コネクタを含むことができる。リードは、１つ以上の導体要素、例えばワイヤ等を格納するために、例えばガイドワイヤと共に用いるための１つ以上の管腔を含むことができる。遠位端は、所望に応じた種々の異なる特徴、例えば固定手段等を含むことができる。

主題のシステムの特定の実施形態では、１つ以上の組の上述の電極サテライトが、少なくとも１つの細長い導電性部材、例えば、心臓脈管リードのようなリード内に存在する細長い導電性部材に電気的に連結されている。特定の実施形態では、細長い導電性部材は、多重リードの一部である。多重リード構造体は、所望に応じて、２つ以上、例えば３つ以上、４つ以上、５つ以上、１０以上、１５以上、２０以上等のサテライトを含むことができ、特定の実施形態では、多重リードは、サテライトより数の少ない導電性部材を有する。特定の実施形態では、多重リードは、３本以下の、例えば２本のみまたは１本のみのワイヤを含む。関心のある多重リード構造体は、２００３年１２月１１日に出願された、「Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｎｉｔｏｒｉｎｇ ａｎｄ Ｔｒｅａｔｉｎｇ Ｈｅｍｏｄｙｎａｍｉｃ Ｐａｒａｍｅｔｅｒｓ」と題する出願第１０／７３４，４９０号、２００６年９月１日に出願された、「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｔｉｓｓｕｅ Ａｃｔｉｖａｔｉｏｎ ａｎｄ Ｍｏｎｉｔｏｒｉｎｇ」と題する国際出願ＰＣＴ／ＵＳ２００５／０３１５５９号、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／４６８１１号、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／４６８１５号、２００６年４月１８日に出願された、「Ｈｉｇｈ Ｐｈｒｅｎｉｃ， Ｌｏｗ Ｐａｃｉｎｇ Ｃａｐｔｕｒｅ Ｔｈｒｅｓｈｏｌｄ Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願６０／７９３，２９５号および２００６年７月１３日に提出された、「Ｈｉｇｈ Ｐｈｒｅｎｉｃ， Ｌｏｗ Ｃａｐｔｕｒｅ Ｔｈｒｅｓｈｏｌｄ Ｐａｃｉｎｇ Ｄｅｖｉｃｅｓ ａｎｄ Ｍｅｔｈｏｄｓ」と題する国際出願６０／８０７，２８９号に記載されたものを含み、これらの出願の種々の多重リード構造体の開示内容は、引用により本明細書に組み込まれる。本発明のいくつかの実施形態では、装置およびシステムは、例えば、ペースメーカ缶のような中央制御装置内に存在する、内蔵論理回路またはプロセッサを含むことができる。これらの実施形態では、中央制御装置は、近位端のＩＳ−１接続のように、コネクタによってリードに電気的に連結することができる。

図２に、本発明の多重リード実施形態による、いくつかの例示的なペーシングサテライトの外観図を示す。一実施形態によれば、ペーシングリード２００（例えば、図１の右心室リード１０２または左心室リード１０５）は、サテライト２０２のようないくつか（例えば８つ）のサテライトに連結された２本のバスワイヤＳ１およびＳ２を収容している。図２に、拡大図でのサテライト２０２も示す。サテライト２０２は、サテライト２０２の円筒状外壁の四分円に配置され、本発明の支持構造体によって支持された電極２１２、２１４、２１６、および２１８を含む。各サテライトは、４つの電極のうちのいずれをバスワイヤＳ１またはＳ２に連結すべきかを決定する設定信号を受信するためにペーシング・信号検出システムと通信する制御チップも、構造体の内側に含む。

設定信号、それに続くペーシングパルス信号、および電極によって収集されたアナログ信号はすべて、いずれの方向にでも、バスワイヤＳ１およびＳ２を通して通信することができる。対称配列で示しているが、電極２１２、２１４、２１６、および２１８は、これらの電極間の静電結合を最小限に抑えるために、リード２００に沿ってずらされ得る。電極の象限配列は、好ましい方向、例えば、神経から離れる方向、またはペーシング電流を弱めるように構成された電極に面して配向された電極を介したペーシング電流の管理を可能にする。そのような正確なペーシングによって、低電力ペーシングが可能となり、またペーシング信号による組織損傷を最小限に抑えることができる。

リードは、サテライトまたはサテライトとは別個の構造体を用いることができる、種々の異なるエフェクタ要素をさらに含む。エフェクタは、限定するものではないが、圧力データ、体積データ、寸法データ、温度データ、酸素濃度データ、二酸化炭素濃度データ、ヘマトクリットデータ、導電率データ、電位データ、ｐＨデータ、化学的データ、血流速度データ、熱伝導率データ、光学特性データ、断面積データ、粘性データ、放射線データ等のようなデータの収集を目的とすることができる。従って、エフェクタは、センサ、例えば温度センサ、加速度計、超音波送信機または超音波受信機、電圧センサ、電位センサ、電流センサ等とすることができる。あるいは、エフェクタは、電流または電圧の供給、電位の設定、基板または部位の加熱、圧力変化の誘起、材料もしくは物質の放出または捕獲、発光、音響エネルギーまたは超音波エネルギーの放出、放射線放出等のような、作動または介入を目的とするものであってもよい。

関心のあるエフェクタには、限定するものではないが、本願の発明者らのうちの少なくとも一部による次に挙げる出願に記載されたエフェクタが含まれる。２００４０１９３０２１として公開された、「Ｍｅｔｈｏｄ Ａｎｄ Ｓｙｓｔｅｍ Ｆｏｒ Ｍｏｎｉｔｏｒｉｎｇ Ａｎｄ Ｔｒｅａｔｉｎｇ Ｈｅｍｏｄｙｎａｍｉｃ Ｐａｒａｍｅｔｅｒｓ」と題する米国特許出願第１０／７３４４９０号、２００６００５８５８８として公開された、「Ｍｅｔｈｏｄｓ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｔｉｓｓｕｅ Ａｃｔｉｖａｔｉｏｎ Ａｎｄ Ｍｏｎｉｔｏｒｉｎｇ」と題する米国特許出願第１１／２１９，３０５号、「Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／０４６８１５号、「Ｉｍｐｌａｎｔａｂｌｅ Ａｃｃｅｌｅｒｏｍｅｔｅｒ−Ｂａｓｅｄ Ｃａｒｄｉａｃ Ｗａｌｌ Ｐｏｓｉｔｉｏｎ Ｄｅｔｅｃｔｏｒ」と題する米国特許出願第１１／３２４，１９６号、「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｅｎｈａｎｃｉｎｇ Ｃａｒｄｉａｃ Ｐａｃｉｎｇ」と題する米国特許出願第１０／７６４，４２９号、「Ｍｅｔｈｏｄｓ ａｎｄ Ｓｙｓｔｅｍｓ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｃａｒｄｉａｃ Ｐａｒａｍｅｔｅｒｓ」と題する米国特許出願第１０／７６４，１２７号、「Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ｒｅｍｏｔｅ Ｈｅｍｏｄｙｎａｍｉｃ Ｍｏｎｉｔｏｒｉｎｇ」と題する米国特許出願第１０／７６４，１２５号、「Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／０４６８１５号、「Ｆｉｂｅｒｏｐｔｉｃ Ｔｉｓｓｕｅ Ｍｏｔｉｏｎ Ｓｅｎｓｏｒ」と題する米国出願第１１／３６８，２５９号、「Ｉｍｐｌａｎｔａｂｌｅ Ｐｒｅｓｓｕｒｅ Ｓｅｎｓｏｒｓ」と題する国際出願ＰＣＴ／ＵＳ２００４／０４１４３０号、「Ｉｍｐｌａｎｔａｂｌｅ Ｄｏｐｐｌｅｒ Ｔｏｍｏｇｒａｐｈｙ Ｓｙｓｔｅｍ」と題する米国特許出願第１１／２４９，１５２号。また、米国特許仮出願第６０／６１７，６１８号、「Ｃａｒｄｉａｃ Ｍｏｔｉｏｎ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｂｙ Ｓｔｒａｉｎ Ｇａｕｇｅ」と題する国際出願ＰＣＴ／ＵＳＵＳ０５／３９５３５号に対する優先権を主張する。これらの出願は、その全体が引用により本明細書に組み込まれる。

（植え込み型パルス発生器）
本発明の実施形態は、植え込み型パルス発生器をさらに含む。植え込み型パルス発生器は、電源および電気刺激制御要素を含むハウジングと、各々が適切なコネクタ、例えばＩＳ−１コネクタを介してハウジング内の制御要素に連結された１つ以上の上述の脈管リード、例えば２つ以上の脈管リードとを含む。特定の実施形態では、植え込み型パルス発生器は、心臓血管用途、例えばペーシング用途、心臓再同期療法用途等に用いられるものである。従って、特定の実施形態では、制御要素は、例えば該制御要素のプロセッサのコンピュータ可読媒体上に記録された適切な制御アルゴリズムを有することによって、パルス発生器がペースメーカとして動作するようパルス発生器を作動させるように構成されている。

本発明の一実施形態による植え込み型パルス発生器が図１に描かれている。図１に、本発明の一実施形態による、多電極ペーシングリードに組み込まれたいくつかのペーシングサテライトの位置を示している。ペーシング・信号検出システム１０１は、心臓外通信を行い、システム全体に対する要素を制御する。いくつかの実施形態では、ペーシング・信号検出システム１０１は、例えば、外部または体外にあるペースメーカのペーシング缶とすることができる。

右心室リード１０２は、ペーシング・信号検出システム１０１から出て、ペーシング・信号検出システム１０１からの皮下位置から進んで患者の体内に入り（例えば、好ましくは、鎖骨下静脈アクセス）上大静脈を通って右心房に入る。右心室リード１０２は、右心房から三尖弁に通され、右心室の壁に沿った位置まで到達している。右心室リード１０２の遠位部分は、心室中隔に沿って配置され、固定によって右心室心尖部内で終了するのが好ましい。右心室リード１０２は、位置１０３および１０４に配置されたサテライトを含む。心室リード１０２のサテライト数に制限はなく、図１に示すサテライト数より多くても少なくてもよい。

同様に、左心室リード１０５は、ペーシング・信号検出システム１０１から出て、右心室リード１０２とほぼ同一の経路をたどる（例えば、鎖骨下静脈アクセスにより上大静脈を通って右心房内へ）。右心房内で、左心室リード１０５は、冠状静脈洞内に流れ出る心静脈内の心臓後壁を回って冠状静脈洞に通される。左心室リード１０５は、２心室ペーシングに対して有利な位置となる可能性が高い左心室の壁に沿って側方に配置される。図１に、左心室リード１０５に沿って位置１０６および１０７に配置されたサテライトを示す。右心室リード１０２には、任意選択的に、右心室内の位置に圧力センサ１０８を備えてもよい。信号多重化配列により、リードがペーシングおよび信号収集の目的（例えば右心室リード１０２）でそのような能動素子（例えば圧力センサ１０８）を含むことが可能となる。ペーシング・信号検出システム１０１は、位置１０３、１０４、１０６、および１０７において、サテライトの各々と通信する。サテライトによって制御される電極は、心臓脱分極信号を検出するためにも用いることができる。さらに、加速度計、ひずみゲージ、角度ゲージ、温度センサのような他の種類のセンサを、電極のいずれかに含めることができる。

上述のシステムでは、多重化システム（例えば、公開済みの、「Ｍｅｔｈｏｄｓ ａｎｄ ｓｙｓｔｅｍｓ ｆｏｒ ｍｅａｓｕｒｉｎｇ ｃａｒｄｉａｃ ｐａｒａｍｅｔｅｒｓ」と題する米国特許出願公開第２００４０２５４４８３号、「Ｍｅｔｈｏｄ ａｎｄ ａｐｐａｒａｔｕｓ ｆｏｒ ｅｎｈａｎｃｉｎｇ ｃａｒｄｉａｃ ｐａｃｉｎｇ」と題する米国特許出願公開第２００４０２２０６３７号、「Ｍｅｔｈｏｄ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｒｅｍｏｔｅ ｈｅｍｏｄｙｎａｍｉｃ ｍｏｎｉｔｏｒｉｎｇ」と題する米国特許出願公開第２００４０２１５０４９号、および「Ｍｅｔｈｏｄ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｍｏｎｉｔｏｒｉｎｇ ａｎｄ ｔｒｅａｔｉｎｇ ｈｅｍｏｄｙｎａｍｉｃ ｐａｒａｍｅｔｅｒｓ」と題する米国特許出願公開第２００４０１９３０２１号に記載された（それらの開示内容は、引用により本明細書に組み込まれる））によって、装置構成要素を電極リード１０５の近位端に接続することができる。電極リード１０５の近位端は、例えばＩＳ−１コネクタを介して、ペースメーカ１０１に接続する。

使用の特定の実施形態中、電極リード１０５は、誘導針、ガイドカテーテル、ガイドワイヤ、および／または探り針を含む標準的な心臓リード配置装置を用いて心臓内に配置される。簡潔に述べれば、誘導針は鎖骨静脈内に配置される。ガイドカテーテルは、誘導針を介して配置され、右心房内の冠状静脈洞の位置を突き止めるために用いられる。次いで、ガイドワイヤを用いて左心室心静脈の位置が突き止められる。電極リード１０５は、ガイドワイヤ上を左心室心静脈内に通され、ＣＲＴに最適な位置が見つかるまでテストされる。ひとたび植え込まれれば、多電極リード１０５は、最適な電極の位置の継続的再調整を引き続き可能とする。

電極リード１０２は、心臓の右心室内に配置される。この観点から、電極１０２には、１または複数の電極１０３、１０４が備えられている。

電極リード１０２は、心臓右心室リードの一般的な配置手順に類似した手順で心臓内に配置される。電極リード１０２は、誘導針、ガイドカテーテル、ガイドワイヤ、および／または探り針を含む標準的な心臓リード装置を用いて心臓内に配置される。電極リード１０２は、鎖骨静脈に挿入され、上大静脈を通り、右心房を経由して右心室内に下る。電極リード１０２は、蛍光板透視下で、電極リード１０２を固定するのに臨床的に最適かつ運搬上実際的であると臨床医学者が判断した位置に配置される。

上の説明の態様を要約すると、本発明の植え込み型パルス発生器を用いるにあたり、上記の方法は、例えば上に述べた植え込み型パルス発生器を被術者の体内に植え込む工程と、例えば被術者の心臓をペースするための植え込み型パルス発生器が被術者の体内で心臓再同期療法等を行う工程とを含む。被術者または患者を参照する特定の例で、本発明の説明を本明細書において行う。本明細書において使用する用語「被術者」および「患者」は、動物のような生きている実体を指す。特定の実施形態では、動物は、「哺乳類」（「ｍａｍｍａｌｓ」または「ｍａｍｍａｌｉａｎ」）あり、これらの用語は、肉食目（例えばイヌおよびネコ）、齧歯目（例えば、マウス、テンジクネズミ、およびラット）、ウサギ目（例えばウサギ）および霊長目（例えば、ヒト、チンパンジー、およびサル）を含む哺乳綱に属する生物を言葉で表わすために広く用いられる。特定の実施形態では、被術者、例えば患者は、ヒトである。

操作時、植え込み型パルス発生器の使用は、パルス発生器の電極のうちの少なくとも１つを起動して被術者に電気エネルギーを送達する工程を含むことができ、パルス発生器の起動対象電極をまず決定し次いでその電極を起動する工程を本方法が含むように、起動を選択的とすることができる。例えばペーシングおよびＣＲＴ用のＩＰＧの使用方法は、２００６年９月１日に出願された、「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｔｉｓｓｕｅ Ａｃｔｉｖａｔｉｏｎ ａｎｄ Ｍｏｎｉｔｏｒｉｎｇ」と題する国際出願ＰＣＴ／ＵＳ２００５／０３１５５９号、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／４６８１１号、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｓｔｒｕｃｔｕｒｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／４６８１５号、２００６年４月１８日に出願された、「Ｈｉｇｈ Ｐｈｒｅｎｉｃ，Ｌｏｗ Ｐａｃｉｎｇ Ｃａｐｔｕｒｅ Ｔｈｒｅｓｈｏｌｄ Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願６０／７９３，２９５号および２００６年７月１３日に提出された、「Ｈｉｇｈ Ｐｈｒｅｎｉｃ， Ｌｏｗ Ｃａｐｔｕｒｅ Ｔｈｒｅｓｈｏｌｄ Ｐａｃｉｎｇ Ｄｅｖｉｃｅｓ ａｎｄ Ｍｅｔｈｏｄｓ」と題する国際出願６０／８０７，２８９号に開示されており、これらの出願の種々の起動方法は、引用により本明細書に組み込まれ、本装置の使用に適用可能である。

（システム）
植え込み型パルス発生器のような、上述の１つ以上の装置を含むシステムも提供する。本発明のシステムは、信号を送信および／または受信するように構成されたトランシーバを含む上述のＩＰＧ装置のような第１の植え込み型医療装置と、信号を送信および／または受信するように構成されたトランシーバを備える第２の装置との両方を含む、被術者、例えばヒトの体内で情報を通信するためのシステムと見なすことができる。第２の装置は、使用中、身体の内部にある装置であっても、身体の表面にある装置であっても、身体から離れている装置であってもよい。

本発明のシステムを用いる方法も提供する。本発明の方法は、１つを植え込み型とすることができる第１および第２の医療装置を含む、例えば上述の本発明のシステムを準備する工程と、第１の装置と第２の装置との間で信号を伝送する工程とを含む。特定の実施形態では、伝送するステップは、第１の装置から上述の第２の装置へ信号を送信する工程を含む。特定の実施形態では、伝送するステップは、第２の装置から上述の第１の装置へ信号を送信する工程を含む。信号は、任意の都合のよい周波数で伝送することができ、特定の実施形態では、周波数は、約４００ＭＨｚから約４０５ＭＨｚの範囲にわたる。信号の性質は大きく異なってもよく、患者から取得した１つ以上のデータ、植え込み型装置から取得した装置の機能に関するデータ、植え込み型装置に対する制御情報、電力等を含むことができる。

システムの使用は、装置によって取得されたデータの視覚化を含むことができる。本発明者らの一部は、本発明によるシステムを用いて収集されることになるセンサ情報の多数のソースを統合するための種々のディスプレイツールおよびソフトウェアツールを開発してきた。これらの例は、国際出願ＰＣＴ／ＵＳ２００６／０１２２４６号に見ることができ、その開示内容、およびその出願の優先権の基礎となる出願は、それらの全体が引用により本明細書に組み込まれる。

（製造方法）
本明細書に記載した主題の回路、構造体および装置は、任意の有利なプロトコルを用いる製造することができる。

本発明の態様は、脈管リードの電極サテライトを製造する方法を含んでおり、該方法は、上述の電極支持体を準備する工程と、電極素子を支持体の陥凹部に配置する工程とを含み、特定の実施形態では、ＩＣ（上に再度考察した集積回路のような）が支持体の陥凹部（複数）内の電極素子（複数）に電気的に連結されるように、ＩＣを支持体内に配置する工程をさらに含む。特定の実施形態では、配置するステップは、例えば電極を陥凹部に滑り込ませることによって、あらかじめ製造された電極素子を陥凹部内に嵌合させる工程を含む。従って、２００５年１２月２２日に出願された、「Ｉｍｐｌａｎｔａｂｌｅ Ａｄｄｒｅｓｓａｂｌｅ Ｓｅｇｍｅｎｔｅｄ Ｅｌｅｃｔｒｏｄｅｓ」と題する国際出願ＰＣＴ／ＵＳ２００５／４６８１１に記載された花びら形電極のようなあらかじめ製造された電極素子を陥凹部に滑り込ませて、所望の電極構造を製造することができる。特定の実施形態では、本方法は、例えば、陰極アーク堆積法のような堆積プロトコルによって、支持体の陥凹部内に電極を製造する工程を含む。電極アセンブリを製造する方法に関するこれ以上の説明は、２００６年１１月１４日に出願された仮出願第６０／８６５，７６０号に提供されており、その開示内容は、引用により本明細書に組み込まれる。

（キット）
例えば上に再度考察した主題の回路を例えば含む、回路ならびに／または植え込み型医療装置およびシステムまたはシステムの構成要素含むキットも提供する。特定の実施形態では、キットは、例えばペースメーカ缶の形の少なくとも１つの制御装置をさらに含む。

主題のキットの特定の実施形態では、キットは、主題の装置を用いるための説明またはそれを入手するための要素（例えば、指示を与えるウェブページへユーザを導くウェブサイトのＵＲＬ）をさらに含むことになり、これらの説明は、一般に、パッケージ挿入物、パッケージ、試薬容器等のうちの１つ以上とすることができる基材上に印刷される。主題のキットでは、１つ以上の構成要素は、利便性または所望に応じて、同一または異なる容器内に存在する。

本発明は、説明済みの特定の実施形態に限定されるものではなく、従って、多様であってよいことを理解されたい。本発明の範囲は、添付の特許請求の範囲によってのみ限定されることになるので、本明細書において使用する専門用語は、特定の実施形態を説明する目的のために過ぎないことも理解されたい。

値の範囲が提供されている場合、文脈によって特に明示されない限り下限の１０分の１の単位まで、その範囲の上限と下限の間にある各値およびその記載範囲内の何らかの他の記載値または間にある値は本発明内に包含されることを理解されたい。これらのより小さい範囲の上限および下限は、記載範囲内の何らかの具体的に除外された制限に従うことを条件として、より小さい範囲内に単独で含めることができる。記載範囲に１つまたは両方の限界が含まれる場合、それらの含まれた限界の一方または両方を除外した範囲も本発明に含まれる。

別途定義がない限り、本明細書において使用する技術用語および科学用語は、本発明の属する業界の通常の技術者によって一般に理解されるものと同じ意味を有する。本明細書に記載するものと類似するかまたは等価の方法および材料は、本発明の実施または試験にも用いることができるが、代表的な例示的方法および材料についてここで説明されている。

本明細書および添付の特許請求の範囲において使用する単数形「１つの」および「その」は、文脈によって特に明示されない限り、複数の指示対象を含むことに留意されたい。特許請求の範囲は、あらゆる随意的要素を排除するよう起草することができることにさらに留意されたい。従って、この記載は、特許請求の範囲の構成要素の列挙に関連した「唯一」、「のみ」等のような排他的専門用語の使用、または「否定」的制限の使用の根拠となることを意図されている。

本開示を読めば当業者には明らかとなるように、本明細書に説明し図解した個々の実施形態の各々は、本発明の範囲または精神から逸脱することなく、他のいくつかの実施形態のうちのいずれかの特徴から容易に分離または組み合わせることができる別個の構成要素および特徴を有する。列挙された方法のいずれも、列挙された事象の順に、または論理的に可能な任意の他の順序で実行することができる。

前述の発明を、理解を明確にするために、説明および例示の目的で、ある程度詳細に説明してきたが、本発明の教示に照らして、当業界の通常の技術者には、添付の特許請求の範囲の精神または範囲から逸脱することなく本発明に特定の変更および修正を行うことができることは容易に明らかであろう。

従って、上記の説明は、単に本発明の原理を説明するものに過ぎない。当業者は、たとえ本明細書に明確に説明または示されていなくとも、本発明の原理を具現した、本発明の精神および範囲内に含まれる種々の配列を考え出すことができることが分かるであろう。さらに、本明細書に列挙したすべての例および条件付き言語は、主として、本発明の原理および技術の推進のために本発明らが導いた概念を読者が理解するのを助けることを目的としており、そのような具体的に列挙した例および条件に対して制限はないと見なすべきである。さらに、本発明の原理、態様、および実施形態、ならびに本発明の具体例を列挙した本明細書におけるすべての記載は、本発明の構造的均等物および機能的均等物の両方を包含することを意図されている。さらに、そのような均等物は、現在知られている均等物および将来において開発される均等物、すなわち、構造に関わりなく、同じ機能を実行する、あらゆる開発された要素を含むことが意図されている。従って、本発明の範囲は、本明細書に示して説明した例示的な実施形態に限定されることを意図されてはいない。むしろ、本発明の範囲および精神は、添付の特許請求の範囲によって具体化される。

図１は、本発明の一実施形態による、多電極ペーシングリードに組み込まれたいくつかのペーシングサテライトの位置を示している。 図２は、本発明の一実施形態による、いくつかのペーシングサテライトの例示的な外観を示している。 図３は、本発明の一実施形態による、マルチサテライトリード上の１サテライト内の制御回路のハイレベルブロック図である。 図４は、本発明の一実施形態による、デフォルトモードで機能するように動作可能な植え込み型ペースメーカリードを示している。 図５は、本発明の別の実施形態による、電源電圧を受け取る前に単極デフォルトモードで機能するように動作可能な植え込み型ペースメーカリードを示している。 図６は、本発明のさらに別の実施形態による、電源電圧を受け取る前に双極デフォルトモードで機能するように動作可能な植え込み型ペースメーカリードを示している。 図７Ａは、本発明の一実施形態による、植え込み型ペースメーカリード内でデフォルトモードの動作を開始するためにワンショットパルスを発生させるワンショット回路の入力部分を示している。 図７Ｂは、本発明の一実施形態による、植え込み型ペースメーカリード内でデフォルトモードの動作を開始するためにワンショットパルスを発生させるワンショット回路の続きである。 図８Ａは、本発明の一実施形態による、植え込み型ペースメーカリードをデフォルトモードで動作させるレジスタアレイ回路を示している。 図８Ｂは、本発明の一実施形態による、植え込み型ペースメーカリードをデフォルトモードで動作させるレジスタアレイ回路を示している。 図８Ｃは、本発明の一実施形態による、植え込み型ペースメーカリードをデフォルトモードで動作させるレジスタアレイ回路を示している。 図８Ｄは、本発明の一実施形態による、植え込み型ペースメーカリードをデフォルトモードで動作させるレジスタアレイ回路を示している。 図８Ｅは、本発明の一実施形態による、植え込み型ペースメーカリードをデフォルトモードで動作させるレジスタアレイ回路を示している。 図９は、電荷平衡化ペーシング時に図６に示す電極スイッチング回路を誤作動させるおそれがある単一電源回路を示したハイレベルブロック図である。 図１０は、電荷平衡化ペーシングサイクルの例示的な電圧波形である。 図１１は、電荷平衡化ペーシング時に誤作動するおそれがある例示的な電極スイッチング回路を表している。 図１２は、本発明の一実施形態による、制御回路の一部に３つの電圧を供給する電源回路の略回路図である。 図１３は、本発明の一実施形態による、電荷平衡化ペーシング時の大きい電圧の振れおよび極性変化に耐えることができる電極スイッチング回路を示した略回路図である。 図１４は、本発明の一実施形態による、図１３に示す電極スイッチング回路に２つのスイッチ制御信号、ｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ１およびｖｈｉｇｈ＿ｌｏｇｉｃ＿Ｓ２を供給する電源回路を示した略回路図である。 図１５は、本発明の一実施形態による、図１３に示す電極スイッチング回路に２つのスイッチ制御信号、ｖｌｏｗ＿ｌｏｇｉｃ＿ｓ１およびｖｌｏｗ＿ｌｏｇｉｃ＿ｓ２を供給する電源回路を示した略回路図である。 図１６は、植え込み型ペースメーカリードに連結されたペースメーカ缶の図である。 図１７は、本発明の一実施形態による、電極と、誘電層と、誘電体の上に形成された第２の導電層とを含むペースメーカリード内の円筒状の阻止コンデンサを示している。 図１８は、本発明の別の実施形態による、電極と、誘電層と、第２の導電層としての機能を果たす患者の組織とを含むペースメーカリード内の円筒状の阻止コンデンサを示している。 図１９Ａは、本発明の別の実施形態による、ペースメーカリード内に円筒形に形成された４つの阻止コンデンサを示している。 図１９Ｂは、本発明の別の実施形態による、各々が、電極と、誘電層と、誘電体の上に形成された第２の導電層とを含むペースメーカリード内に円筒形に形成された４つの阻止コンデンサを示している。 図１９Ｃは、本発明の別の実施形態による、各々が、電極と、誘電層と、第２の導電層としての機能を果たす患者の組織とを含むペースメーカリード内に円筒形に形成された４つの阻止コンデンサを示している。 図２０Ａ〜図２０Ｃは、本発明のさらに別の実施形態による、不ぞろいな表面を有するペースメーカリード内の阻止コンデンサを示している。 図２１は、本発明の一実施形態による、らせん状ねじ込み式電極の表面に形成された阻止コンデンサを示している。 図２２は、本発明の一実施形態による、電極とマルチプレクサの中間に連結されたペースメーカリード内の阻止コンデンサを示している。 図２３は、心臓内への植え込みに備えてペースメーカと複数の導線との間に動作可能に接続された、本発明のスイッチング回路の略図である。 図２４は、本発明のスイッチング回路の一実施形態の略図である。 図２５は、本発明のスイッチング回路の別の実施形態の略図である。 図２６は、本発明のスイッチング回路の別の実施形態の略図である。 図２７は、制御装置インタフェースの一変形物を示している。 図２８は、本発明の一実施形態による、故障回復を行うことができる多数の電極を有する植え込み型医療装置に接続されたペースメーカの一例を示している。 図２９Ａは、多数の電極に連結された多数のサテライト装置に連結された２本のリードを有する植え込み型装置の一例を示している。 図２９Ｂは、多数の電極に連結された多数のサテライト装置に連結された１本のリードを有する植え込み型装置の一例を示している。 図３０は、多数の故障を有する植え込み型装置を示している。 図３１は、本発明の一実施形態による、予備リードを介して信号を送信することによって植え込み型装置内のリード上の故障から回復することができる植え込み型装置を含むシステムを示している。 図３２は、本発明の別の実施形態による、故障回復を行うために故障を含むサテライト内の素子を隔離することができる植え込み型装置を示している。 図３３は、本発明の別の実施形態による、故障回復を行うために装置内の要素の２つの端部間の電気的接続を断つことができる植え込み型装置を示している。 図３４は、本発明のさらに別の実施形態による、故障回復を行うためにサテライトおよび論理素子に連結されたリードを有する植え込み型装置を示している。 図３５は、本発明の別の実施形態による、非導電性コアの強度を損なうことなく導体内に電気的開路を生成する手法を示している。 図３６は、本発明のさらに別の実施形態による、非導電性コアの強度を損なうことなくシース導体内に電気的開路を生成する手法を示している。 図３７は、本発明の一実施形態による、各サテライトに順次電力を供給することによって植え込み型装置内のリードに連結されたサテライト装置内の故障をペースメーカ缶が検出できる方法を示している。 図３８は、本発明のさらに別の実施形態による、植え込み型医療装置内で故障状態から回復するための別のシステムを示している。 図３９は、本発明による過電圧保護構成の一実施形態の略図である。 図４０は、検出能力を提供する一実施形態の略図である。 図４１Ａは、本発明による回路のさらに複雑な実施形態を示している。 図４１Ｂは、本発明による回路のさらに複雑な実施形態を示している。 図４１Ｃは、本発明による回路のさらに複雑な実施形態を示している。 図４２は、図４１に示す回路の計画的出力モジュールの拡大図を示している。 図４３は、本発明による回路の一般概念の線図を示している。 図４４は、本発明による回路の一般概念の線図を示している。 図４５は、本発明による回路の一般概念の線図を示している。 図４６は、本発明による回路の一般概念の線図を示している。 図４７Ａは、本発明による回路の一般概念の線図を示している。 図４７Ｂは、本発明による回路の一般概念の線図を示している。 図４８は、一実施形態による、サテライトおよび組織を過電流から保護するためにトランジスタをベースとする限流回路を用いる構成を示したブロック図である。 図４９は、一実施形態による、単方向限流回路を示した略回路図である。 図５０は、一実施形態による、双方向限流回路を示した略回路図である。 図５１は、除細動電界が２つのペーシングサテライト間に電圧降下を招く例示的なシナリオを示している。 図５２は、過電流保護機能を有しない２つのペーシングサテライトが除細動工程中に電極を取り囲む組織に高密度電流を通過させる例示的なシナリオを示している。 図５３は、低インピーダンス回路の形成を防止するためにダイオードが用いられている２つのペーシングサテライトの例示的な構成を示している。 図５４は、本発明の一実施形態による、トランジスタを用いて電極をバスワイヤから隔離する構成を図解した略回路図を示している。 図５５は、本発明の一実施形態による、電流ミラーを用いて電極をバスワイヤから隔離する構成を図解した略回路図を示している。 図５６Ａ〜図５６Ｈは、本発明による集積オフチップコンデンサ設計に対する製造方法の流れ図を示している。 図５７は、本発明による集積オフチップコンデンサに取り付けられたＩＣデバイスを示している。 図５８は、基板上に２つの電極が堆積された植え込み型オンチップコンデンサの一実施形態を示している。 図５９は、基板上に２つの電極が柱として堆積された植え込み型オンチップコンデンサの一実施形態を示している。 図６０は、２つの電極が基板の両側に堆積された植え込み型オンチップコンデンサの一実施形態を示している。 図６１は、電極柱が別の電極環によって取り囲まれて分離されている植え込み型オンチップコンデンサの一実施形態の上面図を示している。 図６２は、プラチナイリジウムのキャパシタンスを表したデータ曲線である。 図６３は、プラチナイリジウムコンデンサの開路電圧を表したデータ曲線である。 図６４は、高多孔質材料で覆われたエフェクタの実施形態を示している。 図６５は、多数のコンデンサが直列接続された植え込み型オンチップコンデンサの一実施形態を示している。 図６６は、２つのコンデンサが直列接続された植え込み型オンチップコンデンサの別の実施形態を示している。 図６７は、５つのコンデンサが直列接続された植え込み型オンチップコンデンサの別の実施形態を示している。 図６８は、多数の制御回路が２本のバスワイヤに沿って並列接続された、本発明の一実施形態を示している。 図６９は、通信用に用いられるデータ符号化スキームの一実施形態を示している。 図７０は、発電ブロックの一実施形態を示している。 図７１は、データクロック回復ブロックの一実施形態を示している。 図７２は、本発明によるウェイクアップ回路の一実施形態を示している。 図７３は、本発明によるウェイクアップ回路の別の実施形態を示している。

Claims (70)

1. 植え込み型集積回路であって、該集積回路は、
   電力抽出機能ブロックと、
   エネルギー貯蔵機能ブロックと、
   通信機能ブロックと、
   装置構成機能ブロックと
   を備え、該機能ブロックはすべて、管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する、植え込み型集積回路
2. 使用中前記回路によって用いられる前記電力抽出の機能、前記エネルギー貯蔵の機能、前記通信の機能および前記装置構成の機能の実質的にすべてが、該単一の集積回路によって提供される、請求項１に記載の集積回路。
3. 統合された防食膜をさらに備える、請求項１に記載の集積回路。
4. 前記統合された防食膜は、平坦な堆積された防食膜である、請求項３に記載の集積回路。
5. 前記集積回路によって提供される装置構成は、該集積回路に電力を印加することなく動作可能である、請求項１に記載の集積回路。
6. 前記回路の電源投入と同時に、１つの電源端子を１つ以上のエフェクタ電極に接続するデフォルト構成が該集積回路内に設定される、請求項１に記載の集積回路。
7. 前記通信機能ブロックは、約１５ｋＨｚよりも高い周波数の交流を用いる、請求項１に記載の集積回路。
8. 前記装置構成機能ブロックは、１つ以上のエフェクタを制御するように構成されている、請求項１に記載の集積回路。
9. 前記集積回路は、前記エフェクタを介した組織の刺激を可能にする機能ブロックをさらに備える、請求項８に記載の集積回路。
10. 前記集積回路は、組織から該集積回路への低電圧伝送を可能にする機能ブロックをさらに備える、請求項８に記載の集積回路。
11. 前記集積回路は、実質的に電荷を平衡化させた刺激パルスの伝送を行う、請求項９に記載の集積回路。
12. 前記装置構成ブロックは、電源端子と１つ以上エフェクタとの間にスイッチングブロックを備える、請求項８に記載の集積回路。
13. 前記スイッチングブロックは、各エフェクタと電源端子との間に、各々が２つのトランジスタからなるスイッチング素子を備える、請求項１２に記載の集積回路。
14. 前記２つのトランジスタは、他のすべての回路から電気的に隔離された共通のバルクを共有する、請求項１３に記載の集積回路。
15. 前記２つのトランジスタは、電気的に接続されたゲートを備える、請求項１４に記載の集積回路。
16. 前記２つのトランジスタは、接続されたソースを備える、請求項１５に記載の集積回路。
17. 前記共通のバルクは、共通のソース端子に電気的に接続されている、請求項１４に記載の集積回路。
18. 前記ゲートに印加される制御電圧は、前記電源端子上の電圧を基準とする、請求項１５に記載の集積回路。
19. スリープ機能ブロックをさらに備える、請求項１に記載の集積回路。
20. ウェイクアップ機能ブロックをさらに備える、請求項１９に記載の集積回路。
21. 前記ウェイクアップ機能ブロックは、符号化された信号によって起動されるように設定されている、請求項２０に記載の集積回路。
22. 限流機能ブロックをさらに備える、請求項１に記載の集積回路。
23. 電圧クランプ機能ブロックをさらに備える、請求項１に記載の集積回路。
24. 故障回復機能ブロックをさらに備える、請求項１に記載の集積回路。
25. 前記故障回復機能ブロックは、故障した回路またはワイヤを電気的に隔離するように設定されている、請求項２４に記載の集積回路。
26. 前記管腔内に納まる大きさを有する支持体は、約０．０５ｍｍ^２から約５ｍｍ^２にわたる最大表面積を有する、請求項１に記載の集積回路。
27. 前記集積回路は、約１００μＷ以下の平均消費電力を有するように構成されている、請求項１に記載の集積回路。
28. 前記集積回路は、その構成状態を保持しながら約１ｎＡ以下の平均電流引き込み量を有するように構成されている、請求項１に記載の集積回路。
29. 前記集積回路は、前記装置の前記構成状態が変更されている場合は、約１μＡから約１００μＡにわたる平均電流引き込み量を有するように構成されている、請求項１に記載の集積回路。
30. 前記集積回路は、データクロック回復モジュールをさらに備える、請求項１に記載の集積回路。
31. 前記集積回路は、多電極サテライトを動作させるように構成されている、請求項１に記載の集積回路。
32. 前記回路は、第１および第２の導電性パス連結要素をさらに備える、請求項１に記載の集積回路。
33. 前記集積回路は、前記連結要素を介して第１および第２の導電性パスに接続されている、請求項３２に記載の集積回路。
34. 前記集積回路は、少なくとも１つのエフェクタにさらに接続されている、請求項３３に記載の集積回路。
35. 前記集積回路は、２つ以上のエフェクタに連結されている、請求項３４に記載の集積回路。
36. 前記２つ以上のエフェクタは、電極である、請求項３５に記載の集積回路。
37. 前記集積回路は、分割電極構造体内に存在する、請求項３６に記載の集積回路。
38. 前記分割電極構造体は、リード内に存在する、請求項３７に記載の集積回路。
39. 前記リードは、多重リードである、請求項３８に記載の集積回路。
40. （ａ）（ｉ） 電力抽出機能ブロックと、
    （ｉｉ） エネルギー貯蔵機能ブロックと、
    （ｉｉｉ） 通信機能ブロックと、
    （ｉｖ） 装置構成機能ブロックと
    を備え、該機能ブロックはすべて管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する集積回路と、
    （ｂ） 該集積回路に連結された少なくとも１つのエフェクタと
    を備える、植え込み型エフェクタユニット。
41. 前記エフェクタユニットは、前記集積回路に連結された２つ以上のエフェクタを備える、請求項４０に記載の植え込み型エフェクタユニット。
42. 前記２つ以上のエフェクタは、電極である、請求項４１に記載の植え込み型エフェクタユニット。
43. 前記２つ以上の電極は、分割電極である、請求項４２に記載の植え込み型エフェクタユニット。
44. 前記ユニットは、リード上に存在する、請求項４０に記載の植え込み型エフェクタユニット。
45. 前記リードは、多重リードである、請求項４４に記載の植え込み型エフェクタユニット。
46. （ａ）（ｉ） 電力抽出機能ブロックと、
    （ｉｉ） エネルギー貯蔵機能ブロックと、
    （ｉｉｉ） 通信機能ブロックと、
    （ｉｖ） 装置構成機能ブロックと
    を備え、該機能ブロックはすべて管腔内に納まる大きさを有する支持体上の単一の集積回路内に存在する集積回路と、
    （ｂ）該集積回路に連結された少なくとも１つの２つの電極と
    を備える植え込み型電極アセンブリ。
47. 前記電極アセンブリは、分割電極アセンブリである、請求項４６に記載の植え込み型電極アセンブリ。
48. 前記分割電極アセンブリは、４つの電極を備える、請求項４７に記載の植え込み型電極アセンブリ。
49. 前記電極アセンブリは、リード上に存在する、請求項４６に記載の植え込み型電極アセンブリ。
50. 前記リードは、多重リードである、請求項４９に記載の植え込み型電極アセンブリ。
51. 近位端および遠位端と、
    請求項４６に記載の少なくとも１つの電極アセンブリと
    を備える、細長い可撓性構造体。
52. 前記構造体は、脈管リードである、請求項５１に記載の細長い可撓性構造体。
53. 前記脈管リードは、請求項４６に記載の２つ以上の電極アセンブリを備える、請求項５２に記載の細長い可撓性構造体。
54. 前記脈管リードは、多重脈管リードである、請求項５３に記載の細長い可撓性構造体。
55. 前記多重リードは、３本以下のワイヤを有する、請求項５４に記載の細長い可撓性構造体。
56. 前記脈管リードは、２本のみのワイヤを含む、請求項５５に記載の細長い可撓性構造体。
57. 前記脈管リードは、１本のみのワイヤを含む、請求項５５に記載の細長い可撓性構造体。
58. 前記脈管リードは、前記近位端にＩＳ−１コネクタを含む、請求項５１に記載の細長い可撓性構造体。
59. （ａ）電源と、電気刺激制御要素とを備えるハウジングと、
    （ｂ）請求項５１から請求項５８のいずれか一項に記載の脈管リードと
    を備える、植え込み型パルス発生器。
60. 前記発生器は、２つ以上の請求項５１から請求項５８に記載の脈管リードを備える、請求項５９に記載の植え込み型パルス発生器。
61. 前記２つ以上の脈管リードに連結されたマルチプレクサであって、該マルチプレクサは、一組のサテライトを選択して遠隔データ収集装置に連結するように設定されている、マルチプレクサと、
    該マルチプレクサおよび該遠隔データ収集装置に連結された導電性パスと
    を備える、請求項６０に記載の植え込み型パルス発生器。
62. 前記マルチプレクサは、各選択されたサテライトと関連付けられた前記電極の状態を保持するように設定されている、請求項６１に記載の植え込み型パルス発生器。
63. 前記制御要素は、前記植え込み型パルス発生器をペースメーカとして動作させるように設定されている、請求項５９に記載の植え込み型パルス発生器。
64. 前記制御要素は、心臓再同期を達成するのに十分な形で前記植え込み型パルス発生器を動作させるように設定されている、請求項５９に記載の植え込み型パルス発生器。
65. （ａ）請求項５９から請求項６４のいずれか一項に記載の第１の植え込み型パルス発生器と、
    （ｂ）該植え込み型パルス発生器と通信するように構成された第２の装置と
    を備える、システム。
66. 前記第２の装置は、植え込み型医療装置である、請求項６５に記載のシステム。
67. 請求項５９から請求項６４のいずれか一項に記載の植え込み型パルス発生器を被術者の体内に植え込む工程と、
    該植え込まれたパルス発生器を使用する工程と
    を含む、方法。
68. 前記使用する工程は、前記パルス発生器の前記電極のうちの少なくとも１つを起動して、前記被術者に電気エネルギーを送達する工程を含む、請求項６７に記載の方法。
69. 前記方法は、前記パルス発生器の前記電極のいずれを起動すべきかを決定する工程をさらに含む、請求項６８に記載の方法。
70. （ａ） 電源と、電気刺激制御要素とを備えるハウジングと、
    （ｂ） 請求項５１から請求項５８のいずれか一項に記載の脈管リードと
    を備える、キット。

Images