JP2004533302A - 埋込可能型デバイス用密封給電 - Google Patents

Abstract

本発明は埋込可能型基板型センサを提供する。このセンサはその基板（５２）の内部に又は上に形成された電子回路（７０）を有する。保護被覆（５６）は基板を覆い、被覆下に回路を有する密封シールパッケージを形成する。回路は、通信及び／又は回路への電力供給用の導電パッド（７２ａ及び７２ｂ）を有する。導電経路は、シールされた回路への外部接続用の導電パッドに対する密封電気接続を提供する。第１の実施形態においては、この導電経路は、生体親和的な素材から形成されたビアであり、その厚みを厚くすること又はイオンビーム成長により密封化されている。これに代わる実施形態においては、導電経路は、生体親和的な絶縁素材によりくるまれた金属トレース（７４）から形成される。金属トレースは基板の表面と平行であり、第１のビアにより導電パッドに接続される。金属トレースは、シールされたパッケージに外部からアクセスできるようにすべく第２の端を有し、内部にある密封シールされた回路に対する外部接続を提供する。

Description

【技術分野】
【０００１】
本発明は、一般には埋込可能型医療用デバイス、例えば埋込可能型センサに関する。本発明は、より詳細には、その種のデバイスに対する密封型接続を提供する技術に関する。
【背景技術】
【０００２】
本発明は、半導体基板、より詳細には密封された電子回路及びその上に形成された非密封の電極を含む構造を有する半導体基板により、埋込可能型センサその他の埋込可能型デバイスを形成することに関する。
【０００３】
米国特許第５６６０１６３号（以下‘１６３号特許と言う）には、セラミック基板上に形成された埋込可能型グルコースセンサが開示されている。センサに関連するワーキング電極その他の素子は、セラミック基板を覆うリザーバ或いは内鞘内の導電液に晒されている。センサ上に置かれている外鞘には窓が形成されており、この窓はワーキング電極のうち一つの上に位置している。窓の中には、選択されたエンザイム、例えばグルコース酸化酵素（ＧＯ）が置かれる。‘１６３号特許に開示されているとおり、５個のワイヤ又は導体は電極に取り付けられ、電子回路例えば同文献の図３に示されている回路に接続される。なお、ここでの参照を以て特許文献１全体が本願に取り込まれたものとする。
【０００４】
‘１６３号特許に開示されたタイプのグルコースセンサの他の特徴、側面及び改良に関しては、更に、９７年１０月２０日付の米国特許出願第０８／９５３８１７号に係る米国特許第６０８１７３６号、９７年１０月２０日付の米国特許出願第０８／９５４１６６号に係る米国特許第６１１９０２８号、並びに９７年９月１２日付の米国特許出願第０８／９２８８６７号に係る米国特許第５９９９８４８号にも開示があり、全て本願出願人と同一の人物に譲受されている。また、ここでの参照を以てそれらの内容が全て本願に取り込まれたものとする。
【０００５】
参照した特許文献に開示されているように、埋込可能型センサの改良案の一つは、基板の一方の側に電極を置き、他方の側に集積回路（ＩＣ）チップ及び他の必要部品（コンデンサ等）を置き、それによって基板上のセンサ制御又は駆動用電極と逆の側にハイブリッド電子回路を形成する、というものである。センサは電極に流れる電流を検知し、検知結果から電極周囲の酸素量を検出し、またセンサが晒されているグルコースの量を検出する。加えて、センサは、二芯通信線を介して外部と情報、データ及び／又は電力を送受信する。ＩＣチップその他の電子部品は金属カバー下に密封（ｈｅｒｍｅｔｉｃａｌｌｙ ｓｅａｌ）され、それらの端部は基板に対して封止接着されている。ＩＣチップ及びその他の密封された部品は、基板をよぎる導電経路或いはステアステップビアを介して電気的に接続される。また、必要に応じ、２個の導体を用いてこのタイプのセンサを数個、デイジーチェーン接続することもできる。更に、外鞘は基板全体を包む。即ち、金属カバーにより覆われた電子回路と、電極、食塩溶液リザーバ及びエンザイム充填窓が形成されているセンサ電極側とを、の双方とも包む。
【０００６】
残念なことに、参照した特許文献に記載されているセンサはやや厚すぎる。即ち、多くの埋込用に、より薄くなおかつその内部回路への密封型電気接続を提供できるセンサが、必要とされている。従って、従来のセンサと同じ機能、即ち塩に晒されるワーキング電極、一電極上に置かれる選択されたエンザイム、センサを制御し他のセンサ及び外部制御ユニットと通信する密封型電子回路等を実現し、なおかつより小さなセンサを求める向きがある。本願発明は、これらを含め各種の必要性を成功裡に充足させうるものである。
【発明の開示】
【０００７】
本発明により提供される埋込可能基板型センサは、センサに関連する電子回路例えばＩＣチップを、ＣＭＯＳ基板等の好ましい基板中又は基板上に形成したセンサである。更に、基板は保護被覆により覆われ、この被覆の下に回路がある実効的な密封型パッケージを形成する。本発明の実施形態においては、この回路は、通信のため及び／又は当該回路への電力供給のために、１個又はそれ以上の個数の導電パッドを有する。１個又はそれ以上の個数設けられた接続経路によって、外部接続用の導電パッドと、密封されたパッケージ内の回路とが、密封状態で電気的に接続接続される。センサに関連する電極は、選択的に、保護被覆で覆わずに残す。これにより、センサを生体組織内に埋め込んだとき当該電極が身体の組織及び液に晒されることとなる。
【０００８】
第１の実施形態における導電接続経路は、生体親和的（ｂｉｏｃｏｍｐａｔｉｂｌｅ）な素材例えばプラチナから製作されたビアである。これによる密封化は、その厚みを例えば少なくとも５μｍまで増加させること或いはイオンビーム成長によって、達せられる。これに代わる方法としては、基板表面に対して本質的に平行な金属トレースによって導電接続経路を形成する、という方法がある。この金属トレースは、その第１の端において第１のビアにより回路の導電パッドに接続され、その第２の端が密封パッケージの外部へと延びる。従って、密封回路の外部接続が実現される。また、金属トレースは、例えばアルミナ、ジルコニア、或いはアルミナやジルコニアの合金のように、生体親和的な絶縁素材により覆われる。このようなビアと絶縁化金属トレースとの組合せにより、導電接続の密封性が保たれる。
【０００９】
本発明の一実施形態においては、本発明に係りそれぞれその一方の側に電子回路が形成されている薄い基板型センサの対が用いられ、接続用及び／又は検知用電極が外向けとなるよう背面対背面で接続される。このように、背面対背面接続基板型センサ対とすることによって、センサ電極がセンサ対基板の外表面に位置することとなる。
【００１０】
本発明に係る密封パッケージは、生体埋込に適するパッケージであって、（１）複数の面を有しそのうち少なくとも一つの面上に形成された集積回路を有する半導体基板であって、当該集積回路が、通信及び／又は当該集積回路に対する電力供給のための１個又はそれ以上の個数の導電パッドを有する半導体基板と、（２）当該１個又はそれ以上の個数の導電パッドに対する導電接続を提供する１個又はそれ以上の個数の導電接続経路であって、その第１の端が当該１個又はそれ以上のパッドに接続され、第２の端が密封パッケージからの外部電気接続用に露出している導電接続経路と、（３）当該導電接続経路の第２の端用に選択された部位を除き集積回路及び半導体基板表面をくるむ絶縁部材と、を備える。
【００１１】
本発明の新規な特徴事項は、添付した特許請求の範囲に述べられている。本発明は、添付図面を参照しつつ以下の説明を読むことによって、よりよく理解されるであろう。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するに当たって現時点で最良モードと考えられるものを記述する。当該記述は限定的に捕らえられるべきではなく、却って本発明の一般的原理を記述する目的のものと捕らえられるべきである。本発明の技術的範囲は特許請求の範囲によって画定されるべきである。
【００１３】
以下、本発明を実施するに当たって現時点で最良モードと考えられるものを記述する。これは限定的に捕らえられるべきではなく、却って本発明の一般的原理を記述する目的のものと捕らえられるべきである。本発明の技術的範囲は特許請求の範囲によって画定されるべきである。
【００１４】
始めに、埋込可能型センサが一般にある種の生理学的パラメタ若しくは条件又は現象（患者の生体内で生じるもの又は患者の生体内で検知可能なもの）を検知するのに用いられることに、留意されたい。この目的により、この種のセンサは、１個又はそれ以上の個数の電極乃至はそれと類似したトランスデューサを備え、検知したパラメタを電気信号その他の検知可能な信号に変換する。しばしば、センサの検出対象は単純な電位信号とされる。この電位信号は、典型的には、筋肉組織の分極／偏極に伴うもの等、患者の肉体に関連する自然現象的電気信号である。この種の例では、すべてのセンサにとって、モニター対象組織に接触するある種の電極と、検知した信号を受信、増幅及び／又は格納する適当な電子回路とが、必須とされる。また、その電極から接触先の組織へと電流パルスを印加できることから、この種のセンサの電極をスティミュレータとしても用いうることは常識的である。このようにスティミュレータ電極としても使用されうるセンサ電極は、常識的に、センサ／スティミュレータと呼ばれる。更に、当該センサは電気化学的センサ或いはエンザイム電極センサ、例えば‘１６３号特許その他の特許文献に記載されたタイプのセンサとして、用いうる。この種の電気化学的センサにおいては、好ましいエンザイムその他化学物質が電極の近傍に置かれ、これにより所望の化学的相互作用が生起される。
【００１５】
どのようなタイプの埋込可能型センサを用いるのであっても、センサ全タイプ共通の構成要素として、電極及び当該電極をモニタ及び／又は制御する電子回路が用いられる。しかしながら、理解頂けるように、他のセンサ構成要素、例えばエンザイムは、電極及び関連電子回路との関連において用いられ得るに過ぎない。
【００１６】
本発明の利点をよりよく且つ好適に理解するには、まず、参照した特許文献乃至特許出願により開示されているタイプの埋込可能型センサの好適な用途及び製造法について、簡単に振り返るのが手助けとなろう。この目的のため図１のブロック図を参照するに、２個の共通導体１４及び１６により複数個のセンサ／スティミュレータ１２ａ，１２ｂ，…１２ｎが互いに接続されており、それらは更にコントローラ（図示せず）に接続されている。２個の導体１４及び１６は、コントローラからセンサ／スティミュレータ１２ａ，１２ｂ，…１２ｎへとデータ信号及び電力信号を送り、またセンサ／スティミュレータ１２ａ，１２ｂ，…１２ｎからコントローラへとデータ信号を送るための共通信号及びリターン経路として、機能する。
【００１７】
図２に、埋込可能型デバイス例えばセンサ／スティミュレータ１８ａをどのようにしてリモートコントローラ２０及び他のセンサ／スティミュレータ１８ｂ，…１８ｎにシリアル又はデイジーチェーン接続するのかを示す。図２に見られるように、センサ／スティミュレータ１８ａは、センサ／スティミュレータ１８ａの上流側（コントローラ２０に近い側）に設けたパッド又は端子の第１の対（１３及び１５）に取り付けられている２個の導体１４’及び１６’によって、コントローラ２０に接続されている。パッド又は端子のもう一つの対（１７及び１９）はセンサ／スティミュレータ１８ａの下流側（コントローラ２０から遠い側）に配置されている。後の記述から明らかになるように、下流側パッド１７は、センサ／スティミュレータ１８ａ上に配置された回路２１を介して、上流側パッド１３に電気的に接続されている。同様に、下流側パッド１９は、センサ／スティミュレータ１８ａに含まれる回路２１を介して、上流側パッド１５に電気的に接続されている。更に２個の導体１４’’及び１６’’は、デバイス１８ａの下流側パッド１７及び１９を、次のセンサ／スティミュレータ１８ｂの対応する上流側パッド１３’及び１５’にデイジーチェーン接続する。このような形態によって、たった２種類の導体を用いるのみで、所望に応じ多数のデバイスをシリアル接続し更にコントローラ２０に接続することができる。
【００１８】
図１が機能的且つ電気的に図２と等価であることに留意されたい。図２においては、単純に、チェーン内における上流側デバイスの下流側パッド１７及び１９から、チェーンに追加すべき新たなデバイスの上流側パッド１３’及び１５’へと、２個の導体を伸ばすことによるチェーンへのデバイスの追加に、上流側及び下流側のパッド／端子対が用いられている。しかしながら、２個の主導体１４及び１６への接続が行われ又は導体の分岐が行われる用途においては、図２の構成と同様にして図１に示した構成が用いられる。
【００１９】
図１又は図２に示したシステムにおけるデイジーチェーン接続可能なセンサ／スティミュレータ１２又は１８には、多様な用途がある。一般に、センサ／スティミュレータ１２又は１８が埋め込まれるとき、１個又はそれ以上の個数の身体パラメタ又は肉体組織若しくは体液中に見いだされる物質（例えばグルコースレベル、血液ｐＨ、Ｏ₂、温度、等）を検知できるよう設計される。それらの計測によって、患者の条件及び状態に関する有用な情報が得られる。また、そのようなことから、複数回の計測の結果の平均値（ａｖｅｒａｇｅ ｏｒ ｍｅａｎ）を計算できるよう、しばしば、同一の一般生体組織エリア内における複数回の計測が望まれる。これにより、複数回の相異なる読みから共通点を読み取ることが可能になり、収集したデータの正確性及び信頼性をより好適に確かめることができる。
【００２０】
また反面、生体組織内の生理的に関連するが相異なる部位における所与の物質に関して様々な種類の計測成果が得られる。例えば、ある種の用途、例えばクローズドループインシュリンインフュージョンシステムにおいては、血液ストリーム内におけるグルコース値の読みと、他の血液ストリーム内におけるグルコース値の読みと、血液ストリームに隣接する生体組織内におけるグルコース値の読みとを、得られるという利点がある。これは、あるグルコース値の読みが他のものに比べてどのように俊敏に変化するかを示す時定数が異なってもよいためであり（実際、通常は異なるものである）、その種の相違を取得又はモニタすることが可能になることによってインシュリンインフュージョンの安定化に関する有用な情報を得ることが可能になる。
【００２１】
図３Ａ，図３Ｂ，図３Ｃ及び図３Ｄに、それぞれ、参照した特許に記述されたタイプの典型的な埋込可能型センサデバイス３０について、分解パース（図３Ａ）、側面（図３Ｂ）、頂面（図３Ｃ）及び端面（図３Ｄ）を示す。図３Ａに最も明瞭に示されているように、センサデバイス３０は典型的にはキャリア乃至基板３６を有しており、この基板３６上には集積回路（ＩＣ）３８及びその他の部品例えばコンデンサ４０が搭載され、ハイブリッド回路が構成されている。
【００２２】
図３Ａに示されているキャリア乃至基板３６はハイブリッド電子回路を形成する土台又は基礎として用いられているけれども、本発明は、キャリア乃至基板３６の内部にＩＣ３８が実質的に形成される実施形態に関するものである。
【００２３】
図３Ａ乃至図３Ｄに示した実施形態においては、ハイブリッド回路の全構成部品が、リッド乃至カバー４２を基板３６にボンディングすることにより形成された空洞内に、密封されている。後の記述より明らかになるとおり、本発明における顕著な利点の一つは、本願で開示する一実施形態においてはリッド乃至カバー４２が必要でないことである。
【００２４】
図３Ａ乃至図３Ｄにおいては、上流側パッド乃至端子１３及び１５並びに下流側パッド乃至端子１７及び１９が、カバー４２によって生成されたハイブリッド回路の密封部分の外に、残っている。しかしながら、これら上流側及び下流側パッドは、好適な給電接続を介して密封部分内の回路に電気的に接続される。給電接続の好適なやり方のうち一つは、キャリア又は基板を通じたステアステップ方式（垂直、水平両セグメント共）による給電接続であり、この参照を以て本願に繰り込まれる米国特許第５７５０９２６号（以下‘９２６号特許と言う）に記載されている。
【００２５】
引き続き図３Ａ乃至図３Ｄを参照するに、キャリア乃至基板の面のうちハイブリッド回路と逆側の面上には、好適な電気化学的センサ４４又はその他好ましいタイプのセンサ若しくはスティミュレータが形成又は配置されている。ここで使用する電気化学的センサの一タイプは、この参照を以て本願に繰り込まれるところの米国特許第５４９７７７２号、特にその図２Ａ、図２Ｂ、図２Ｃ、図３、図４Ａ及び図４Ｂにより開示されているエンザイム電極センサである。しかしながら、ここで強調すべきことは、本発明においては、センサデバイス３０にて使用できるセンサ４４その他の埋込可能型素子の繊細性・精度がクリティカルな問題とはならないことである。重要なのは、センサその他の素子を埋込可能にすること、また適当な制御信号に応じて特定種別のパラメタ若しくは物質を検知し特定種別の信号を発生させる等、望まれている機能を提供することである。
【００２６】
センサ４４その他の素子によって生成される制御信号又は出力信号のタイプがどのようなものであれ、その種の信号は、キャリア乃至基板３６のハイブリッド回路側（センサデバイス３０を図３Ｂ又は図３Ｄの向きとしたときの上側）からセンサデバイス３０のセンサ側（図３Ｂ又は図３Ｄ中の下側）へと、センサデバイス３０のハイブリッド（上）側から基板乃至キャリアを通じてセンサデバイス３０のセンサ（下）側に向けステップワイズに通過する適当な密封給電経路、例えば‘９２６号特許に記載の方式による経路によって、通じるものである。
【００２７】
例えば、センサが米国特許第５４９７７７２号により教示されているグルコースセンサを含むものであるならば、同文献の図４Ａから最もよく見て取れるように、センサの主電極（群）と電気的にインタフェースする５個の導体があるであろう。この種のグルコースセンサを用いるのであれば、それら５個の導体は、密封性を保ちながらステップワイズにキャリア３６を通る適当な給電経路を用いて、即ち‘９２６号特許により教示されているように垂直水平双方のセグメントを用いたキャリアを通じて、キャリア３６の上側にあるハイブリッド電気回路とインタフェースする。
【００２８】
上述したように、親出願は、図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ及び図４に示されるように、それ自体、キャリア３６を使用しないデバイス３０を志向している。キャリア３６においては、制御回路がキャリア３６の一方の側（上部）上に位置し、またセンサその他電子回路と共に使用される又は電子回路によって制御されるデバイスはキャリアの他の側（下側）上に置かれる。というよりは、ＩＣ３８が形成されるセラミクス又は基板それ自体がキャリアとして機能している。親出願においては、これを、密封給電経路として機能するよう基板内或いは集積回路の層間に形成されたビアを用いて、達成している。この集積回路（ＩＣ）は、被覆されたＩＣそれ自体を埋め込めるようＩＣの適切な部位をシールするために、必要に応じて酸化アルミニウムその他の酸化皮膜で被覆されている選択された層及びトレースにより、構成されている。この点については‘９２６号特許及び／又は米国特許第６０４３４３７号により教示されている。米国特許第６０４３４３７号は、１９９７年１２月１９日付けの特許出願０８／９９４５１５号に係る特許であり、ここでの参照を以て本願に繰り入れることとする。好ましいことに、このようにすることによって、センサ４４その他ＩＣと共に用いられ或いはＩＣによって制御される埋込可能な素子は、ＩＣ基板の裏側（非アクティブ側）に形成できる。従って、キャリアそれ自体は、ＩＣ基板がキャリアとして機能することから不要となり、リッド乃至カバー４２も不要となる。
【００２９】
親出願の実施形態における重要な利点は、センサの基板内に電気回路を形成することにより、他の類似した埋込可能型デバイスとデイジーチェーン接続されうる埋込可能型デバイスが得られたこと、またそれにもかかわらず単一のコントローラ２０により個々のデバイスを個別にアドレス、制御及びモニタできることである。なお、この種の電気回路、即ち以下の記述においてしばしばインタフェース／制御回路と称するところの回路は、図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ及び図４においては、キャリア３６の「上」側即ちセンサデバイス３０のうちその大部分がカバー４２によって密封シールされる部分に配置される。しかしながら、理解頂けるように、親出願によれば、そのようなインタフェース／制御回路は、実際には基板のアクティブ側上、基板内に形成され、被覆され、必要に応じ更に密封シール用に被覆される。
【００３０】
図２に示した構成は、いくつかの種類の埋込可能型デバイスには特に適している。即ち、図４に示したようにデイジーチェーン接続によって単一のリード３２を形成するには適している。図４から読み取れるように、図３Ａ乃至図３Ｄに示したタイプの３個のセンサタイプデバイス３０ａ，３０ｂ及び３０ｃは、リードセグメント４６ａ，４６ｂ及び４６ｃにより一体に接続されている。リードセグメント４６ａ，４６ｂ及び４６ｃは、各々、２個の導体１４，１６を含み、適当な方式により構成されている。例えば、２個の導体をリードセグメント内でスパイラル状に巻くことにより構成されている。このスパイラル状の巻き線は、リード分野で公知の技術に従い、シリコンゴム製の鞘によってケーシングされ或いはカバーされる。（注：図４を示した目的に従えば、あるデバイスの下流側パッドから他のデバイスの上流側パッドにつながる個別のリードセグメント４６ａ，４６ｂ及び４６ｃにセグメント化されているとはいえ、リード３２内の２個の導体１４，１６それぞれを１個の導体として扱える。）下流パッド３４は、リード３２のうち端即ち最も下流側のセンサデバイス３０ｃ最端の下流側パッドをカバーしている。
【００３１】
次に、図５Ａ及び図５Ｂに、本発明に従い製作された好適な基板型センサ５０を示す。図５Ａには基板型センサ５０の頂部を、図５Ｂには縦断面を、それぞれ示している。基板型センサ５０は、好ましいことに、ハイブリッド電子回路も使用しないし、密封シールリッド乃至カバーも必要としない。却って、基板型センサ５０は、ＣＭＯＳその他の集積回路を製作する際に常識的に用いられるタイプのシリコン又はセラミック基板等による基板５２を含む。
【００３２】
電子回路は、基板５２のアクティブ側上、領域５４の中に、従来のやり方、例えばＣＭＯＳプロセス技術に従い集積回路７０として形成されている。この電子回路は、基板５２内に向けその表面が陥入するような形で設けてもよい。そのような形で設けると、図５Ｂに示されている回路領域５４は、基板５２の体部内に若干延びることとなる。基板型センサ５０のアクティブ面上には、例えば、図５Ａに見られるように、接続パッド１３，１５，１７及び１９が形成される。これらを形成することによって、センサ基板を他のセンサとデイジーチェーン接続することができる。この点については米国特許第５９９９８４８号により既に教示されている。
【００３３】
図５Ｂの例において基板５２の縁まで延びている集積回路７０は、複数の導電パッド７２を有している。導電パッド７２は、集積回路７０の上側の面上に形成されており、通信及び／又は集積回路７０への電力供給に使用される。これらのパッドは、アルミニウムその他の導電素材により、また従来のやり方により形成されている。基板５２の大部分及びその内部に形成されている集積回路７０は、生体親和的な絶縁素材、例えばアルミナ、ジルコニア、又はアルミナ若しくはジルコニアの合金により被覆されている。基板型センサ５０を形成するパッケージは、これによって、カプセル層５６を用いつつ密封される。顕著なことに、本発明においては、基板型センサ５０を形成するパッケージの密封性を保ちつつ、カプセル層５６を通じ導電パッド７２に至る電気的接続が形成されている。図５Ｂに示されている第１の実施形態においては、金属ビア（例えばパッド１５及び１９を形成する）がプラチナによって好適に形成され、導電パッド７２に対する外部導電接続のためカプセル層５６を通じている。これのビアは、好ましくは、次に述べる２種類の方法のうち一つにより密封化される。一つ目の方法は、ビアを形成するプラチナ層の厚みを充分に、例えば５μｍとし、リーケージの素となるプラチナの不均一性を克服する、という技術である。二つ目の方法は、後に更に述べるように、イオンビーム成長を用いてプラチナビアを形成する、という技術である。このプロセスはより均一なプラチナ層を形成するため、密封性を保ちつつもプラチナ層の厚みをやや減らすことができる。
【００３４】
次に、図６Ａ及び図６Ｂに、カプセル層５６を通じ集積回路７０上の導電パッド例えば７２ａ及び７２ｂに至る密封外部導電接続を提供する技術の代替例を示す。集積回路７０は、図６Ｂに示した例では、基板５２の縁まで延びている。この技術においては、例えばアルミニウム、プラチナ等の金属によるトレース、例えばトレース７４が、基板５２の表面及び集積回路７０に対して本質的に平行に形成されている。トレース７４の第１の端は導電パッド例えば導電パッド７２ｂと電気的に結合している。トレース７４の第２の端５８はカプセル素材５６を通じて露出し、外表面からアクセス可能なパッド１９を形成している。図６Ｂに示した技術においては、トレース７４の第２の端５８から導電パッド７２ｂへの導電接続経路を蛇状ルートとしたこと及び金属トレース７４をやや長くしたこと（例えば金属トレースの長さは好ましくは少なくとも１００μｍ）によって、密封性が達成されている。好ましくは、金属トレースは例えば１μｍ程度の薄いカプセル層によりくるむ。この層は、典型的には、１個又はそれ以上の個数の製造工程によって成長させる。
【００３５】
これに追加して、検知電極Ｅ１及びＥ２（図６Ａ参照）を形成する導電接続を形成してもよい。形成箇所は例えば電力／通信パッド１３，１５，１７，１９が形成されている面と同一の面でよく、集積回路７０に対して同様の形態で密封される。また、この種の検知電極を集積回路７０と組み合わせて用い、前掲の特許文献に記載されたセンサを構成するようにしてもよい。好ましいことに、望むのであれば、以上に述べた技術を用いて全ての接続、回路及び検知電極を基板５２の同一面上に形成することができ、従って図９及び図１０の記載に従い後に述べる複数の例えば対のセンサを製造することができる。
【００３６】
図７に、基板上に形成された半導体への密封接続を提供する技術に関し、更に他の実施形態における部分断面を示す。この実施形態は図６Ａに示したものと同様であるが、相互内部接続された（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）導電トレース７４’、７４’’の層を追加している点で異なる。トレース７４’、７４’’は、追加されたカプセル層５６’、５６’’、５６’’’によりくるまれており、導電接続部の密封性を更に高めるために用いられている（パッケージの厚みがますため若干コストがかさむが）。
【００３７】
基板５２上のカプセル層５６に被覆例えばアルミナ絶縁を与えるには、各種の技術を用いうる。好ましい技術としては、例えば、イオンビーム成長（ＩＢＤ）技術がある。ＩＢＤ技術は公知であり、この参照を以て本願に盛り込むところの米国特許第４４７４８２７号又は米国特許第５５０８３６８号により教示されている。
【００３８】
図８に示すように、この種のＩＢＤ技術又は類似の技術を用いることにより、所望のアルミナその他の層５６を基板５２の全面において成長させることができる。図８に見られるように、基板５２は、制御された速度で回転する適当な作業面４０１上に置かれる。作業面４０１及びその上の基板５２（既に回路及び電極が形成されているもの）は、当該作業面がイオンビーム４２１に晒された状態で回転させられる。基板５２が６面を有するとすると、回転につれそれら６面のうち５面がビーム４２１に晒される。これにより、物体の面のうち晒されている５面にアルミナの所望の層が設けられる。適当な露出の後、物体はひっくり返され、基板の前は露出していなかった側が露出する。この状態で同様の処理を繰り返す。このようにすると、基板５２の４面は２回露出することとなるが、これは２回露出した面のアルミナのカプセル層５６を単純に厚くするという結果につながるだけである。
【００３９】
本件技術分野で知られている他種の技術によって、アルミナカプセル層５６を物体上に設けることも、可能である。
【００４０】
アルミナのカプセル層を基板５２上に被着するステップは、典型的には以下を含む：
（ａ）約３００オングストロームのチタニウム層を、アルミナにより被覆されるべき金属導体その他のオブジェクトに対し、スパッタリングする。
（ｂ）オブジェクトに対するアルミナの選択的被着を行う場合は、基板上に感光ポリアミドをスピニングする。
（ｃ）アルミナを被着させないエリアが露出するようマスクを施す。
（ｄ）紫外（ＵＶ）光で照らしマスクを通じてポリアミドをポリメライズする。ＵＶ光によってポリアミドが照らされたところは酸化アルミニウムが成長しない。従って、ポリアミドのポリメライゼーションは、実効的には、ネガティブ（ｎｅｇａｔｉｖｅｌｙ ａｃｔｉｎｇ）レジストである。
（ｅ）非ポリメライズされたポリアミドをキシレン又はこれに等価な物質により洗うことで、フォトレジストを現像する。一旦非ポリメライズされたポリアミドを洗い落とすことで、セラミック（又はその他の部品）に酸化アルミニウムを成長させる準備が整う。
（ｆ）アルミナの選択的被着を行わない場合即ちアルミナを全部位に被着させる場合や、非ポリメライズされたポリアミドを洗い落とした後には、所定厚み例えば４〜１０μｍまで即ち６μｍ程度、イオン強化蒸発（ｉｏｎ ｅｎｈａｎｃｅｄ ｅｖａｐｏｒａｔｉｏｎ）、ＩＢＤその他の適当な応用技術によって、対象上に酸化アルミニウムを成長させる。
（ｇ）被覆被着の間、基板の全属面に被覆を施すべく必要に応じ図８に示すように回転及び／又は再配置（ｒｅｐｏｓｉｔｉｏｎ）し、所定厚みまで被覆する。このステップは数回繰り返すとよい。例えば、アルミナの薄い層を繰り返し成長させ、所望の厚み或いは特性となったかをチェックする。そして、再配置、成長及びチェックステップを、所望の厚みが得られるまで或いは被覆が所望の絶縁及び／又は密封特性を示すまで繰り返す。
（ｈ）もしポリアミド上に酸化アルミニウムが被さっているのであれば、ダイアモンドスクライブ、レーザ、コンピュータミルマシン制御等によりそれを破壊し或いは刻む。これにより、次に述べる酸化アルミニウムリフトオフ時に、後述するパイラナ溶液が酸化物の下に入り込む。
（ｉ）基板をパイラナ溶液（６０度まで加熱したＨ₂ＳＯ₄×Ｈ₂Ｏ₂×２）に浸した後、ポリアミド及び不要な酸化アルミニウムをリフトオフする。浸す時間は、ポリアミド層の厚みにもよるが、３０〜６０分。
【００４１】
上述した被覆方法は、実質的に、先の参照を以て本願に繰り込まれている米国特許第６０４３４３７号に記載されているものと同じである。この技術分野において通常の熟練をなしたいわゆる当業者にとって、上述したＩＢＤ技術が、内部に形成される半導体との外部導電接続を得るためのビア及び電極を形成するプラチナ層その他の生体親和的導電金属の選択的成長に適用できることは、明かであろう。好ましいことに、このＩＢＤ技術を使用することにより、プラチナその他の金属層を、密封するのに充分な均一さにすることができる。
【００４２】
図９に、両センサ基板の電極が外側を向くよう２個のセンサ基板５０を背面対背面配置したセンサアセンブリ１００を示す。図９には保護カプセル層５６を示していないが実際にはあるものと想定している。
【００４３】
図１０に、図９のセンサアセンブリ１００の用途を示す。センサアセンブリ１００は鞘１０２及び膜１０４の内側にあり、電気化学的センサアセンブリ１００を形成している。鞘１０２はセンサアセンブリ１００をくるみ、その内側にリザーバを形成している。リザーバの中には、適当な溶液、例えば塩の溶液が保持されている。膜１０４は鞘１０２をくるむ。ポケット１０６は、膜１０４内に、選択されたワーキング電極に被さるよう形成されている。適当なエンザイム１０７が、このポケットの内部に置かれる。窓１０９はエンザイム１０７をポケット１０６内に保持されている周囲環境に晒す。
【００４４】
電気化学的センサアセンブリ１１０の動作は、実質的に、先の参照を以て本願に繰り込まれている‘１６３号特許その他の参照済特許文献に記載のものと同じと見てよい。しかしながら、センサアセンブリ１１０の上述した構造においては、検知窓１０９がアセンブリの両側にあるため、センサの動作においてより広い露出面積乃至「ビュー」を提供できる。
【００４５】
上述したように、本発明は、電極及び回路を有し、これら電気回路と電極とが同一基板部材例えば半導体基板の中又は上に形成された埋込可能型センサを提供する。本発明における半導体基板は、例えば、相補的金属−酸化物−半導体（ＣＭＯＳ）集積回路の形成に使用されるものと同一のタイプの基板である。
【００４６】
更に明らかなように、本発明は、電極及び回路を有し、リッド乃至カバーが不要な埋込可能型センサを提供する。リッド乃至カバーは、従来は、基板片側の基板上のハイブリッド電子回路を密封シールするために用いられていたが、本発明によれば、従来可能であったものに比べセンサを顕著に薄くすることができる。
【００４７】
本発明について特定の実施形態及び用途により説明したが、特許請求の範囲の記載範囲から離れることなく当業者がなし得る種々の変形及びバリエーションがあり得る。例えば、アセンブリの隅部は丸めるのが望ましい（図６Ｂのコーナー６２を参照）。これにより密封性を高められる。サンドブラストや酸によるエッチング技術を、この丸め工程にて使用できる。更に、パッド例えば１９は一般にはカプセル層５６内の浅い穴内に設けるが、導電ビーズ又はパッドをボンディングして外部接続を補助すること、或いは周囲のカプセル層をずらす又はこれに重ねることにより外部接続上でのパッドへの各種のストレスを最小化することが、望ましい。このようなバリエーションは、本発明の技術的範囲内に属するものと考え得る。従って、明示した実施形態に限らず、特許請求の範囲内において、本発明は実施しうるものと理解されるべきである。なお、複数の図を通じ同一符号が付されている部材は対応する部材である。
【図面の簡単な説明】
【００４８】
【図１】コントローラに接続された二芯バスを用い複数のセンサ／スティミュレータを接続した構成を示すブロック図である。
【図２】シリアル又はデイジーチェーン形式に従いセンサ／スティミュレータをコントローラ及び他のセンサ／スティミュレータに対しどのように接続するかを示す図である。
【図３Ａ】図２に示したデイジーチェーンにて用いられ参照した特許文献に示されたタイプのセンサ／スティミュレータを説明するための一部分解斜視図である。
【図３Ｂ】図３Ａのセンサ／スティミュレータの側端面図である。
【図３Ｃ】図３Ａのセンサ／スティミュレータの頂端面図である。
【図３Ｄ】図３Ａのセンサ／スティミュレータの端部端面図である。
【図４】図３Ａ乃至図３Ｄに示したセンサ／スティミュレータを複数個含む埋込可能型リードを示す図である。
【図５Ａ】本発明に係る好適なセンサ基板、即ち導電ビアの密封性を高めつつ基板上に形成された半導体に対する密封型電気接続を提供するセンサ基板の斜視図である。
【図５Ｂ】図５Ａのセンサ基板の断面図である。
【図６Ａ】本発明の他の実施形態に係る好適なセンサ基板、即ちビアと絶縁体によりくるまれた金属接続経路との組合せにより基板上に形成された半導体に対する密封型接続を提供するセンサ基板の斜視図である。
【図６Ｂ】図６Ａのセンサ基板の断面図である。
【図７】基板上に形成された半導体に対する密封型電気接続を提供する技術に係る更に他の実施形態の部分断面図である。
【図８】センサ基板上に保護被覆又は保護層を成長させる方法の一つを示す図である。
【図９】２個のセンサ基板を背面対背面配置して両センサの基板面がアセンブリの外方向を向くようにしたセンサアセンブリを示す図である。
【図１０】図９に示したセンサアセンブリを鞘及び膜内に入れ、電気化学的センサアセンブリとする用法を示す図である。

Claims (23)

1. 生体組織内への埋込に適し密封シールされたパッケージであって、
   複数の面を有しそのうちの少なくとも一つの面における集積的部位として集積回路が形成された半導体基板であって、当該集積回路が、通信のため及び／又は当該集積回路への電力供給のため１個又はそれ以上の個数の導電パッドを有する半導体基板と、
   上記１個又はそれ以上の個数の導電パッドとの電気的接続を提供すべく上記半導体基板の集積的部位として形成された１個又はそれ以上の個数の導電経路であって、上記１個又はそれ以上の個数の導電パッドと結合する第１の端並びに上記シールされたパッケージからの外部電気接続のため露出している第２の端を有し、当該第２の端が、当該導電経路の密封性を確保するのに充分な均一性及び／又は厚みを有する均一な生体親和的な素材から形成された導電経路と、
   上記導電経路の第２の端として選択された部位を除き上記集積回路及び上記半導体基板表面をカプセル状に覆う絶縁被覆部材と、を備え、
   上記密封シールされたパッケージが更なるパッケージングなしに生体組織への埋込に適することとなるパッケージ。
2. 請求項１記載の密封シールされたパッケージであって、上記導電経路がプラチナを含むパッケージ。
3. 請求項２記載の密封シールされたパッケージであって、上記プラチナ導電経路が、充分な均一性を確保すべくイオンビーム成長により製作されたパッケージ。
4. 請求項２記載の密封シールされたパッケージであって、上記プラチナ導電経路が、プラチナビアの厚みを少なくとも５μｍの厚みとすることにより密封性としたパッケージ。
5. 生体組織内への埋込に適し密封シールされたパッケージであって、
   複数の面を有しそのうちの少なくとも一つの面に集積回路が形成された半導体基板であって、当該集積回路が、通信のため及び／又は当該集積回路への電力供給のため１個又はそれ以上の個数の導電パッドを有する半導体基板と、
   上記１個又はそれ以上の個数の導電パッドとの電気的接続を提供する１個又はそれ以上の個数の導電経路であって、上記１個又はそれ以上の個数の導電パッドと結合する第１の端並びに上記シールされたパッケージからの外部電気接続のため露出する第２の端を有する導電経路と、
   上記導電経路の第２の端として選択された部位を除き上記集積回路及び上記半導体基板表面をカプセル状に覆う絶縁素材とを、備え、上記導電経路各々が、
   上記パッドのうち一つと電気的に結合した第１の導電性ビアと、
   本質的に半導体基板の表面と平行な向きを向いた第１及び第２の端を有し上記第１の端において上記第１のビアと電気的に結合した金属トレースであって、上記第２の端が少なくとも部分的には外部に露出している金属トレースとを、備え、
   上記導電経路が生体親和的絶縁素材によりくるまれたパッケージ。
6. 請求項５記載の密封シールされたパッケージであって、上記生体親和的絶縁素材が、アルミナ、ジルコニア、又はアルミナ及びジルコニアの合金からなるグループ中から選択されたパッケージ。
7. 請求項５記載の密封シールされたパッケージであって、上記金属トレースの上記第２の端が生体親和的であるパッケージ。
8. 請求項７記載の密封シールされたパッケージであって、上記金属トレースの上記第２の端がプラチナであるパッケージ。
9. 生体組織内への埋込に適し密封シールされたパッケージであって、
   複数の面を有しそのうちの少なくとも一つの面に集積回路が形成された半導体基板であって、当該集積回路が、通信のため及び／又は当該集積回路への電力供給のため１個又はそれ以上の個数の導電パッドを有する半導体基板と、
   上記１個又はそれ以上の個数の導電パッドとの電気的接続を提供する１個又はそれ以上の個数の導電経路であって、上記１個又はそれ以上の個数の導電パッドと結合する第１の端並びに上記シールされたパッケージからの外部電気接続のため露出している第２の端を有する導電経路と、
   上記導電経路の第２の端として選択された部位を除き上記集積回路及び上記半導体基板表面をカプセル状に覆う絶縁素材とを、備え、上記導電経路のうち少なくとも一つが、
   第１及び第２の端を有し、少なくとも上記半導体基板に最も近い内側トレース及び上記半導体基板から最も遠い外側トレースを含む複数の金属トレースであって、上記金属トレース間が密封シールされるようサンドイッチされた絶縁素材により相隣接する金属トレースの対が分離されている金属トレースと、
   上記絶縁素材によりくるまれ上記相隣接する金属トレースの対を相互に接続する少なくとも１個の相互接続ビアと、
   上記内側トレースを上記集積回路上の少なくとも１個の上記パッドに相互に接続する少なくとも１個の内側ビアと、
   上記複数の金属トレース、上記集積回路及び上記半導体基板をカプセル状にくるむ絶縁素材であって、外部接続のため当該カプセル状の絶縁素材を介して少なくとも１個の外側金属トレースの第２の端が少なくとも部分的に露出する絶縁素材とを、備え、
   金属トレース、サンドイッチされた絶縁素材、カプセル状の素材及びビアの上記組合せにより、上記埋込可能型パッケージの外部から上記集積回路に至る密封された通信経路を提供するパッケージ。
10. 請求項１記載の密封シールされたパッケージであって、上記集積回路が上記半導体基板の第１の面上に形成され、上記集積回路からの上記導電経路が上記第１の面から外側に延びるパッケージ。
11. 請求項１０記載の密封シールされたパッケージであって、上記半導体基板が当該基板の上記第１の面とは逆側に第２の面を有し、上記基板の上記第２の面が導電経路又は集積回路を伴わないで形成され、追加された上記パッケージの第２の基板面に対する上記第２の面の接続を施しうるパッケージ。
12. 密封シールされた集積回路に対する導電密封接続を提供する方法であって、
    当該集積回路に対する通信及び／又は電力供給のため１個又はそれ以上の個数の導電パッドを備えた集積回路を、半導体基板の表面の集積的部位として形成するステップと、
    上記１個又はそれ以上の個数の導電パッドに対する導電接続を提供すべく１個又はそれ以上の個数の導電経路を、半導体基板の集積的部位として形成するステップであって、当該導電経路が、上記１個又はそれ以上の個数のパッドと結合した第１の端及び上記シールされた集積回路からの外部導電接続のため露出する第２の端を有し、上記第２の端が、上記導電経路の密封性を確保するのに充分な均一性及び／又は厚みを有する生体親和的素材から形成されるステップと、
    上記導電経路の上記第２の端として選択された部位を除き上記半導体基板及び上記集積回路を絶縁被覆素材によりカプセル状にくるむステップとを、有し、
    上記密封シールされた回路が更なるパッケージングなしに生体組織内埋込に適するものとなる方法。
13. 請求項１２記載の方法であって、１個又はそれ以上の個数の導電経路を形成するステップが、生体親和的となるよう当該導電経路をプラチナから形成するステップを含む方法。
14. 請求項１３記載の方法であって、上記導電経路をプラチナから形成するステップが、充分な均一さとなるようイオンビーム成長を用いてプラチナを成長させるステップを含む方法。
15. 請求項１３記載の方法であって、上記導電経路をプラチナから形成するステップが、上記プラチナ導電経路が密封性となるよう、少なくとも５μｍのプラチナ層を成長させるステップを含む方法。
16. 密封シールされた集積回路に対する導電密封接続を提供する方法であって、
    通信及び／又は当該集積回路に対する電力供給のため１個又はそれ以上の個数の導電パッドを備えた集積回路を、半導体基板の表面上に形成するステップと、
    上記１個又はそれ以上の個数の導電パッドに対する導電接続を提供すべく１個又はそれ以上の個数の導電経路を提供するステップであって、当該導電経路が、上記１個又はそれ以上の個数のパッドと結合した第１の端及び上記シールされた集積回路からの外部導電接続のため露出している第２の端を有するステップと、
    上記導電経路の上記第２の端として選択された部位を除き上記半導体基板及び上記集積回路をカプセル状にくるむステップとを、有し、１個又はそれ以上の個数の導電経路を形成するステップが、少なくともその一部分として、
    上記パッドのうち一つと電気的に結合した第１の導電ビアを形成するステップと、
    本質的に半導体基板の表面と平行な向きに向けられた第１及び第２の端を有しその第１の端において上記第１のビアと電気的に結合し上記第２の端が少なくとも部分的に外部に露出している金属トレースを形成するステップと、
    上記導電経路を生体親和的な絶縁素材によりくるむステップとを、有する方法。
17. 請求項１６記載の方法であって、上記導電経路をくるむステップが、当該導電経路をくるむようアルミナを成長させるステップを含む方法。
18. 請求項１６記載の方法であって、第２の導電結合ビアを形成するステップが、生体親和的な金属から当該第２のビアを形成するステップを含む方法。
19. 請求項１６記載の方法であって、第２の導電結合ビアを形成するステップが、生体親和的となるよう当該第２のビアをプラチナから形成するステップを含む方法。
20. 密封シールされた集積回路に対する導電密封接続を提供する方法であって、
    通信及び／又は当該集積回路に対する電力供給のため１個又はそれ以上の個数の導電パッドを備えた集積回路を、半導体基板の表面上に形成するステップと、
    上記１個又はそれ以上の個数の導電パッドに対する導電接続を提供すべく１個又はそれ以上の個数の導電経路を提供するステップであって、当該導電経路が、上記１個又はそれ以上の個数のパッドと結合した第１の端及び上記シールされた集積回路からの外部導電接続のため露出している第２の端を有するステップと、
    上記導電経路の上記第２の端として選択された部位を除き上記半導体基板及び上記集積回路をカプセル状にくるむステップとを、有し、１個又はそれ以上の個数の導電経路を形成するステップが、少なくともその一部分として、
    第１及び第２の端を有する複数の金属トレースを形成するステップであって、当該複数の金属トレースが、上記半導体基板に最も近い内側トレース及び上記半導体基板から最も遠い外側トレースを含み、相隣接する金属トレースの対が、当該金属トレース間が密封シールされるよう当該金属トレースによりサンドイッチされた絶縁素材を含むステップと、
    上記絶縁素材によりくるまれ上記相隣接する金属トレースの対を相互に接続する少なくとも１個の相互接続ビアを形成するステップと、
    上記内側トレースを上記集積回路上の少なくとも１個の上記パッドに相互に接続する少なくとも１個の内側ビアを形成するステップと、
    上記複数の金属トレース、上記集積回路及び上記半導体基板をカプセル状にくるむ絶縁素材を成長させるステップと、
    外部通信のためカプセル状の絶縁素材を介して少なくとも１個の外側金属トレースの第２の端を少なくとも部分的に露出させるステップとを、有し、
    金属トレース、サンドイッチされた絶縁素材、カプセル状の素材及びビアの上記組合せにより、上記埋込可能型パッケージの外部から上記集積回路に至る密封された通信経路を提供する方法。
21. 請求項１２記載の方法であって、上記カプセル状にくるまれた集積回路の少なくとも一つのコーナーを丸めるステップを有する方法。
22. 請求項２１記載の方法であって、上記丸めるステップがサンドブラスティングを含む方法。
23. 請求項２１記載の方法であって、上記丸めるステップが、酸によるエッチングを含む方法。

Images