DE3784213T2 - Elektronischer apparat mit einem keramischen substrat. - Google Patents

Elektronischer apparat mit einem keramischen substrat.

Info

Publication number
DE3784213T2
DE3784213T2 DE8787309593T DE3784213T DE3784213T2 DE 3784213 T2 DE3784213 T2 DE 3784213T2 DE 8787309593 T DE8787309593 T DE 8787309593T DE 3784213 T DE3784213 T DE 3784213T DE 3784213 T2 DE3784213 T2 DE 3784213T2
Authority
DE
Germany
Prior art keywords
electronic device
layer
thin film
patterns
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787309593T
Other languages
English (en)
Other versions
DE3784213D1 (de
Inventor
Yoshitaka C O Patent D Fukuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25797186A external-priority patent/JPS63110755A/ja
Priority claimed from JP25916886A external-priority patent/JPS63111697A/ja
Priority claimed from JP25916486A external-priority patent/JPS63111696A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3784213D1 publication Critical patent/DE3784213D1/de
Application granted granted Critical
Publication of DE3784213T2 publication Critical patent/DE3784213T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein elektronisches Gerät, insbesondere auf ein elektronisches Gerät des Typs, bei dem, wie im Falle einer integrierten Hybridschaltung, elektronische Bauelemente auf einem Mehrschichtsubstrat montiert und mit einem hermetisch schließenden Deckel abgedeckt sind.
  • Der wünschenswerte Trend bei elektronischen Geräten nach Verringerung der Größe und des Gewichtes, der Diversifizierung der Funktion, der Zunahme der Operationsgeschwindigkeit, und der Verbesserung der betrieblichen Zuverlässigkeit hat sich zunehmend durchgesetzt. Als Reaktion auf diesen Bedarf finden integrierte Hybridschaltungen, die durch Montieren zahlreicher Schichtkomponenten, wie etwa IC-Chips, Widerstände und Kondensatoren auf einem keramischen Mehrschichtsubstrat, und durch hermetisches Abdecken der Chipkomponenten mit einem metallischen Deckel hergestellt werden, zunehmende Anwendungen.
  • Die keramischen Mehrschichtsubstrate, die für solche integrierten Hybridschaltungen vorgeschlagen worden sind, wurden bisher durch die Rohfolienmethode, die Dickfilmmethode oder die gemischte Dickfilm-Dünnfilmmethode, hergestellt.
  • Bei keramischen Mehrschichtsubstraten ist es schwierig, die Schwebekapazität bei der Verdrahrung von Leitungsmustern auf niedrigen Pegel zu bringen, weil die lsolierschichten aus Materialien mit relativ hoher Dielektrizitätskonstante (Epsilon), wie etwa Keramik (Epsilon 8 bis 10) und kristallisiertes Glas (Epsilon = 9 bis 20) erzeugt werden. Diese Schwierigkeit war die Ursache für die verzögerte Steigerung der Operationsgeschwindigkeit der auf den Substraten montierten Bestückungselemente.
  • Kürzlich ist vom Erfinder ein Kupfer-Polyimidmehrschichtsubstrat als Träger für Hochgeschwindigkeitsbauelemente vorgeschlagen worden. Dieses Mehrschichtsubstrat besitzt, wie Fig. 1 zeigt, einen Aufbau, bei dem ein Dünnfilmleitermuster 1, das hauptsächlich aus Kupfer in einer Dicke von etwa 1 bis 10 µm allgemeinen von 1 bis 3 µm besteht, und eine Polyimidschicht 2 mit einer Dicke von etwa 10 µm abwechselnd mehrere Male auf einem keramischen Substrat 3 übereinandergeschichtet sind. Der Aufbau erfolgt in der nachstehend beschriebenen Weise.
  • Zuerst wird das Dünnfilmleitermuster durch Aufdampfen oder Sputtern von Kupfer und einem von Kupfer verschiedenen Metall, wodurch eine leitende Schicht auf die gesamte Oberfläche des keramischen Substrats 3 aufgebracht wird, und durch anschließendes Abätzen überflüssiger Abschnitte durch das fotolithographische Verfahren erzeugt. Dann wird auf dieses Dünnfilmleitermuster durch Schleuderbeschichtung Polyimid in Form einer dünnen Schicht aufgetragen, und anschließend wird die dünne Schicht getrocknet. Durchtrittlöcher 4 werden fotolithographisch hergestellt, um das obere und das untere Leitermuster 1 elektrisch miteinander zu verbinden. Durch mehrmalige Wiederholung dieser Prozedur wird ein Kupfer-Polyimidmehrschichtsubstrat erhalten.
  • Das Kupfer-Polyimidmehrschichtsubstrat ermöglicht es, daß die darauf montierten Bauelemente mit hohen Geschwindigkeiten arbeiten können, weil das Polyimidharz, aus dem die Isolierschichten bestehen, eine extrem niedrige Dielektrizitätskonstante (Epsilon = 3 bis 4) besitzt, und weil außerdem die Leitermuster 1 mit einem kleineren, leitenden elektrischen Widerstand als andere Metalle hergestellt sind.
  • Dieses Kupfer-Polyimidmehrschichtsubstrat besitzt jedoch den Nachteil, daß das darin verwendete Polyimidharz hygroskopisch ist. Die integrierte Hybridschaltung wird durch Montieren von IC-Chips auf dem Substrat und durch hermetisches Versiegeln der IC-Chips mit einer metallischen Kappe hergestellt und läßt daher durch die Polyimidschicht 2 feuchtigkeit in das Innere der metallischen Kappe eindringen.
  • Die dieses Kupfer-Polyimidmehrschichtsubstrat verwendenden herkömmlichen integrierten Hybridschaltungen besaßen also den Nachteil, daß die das Innere der metallischen Kappe durch die Polyimidschicht 2 erreichende Feuchtigkeit den Mehrschichtbeschaltungsabschnitt durch Migration der Gefahr der Kurzschlußbildung, die IC-Chips und die Bondierungsdrähte der Gefahr der Verschlechterung durch Korrosion, und die gesamte integrierte Schaltung der Gefahr der Kurzschlußbildung durch im Verlaufe des zyklischen Temperaturtests entstehenden Tau ausgesetzt sind.
  • Ein erstes Ziel der vorliegenden Erfindung besteht daher in der Schaffung eines elektronischen Gerätes, das so gebaut ist, daß die auf dem Substrat desselben montierten IC-Chips mit hohen Geschwindigkeiten arbeiten können; daß der mit einer Kappe hermetisch abgedichtete Abschnitt keine Feuchtigkeit eindringen läßt; und daß die Migrationsgefahr, die Drahtkorrosionsgefahr, die Taubildungsgefahr und die Kurzschlußgefahr infolge der Bildung von Tau während des zyklischen Temperaturtests niemals auftreten.
  • Ein weiteres Ziel der vorliegenden Erfindung besteht in der Schaffung eines elektronischen Gerätes, das eine Eingangs-Ausgangsleiteranschlußfläche enthält, die es ermöglicht, eine metallische Kappe, Eingangs- und Ausgangsleitungen, und Eingangs- und Ausgangsstifte mit voller Festigkeit daran zu befestigen.
  • Ein elektronisches Gerät gemäß der vorliegenden Erfindung weist auf:
  • ein keramisches Substrat;
  • einen Mehrschichtbeschaltungsabschnitt, der im Abstand zur der Peripherie der Hauptoberfläche des karamischen Substrats angeordnet und durch abwechselndes Wiederholen eines Dünnfilmleitermusters, das durch die Dünnfilmmethode hergestellt wird, aus einem leitenden Metall und einer Polyimidschicht gebildet ist;
  • elektronische Bauelemente, die auf dem Mehrschichtbeschaltungsabschnitt montiert und elektrisch an die Leitungsmuster des Mehrschichtbeschaltungsabschnittes angeschlossen sind; Eingangs- und Ausgangsleiteranschlußflächen auf der Peripherie der Hauptoberfläche des keramischen Substrates;
  • Anschlußleitermuster, die auf der Hauptoberfläche des keramischen Substrats über dem Spalt zwischen den Leitungsmustern des Mehrschichtbeschaltungsabschnittes und den Eingangs- und Ausgangsleiteranschlußflächen gebildet sind;
  • eine anorganische Isolierschicht, die ringförmig auf der Hauptoberfläche des keramischen Substrats über mindestens einem Teil der Anschlußleitermuster um den Mehrschichtbeschaltungsabschnitt gebildet ist; eine metallisierte Schicht, die auf der anorganischen Isolierschicht gebildet ist; und einen feuchtigkeitsdichten Deckel, dessen Rand hermetisch durch Lötung auf der metallisierten Schicht befestigt ist.
  • Als keramisches Substrat kann beispielsweise ein Aluminiumoxidsubstrat oder ein AlN-Substrat verwendet werden.
  • Das Leitermuster als erste Schicht im Mehrschichtbeschaltungsabschnitt wird beispielsweise durch einen leitenden Metallüberzug auf der gesamten Oberfläche des keramischen Substrats mit Hilfe der Dünnfilmmethode erzeugt, das heißt, durch Aufdampfen oder Sputtern eines leitenden Metalls, wie etwa Cr/Cu, Ti/Cu, Cr/Cu/Cr, Ti/Cu/Ti, Cr/Cu/Au, oder Ti/Cu/Au, wobei das Metall als Hauptkomponente Kupfer aufweist, und durch Abätzen des leitenden Metallüberzugs unter Bildung eines vorgeschriebenen Musters durch die fotolithographische Methode. Das Leitermuster als unterste Schicht wird in der Weise erzeugt, daß ihre Ränder über die inneren Ränder der Anschlußleitermuster gelegt werden, was später genauer beschrieben wird, und daß das genannte Muster elektrisch mit den Anschlußleitermustern verbunden wird. Die dem Dünnfilmleitermuster überlagerte Polyimidschicht wird beispielsweise durch Aufbringen eines lichtempfindlichen Polyimidharzes auf dem vorerwähnten Leitermuster in Form eines Dünnfilms durch Schleuderbeschichtung, Trocknen des aufgebrachten Films aus Polyimidharz und fotolithographisches Ätzen des trockenen Films hergestellt, und zwar derart, daß die Schicht mit Durchtrittslöchern und einer sichtbaren Umrandung versehen wird.
  • Der Mehrschichtbeschaltungsabschnitt wird durch mehrmalige abwechselnde Wiederholung des genannten Dünnfilmleitermusters und der Polyimidschicht erzeugt.
  • Die Eingangs- und Ausgangsleiteranschlußflecken und die Anschlußleitermuster werden auf dem keramischen Substrat allgemein durch Aufbringen einer patenförmigen leitenden Zusammensetzung mit Hilfe der Dickfilmmethode hergestellt, das heißt, durch Aufdrucken der pastenförmigen leitenden Zusammensetzung in vorgeschriebenen Mustern mit Hilfe des Filmdruckverfahrens, und durch Trocknen und Brennen der aufgebrachten Schichten der Zusammensetzung. Als Beispiele für die zur Verwendung bei der Dickfilmmethode geeignete pastöse leitende Zusammensetzung können Pasten aus Cu, Ag-Pt, Au-Pt und Ag-Pd genannt werden, die eine ausreichende Benetzbarkeit und eine geringe Diffusionsfähigkeit für das Sn-Pb-Lot aufweisen. Zweckmäßig liegt die Dicke, welche die Eingangs- und Ausgangsleiteranschlußflächen sowie die Anschlußleitermuster nach dem Brennen haben, ungefähr im Bereich von 1 bis 20 µm.
  • Für die hier beschriebenbe Dickfilmmethode gibt es allgemein die beiden nachfolgenden Verfahren.
  • Bei ersten Verfahren wird durch Aufbringen einer lichtempfindlichen Emulsion auf einem Sieb mit im allgemeinen 325 Maschen eine lichtempfindliche Schicht gebildet, mit anschließender Trocknung des Siebs. Dann wird die lichtempfindliche Schicht unter Benutzung einer Maske belichtet und entwickelt. Dadurch wird die Schicht teilweise entfernt. Mit dem Aufsetzen des erhaltenen Siebs auf das Substrat und Abdrucken unter Verwendung einer pastosen leitenden Zusammensetzung wird die pastöse Zusammensetzung nur auf denjenigen Teil gedruckt, wo die lichtempfindliche Schicht teilweise entfernt ist. Dieses Verfahren kann zur Herstellung eines Leitermusters benutzt werden, das eine Leiterbreite von ungefähr 100 µm oder mehr, und eine Dicke im Bereich von 10 bis 15 µm besitzt.
  • Bei zweiten Verfahren wird die pastöse leitende Zusammensetzung im Dünnschichtzustand unter Verwendung des Siebs mit im allgemeinen 400 Maschen auf das Substrat gedruckt. Dann wird die Schicht aus der pastösen leitenden Zusammensetzung getrocknet und gebrannt, wodurch eine gleichförmige Leiterschicht gebildet wird. Anschließend wird die Leiterschicht fotolithographisch geätzt. Dadurch wird das vorgeschriebene Leitermuster hergestellt. Das Verfahren kann zur Herstellung eines feinen Leitungsmusters benutzt werden, das im allgemeinen eine Leiterbreite im Bereich von 30 bis 50 µm und eine Dicke im Bereich von 3 bis 5 µm besitzt.
  • Nahlweise können die Eingangs- und Ausgangsleiteranschlußflecken zusammen mit den Leitermustern gemäß der Dünnfilmmethode als oberste Schicht des Mehrschichtbeschaltungsabschnittes nach der Erzeugung der Anschlußleitermuster durch die Dickfilmmethode unter Anwendung des hauptsächlich aus Kupfer bestehenden vorerwähnten leitenden Metalls gebildet werden, derart, daß die äußeren Ränder der Anschlußleitermuster einander überlagert werden. Die Eingangs- und Ausgangsleiteranschlußflecken können auch dadurch erhalten werden, daß zuerst das leitende Metall in orgeschriebener Form durch die Dickfilmmethode unter Verwendung von Au-Paste in der Weise hergestellt werden, daß sie mit den äußeren Rändern der Anschlußleitermuster in Kontakt kommen, woraufhin die aufgebrachte Schicht des leitenden Metalls durch die Dünnfilmmethode aus einer Metallschicht gebildet wird, die hauptsächlich aus Kupfer besteht.
  • Als ringförmige, anorganische Isolierschicht, die über den Anschlußleitermustern zu bilden ist, soll, zweckmäßig durch Anwenden der Dickfilmmethode eine Schicht mit einer Dicke von 10 bis 40 µm erzeugt werden, wobei eine anorganische Isolierpaste, wie etwa kristallisiertes Glas oder Keramik durch Filmdrucken in Form eines vorgeschriebenen Musters auf einer Oberfläche aufgebracht und dann gebrannt wird. Die auf der anorganischen Isolierschicht herzustellende rinförmige, metallisierte Schicht soll als Dichtringmuster wirken, während eine hermetisch schließende Kappe, die zum Abdecken der Bauelemente, wie etwa der auf dem Mehrfachschichtbeschaltungsabschnitt montierten IC-Chips, vorgesehen ist, durch Schmelzen mit einem Lot befestigt wird. Die Schicht wird auf die anorganische Isolierschicht mit Hilfe der Dickfilmmethode aufgebracht, wobei entweder die erwähnte pastöse, leitende Zusammensetzung, oder eine Metallpulver, Metalloxid etc. enhaltende pastöse leitende Zusammensetzung verwendet wird. Wenn die ringförmige metallisierte Schicht und die Eingangs- und Ausgangsleiteranschlußflecken mit Hilfe der Dickfilmmethode unter spezieller Verwendung einer pastösen, leitenden Zusammensetzung hergestellt werden, die eine ausreichende Benetzbarkeit in bezug auf das Sn-Pb-Lot aufweist und nur langsam in das Lot diffundiert, wird der Vorteil erzielt, daß die so gebildete Schicht und die Anschlußflächen die Befestigungsstärke vergrößern und die Lötarbeit erleichtern, wenn die metallische Kappe, die Eingangs- und Ausgangs leitungen oder die Eingangs- und Ausgangsstifte mit einem Lot befestigt werden müssen.
  • Wahlweise kann auf den gesamten Oberflächen der Eingangsund Ausgangsleiteranschlußflecken, der Anschlußleitermuster und der ringförmigen metallisierten Schicht, die mit der Dickfilmmethode erzeugt wurden, das vorerwähnte, hauptsächlich aus Kupfer bestehende leitende Metall durch die Dünnfilmmethode aufgebracht werden, so daß die Dickfilmschichten vollständig überzogen werden. Die so hinzugefüften Dünnfilmüberzüge erhöhen die Befestigungsstärke und erleichtern die Lötarbeit noch mehr, wenn die feuchtigkeitsdichte Kappe, die Eingangs- und Ausgangsleitungen und die Eingangs- und Ausgangsstifte mit einem Lot darauf befestigt werden müssen.
  • Die IC-Chips und die elektronischen Chipkomponenten, wie etwa Widerstände und Kondensatoren, werden auf dem Mehrfachschichtbeschaltungsabschnitt durch eine passende übliche Methode montiert, wie beispielsweise der Drahtbondierungsmethode, oder die elektrische Anschlußmethode, unter Benutzung von Anschlußhöckern ohne Drähte.
  • Auf die ringförmige metallisierte Schicht wird eine feuchtigkeitsdichte Kappe, wie beispielsweise eine metallische Kappe, hermetisch abdichtend durch Löten aufgesetzt.
  • Gemäß der vorliegenden Erfindung kann die metallische Kappe durch Anlötung auf der Oberseite der ringförmigen metallisierten Schicht hermetisch abdichtend befestigt werden. Da weiter die anorganische Isolierschicht ganz außerhalb des Dichtringmusters aus keramischem oder kristallisiertem Glas gebildet ist, besteht absolut keine Möglichkeit mehr, daß irgendwelche Feuchtigkeit durch die anorganische Isolierschicht in Dickenrichtung eindringen kann. Für das elektronische Gerät gemäß der vorliegenden Erfindung besteht also überhaupt keine Gefahr der Kurzschlußbildung und der Korrosion durch Taubildung, so daß ein hochgradig zuverlässiges Betriebsverhalten gewährleistet ist.
  • Fig. 1 stellt einen Querschnitt durch ein Kupfer-Polyimid-Mehrfachschichtsubstrat dar;
  • Fig. 2 und 3 stellen jeweils eine perspektivische Ansicht und einen vergrößerten Teilquerschnitt durch ein typisches Mehrfachschichtsubstrat dar, das beim elektronischen Bauteil gemäß der vorliegenden Erfindung verwendet werden soll;
  • Fig. 4 stellt einen vergrößerten Teilquerschnitt durch eine Ausführungsform der vorliegenden Erfindung dar, bei der das vorerwähnte Mehrfachschichtsubstrat verwendet wird;
  • Fig. 5 stellt einen vergrößerten Teilquerschnitt durch ein weiteres, typisches Mehrfachschichtsubstrat zur Verwendung bei der Verkörperung der vorliegenden Erfindung dar;
  • Fig. 6 stellt einen vergrößerten Teilquerschnitt einer weiteren Ausführungsform der vorliegenden Erfindung unter Verwendung des soeben erwähnten Mehrfachschichtsubstrates dar;
  • Fig. 7 stellt einen vergrößerten Teilquerschnitt durch noch ein weiteres typisches Mehrfachschichtsubstrat zur Verwendung bei der Verkörperung der vorliegenden Erfindung dar;
  • Fig. 8 stellt einen vergrößerten Teilquerschnitt durch eine noch weitere Ausführungsform der vorliegenden Erfindung unter Verwendung des vorerwähnten Mehrfachschichtsubstrates dar; und
  • Fig. 9 stellt einen Teilquerschnitt dar, der noch ein weiteres Mehrfachschichtsubstrat zur Verwendung bei der Verkörperung der vorliegenden Erfindung veranschaulicht.
  • Nachfolgend sollen die bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • Die Fig. 2 und 3 stellen jeweils eine perspektivische Ansicht und einen Teilquerschnitt dar, die ein bei der Verkörperung der vorliegenden Erfindung zu verwendendes typisches Mehrfachschichtsubstrat veranschaulichen.
  • In den Figuren bezeichnet das Bezugszeichen 5 ein beispielsweise aus Aluminiumoxid oder AlN bestehendes keramisches Substrat. Auf dem peripheren Abschnitt der Hauptoberfläche dieses keramischen Substrats 5 werden gleichzeitig eine Vielzahl von Eingangs- und Ausgangsleiteranschlußflecken 6 sowie eine Vielzahl von relativ kurzen Anschlußleitermustern 7 mit einer Dicke im Bereich von 1 bis 20 µm gebildet, die sich von den Eingangs- und Ausgangsleiteranschlußflächen 6 her nach innen erstrecken. Sie werden mit Hilfe einer Methode hergestellt, die das Siebdrucken, Trocknen und Brennen umfaßt und eine leitende Paste, wie beispielsweise eine Paste aus Cu, Ag-Pt, Au-Pt oder Ag-Pd verwendet, die eine ausreichende Benetzbarkeit für das Lot aufweist und nur langsam in das Lot diffundiert.
  • Innerhalb der Reihen der Eingangs- und Ausgangleiteranschlußflächen 6 ist eine ringförmige, anorganische Isolierschicht 8 quer über die Anschlußleitermuster mit Hilfe einer Methode aufgebracht, die das Siebdrucken, Trocknen und Brennen umfaßt und eine kristalline Glaspaste verwendet.
  • Auf dieser ringförmigen anorganischen Isolierschicht 8 wird durch Aufdrucken der vorerwähnten leitenden Paste eine ringförmige metallisierte Schicht 9 mit einer etwas kleineren Breite als der der anorganischen Isolierschicht 8 aufgebracht, derart, daß die darunter liegende anorganische Isolierschicht zu beiden Seiten der metallisierten Schicht freiliegt, woraufhin ein Trocknen und Brennen der aufgelegten leitenden Paste erfolgt.
  • Weiter sind innerhalb der ringförmigen metallisierten Schicht 9 auf der Oberfläche des keramischen Substrats 5 abwechselnd ein Dünnfilmleitermuster 10 mit einer Dicke von ungefähr 1 µm unter Verwendung eines leitenden Metalls, bestehend aus Kupfer als Hauptkomponente und anderen zusätzlichen Metallen, wie beispielsweise Cr/Cu, Ti/Cu, Cr/Cu/Cr, Ti/Cu/Cr, Cr/Cu/Au, oder Ti/Cu/Au, und eine Polyimidschicht 11 mit einer Dicke von ungefähr 10 µm aufgebracht, um einen Kupfer-Polyimid-Mehrfachschichtbeschaltungsabschnitt 12 zu bilden.
  • Der Mehrfachschichtbeschaltungsabschnitt 12 wird wie folgt hergestellt.
  • Zuerst wird das hauptsächlich aus Kupfer bestehende oben beschriebene leitende Metall durch Aufdampfen oder Sputtern in Form einer dünnen Schicht auf dem Keramiksubstrat 5 innerhalb der rinförmigen metallisierten Schicht 9 aufgebracht. Dieser dünne Film wird fotolithographisch geätzt, um überflüssige Abschnitte zu beseitigen und ein Dünnfilmleitermuster 10 als erste Schicht zu bilden. Im vorliegenden Falle ist das Dünnfilmleitermuster 10 als erste Schicht so ausgebildet, daß sein Rand die inneren Ränder der Anschlußleitermuster überlagert. Dadurch wird das Muster über das Medium der Anschlußleitermuster 7 elektrisch mit den Eingangs- und Ausgangsleiteranschlußflecken 6 verbunden. Anschließen wird auf dem Dünnfilmleitermuster 10 eine Polyimidschicht 11 durch Aufbringen einer Polyimidharzlösung durch Schleuderbeschichten, Trocknen der aufgebrachten Schicht und Härten der Schicht gebildet. Dann wrid die Polyimidschicht 11 fotolithographisch geätzt, um darin Durchtrittslöcher 13 für den elektrischen Anschluß der Leitermuster 10 zu bilden und eine vorgeschriebene Umrandung herzustellen.
  • Durch Anwenden der beschriebenen Prozedur wird nacheinander die erforderliche Anzahl an Dünnfilmleitermustern 10 und Polyimidschichten 11 übereinandergeschichtet. Auf dem Dünnfilmleiter als oberster Schicht wird eine Vielzahl von Komponentensitzflächen 14 zum Tragen von aktiven Bauelemente, wie etwa IC-Chips, und passiver Chipelemente, wie etwa Widerstände und Kondensatoren, und eine Vielzahl von äußeren Zuleitungs-Bondierungsanschlußflecken 15 (OLB) hergestellt, um den Mehrfachlagenbeschaltungsabschnitt 12 mit den darauf montierten aktiven Bauelementen über Bondierungsdrähte zu verbinden, und so den Kupfer-Polyimid-Mehrfachschichtbeschaltungsabschnitt 12 zu vervollständigen.
  • Auf dem vorliegenden Mehrfachschichtsubstrat werden die elektronischen Bauelemente im allgemeinen wie folgt montiert. Durch hermetisch abdichtendes Überziehen der so auf dem Mehrfachschichtensubstrat montierten elektronischen Bauelemente wird das erfindungsgemäße elektronische Gerät vervollständigt.
  • Mit den auf dem Mehrfachschichtbeschaltungsabschnitt 12 angebrachten Komponentensitzflächen 14 werden IC-Chips 16 und Widerstände (nicht dargestellt) mit einem Haftmittel 17, wie etwa einem leitenden Epoxyharz, verbunden. Diese IC-Chips 16 und die entsprechenden OLB-s 15 werden elektrisch mit Bondierungsdrähten 18 verbunden, beispielsweise mit Au-Drähten oder Al-Drähten. Auf der ringförmigen metallisierten Schicht 9 wird eine Kappe 19 aus einem Metall wie etwa Kovar oder einer Fe-Ni 42-Legierung, die im wesentlichen den gleichen thermischen Ausdehnungskoeffizienten wie die Keramik besitzt, durch ein eutektisches Lot 20, wie beispielsweise der Sn-Pb 63/37-Legierung, befestigt. Die Luft, die in dem von der metallischen Kappe 19 umgebenden Raum, der die IC-Chips und andere Bauelemente beherbergt, eingeschlossen ist, wird mit einem inaktiven Gas 21, wie etwa Helium oder Stickstoff, entfernt. Dann wird die Kappe 19 hermetisch versiegelt.
  • Weiter sind auf den Eingangs- und Ausgangsleiteranschlußflecken 6 Eingangs- und Ausgangsleitungen, wie etwa Chip-Anschlußleitungen und Eingangs- und Ausgangsstifte (nicht dargestellt) mit Hilfe eines eutektischen Lots befestigt.
  • Bei dem wie oben beschrieben aufgebauten elektronischen Gerät gemäß der vorliegenden Erfindung ist die Schwebekapazität für die räumlich getrennten Leitungsmuster klein, während die aktiven Bauelemente, wie etwa die auf dem Mehrfachschichtbeschaltungsabschnitt montierten IC-Chips in der Lage sind, mit hohen Geschwindigkeiten zu arbeiten, weil der Mehrfachschichtbeschaltungsabschnitt 12, auf dem die IC-Chips 16 und andere elektronische Bauelemente montiert sind, aus einem Polyimidharz besteht, das im Vergleich zu Keramik oder zu kristallisiertem Glas eine sehr niedrige Dielektrizitätskonstante besitzt.
  • Da der leere Raum, in dem die IC-Chips 16 und andere elektronische Bauelemente angeordnet sind, durch die metallische Kappe l9 hermetisch abgedichtet ist, und da weiter die außerhalb der metallischen Kappe 19 angeordneten peripheren Abschnitte aus der anorganischen Isolierschicht 8 und dem keramischen Substrat 5 bestehen, wobei es sich um anorganische Materialien handelt, die für Feuchtigkeit höchst undurchlässig sind, nimmt der Innenraum der metalllischen Kappe 19 niemals Feuchtigkeit auf, so daß das elektronische Gerät völlig gegen die Gefahren der Migration, der Korrosion der Drähte und der Taubildung geschützt ist.
  • Da bei der vorliegenden Ausführungsform die ringförmige metallisierte Schicht 9 und die Eingangs- und Ausgangsleiteranschlußflecken 6 durch die Dickfilmmethode unter Verwendung leitender Metalle hergestellt sind, die eine sehr befriedigende Benetzbarkeit für das Lot besitzen und nur sehr langsam in das Lot diffundieren, können darauf die metallische Kappe 19 und die Eingangs- und Ausgangsanschlußleitungen durch das Lot 20 sehr stark befestigt werden.
  • Fig. 5 zeigt einen vergrößerten Teilquerschnitt durch ein anderes typisches Mehrfachsubstrat zur Verwendung bei der Verkörperung der vorliegenden Erfindung, während Fig. 6 einen vergrößerten Teilquerschnitt einer weiteren Ausführungsform der Erfindung unter Verwendung des genannten Verteilungssubstrates zeigt. Die Ausführungsform ist baulich identisch mit der in den Fig. 2 bis 4 dargestellten Ausführungsform, mit Ausnahme der Eingangs- und Ausgangsleiteranschlußflecken 6, die mit Hilfe der Dünnfilmmethode anstelle der Dickfilmmethode, unter Verwendung von Kupfer und anderen leitenden Metallen, wie beispielsweise Cr/Cu, Ti/Cu, Cr/Cu/Cr, Ti/Cu/Cr, Cr/Cu/Au, oder Ti/Cu/Au, hergestellt sind. Die Bauelemente dieser Ausführungsform, denen Bauelemente der zuvor in den Fig. 1 bis 4 dargestellten Ausführungsform entsprechen, sind entsprechend mit gleichen Bezugszeichen versehen, bleiben aber bei der nachfolgenden Beschreibung der vorliegenden Ausführungsform unberücksichtigt. Bei der vorliegenden Ausführungsform sind die Eingangs- und Ausgangsleiteranschlußflecken 6a auf dem peripheren Abschnitt des keramischen Substrats 5 mit Hilfe der Dünnfilmmethode unter Verwendung des erwähnten leitenden Zweikomponenten- oder Dreikomponentenmetalls mit Kupfer als Hauptkomponente gebildet, derart, daß ein Stück der hergestellten Anschlußflecken auf den Anschlußleitermustern 7 aufschwimmt.
  • Die Eingangs- und Ausgangsleiteranschlußflecken 6a werden gleichzeitig mit der Vielzahl der Bauteilsitzflächen 14 sowie der Vielzahl der äußeren Leiterbondierungsanschlußflachen 15 (OLB) auf der obersten Schicht des Mehrfachschichtbeschaltungsabschnittes 12 angebracht.
  • Da bei der vorliegenden Ausführungsform die Eingangs- und Ausgangsleiteranschlußflecken 6a aus einem Dünnfilm des leitenden Zweikomponenten- oder Dreikomponentenmetalls mit Kupfer als Hauptkomponente und ausgezeichneter Lötfähigkeit hergestellt werden, können die Eingangs- und Ausgangsanschlußleitungen bzw. die Eingangs- und Ausgangsstifte mit vollauf genügender Festigkeit angelötet werden.
  • Fig. 7 stellt einen Teilquerschnitt durch ein weiteres tpyisches Mehrschichtsubstrat zur Verwendung bei der vorliegenden Erfindung dar, während Fig. 8 einen noch weiteren Teilquerschnitt einer weiteren Ausführungsform der vorliegenden Erfindung, bei Verwendung des soeben erwähnten Verteilungssubstrats, darstellt. Die vorliegende Ausführungsform entspricht baulich der in den Fig. 2 bis 4 dargetellten Ausführungsform, ausgenommen, daß die Eingangs- und Ausgangsleiteranschlußflecken 6b aus einem Dünnfilm des leitenden Zweikomponenten- oder Dreikomponentenmetalls mit Kupfer als Hauptkomponente und ausgezeichneter Lötfähigkeit hergestellt sind, und daß ein Dünnfilm des leitenden Zweikomponenten- oder Dreikomponentenmetalls mit Kupfer als Hauptkomponente und ausgezeichneter Lötfähigkeit auf der metallisierten Schicht 9 aufgebracht ist. Die Bauelemente dieser Ausführungsform, denen Bauelemente der in den Fig. 2 bis 4 dargestellten Ausführungsform entsprechen, sind mit gleichen Bezugszeichen versehen und werden bei der nachfolgenden Beschreibung der vorliegenden Ausführungsform ausgelassen.
  • Bei dieser Ausführungsform werden die Eingangs- und Ausgangsleiteranschlußflecken 6b durch die Dünnfilmmethode in der Weise hergestellt, daß sie sich von der Kante des keramischen Substrats 5 über die Anschlußleitermuster 7 zur anorganischen Isolierschicht 8 erstrecken. Weiter wird bei dieser Ausführungsform die ringförmige metallisierte Schicht 9, die mit Hilfe der Dickfilmmethode hergestelltwird, welche hinsichtlich der Feinmusterfähigkeit und der Mehrschichtfähigkeit zwar ausgezeichnet, aber hinsichtlich der Vereinigungsfähigkeit mit Lot zwar mangelhaft ist, mit einem Dünnfilm unter Verwendung eines leitenden Metalls überzogen, das als Hauptkomponente Kupfer und somit eine sehr lötbare Substanz aufweist. Verglichen mit der in Fig. 5 dargestellten Ausführungsform liefert daher die vorliegende Ausführungsform ein elektronisches Gerät mit einer metallischen Kappe 19, die auf ihm sehr fest verankert ist.
  • Die Fig. 6 und 8 stellen Ausführungsformen dar, bei denen die Eingangs- und Ausgangsleiteranschlußflecken 6a und 6b allein aus einem Dünnfilm unter Verwendung des leitenden Zweikomponenten- oder Dreikomponentenmetalls mit Kupfer als Hauptkomponente hergestellt sind. Wahlweise kann mit Hilfe der Dickfilmmethode eine Vielzahl von Eingangs- und Ausgangsleiteranschlußflecken 6c neben dem peripheren Abschnitt des keramischen Substrats 5 unter Verwendung beispielsweise einer Au-Paste, hergestellt werden, derart, daß ein elektrischer Kontakt mit den Anschlußleitermustern 7 zustandekommt. Mit Hilfe der Dünnfilmmethode können weiter unter Verwendung eines leitenden Metalls mit Kupfer als Hauptkomponente Eingangs- und Ausgangsleiteranschlußflecken 6b, die um eine Stufe größer als die Eingangs- und Ausgangsleiteranschlußflecken 6c sind, auf den Eingangs- und Ausgangsleiteranschlußflecken 6c gebildet werden, wie Fig. 9 zeigt.
  • Bei dem das oben beschriebene Mehrfachschichtsubstrat verwendende elektronische Gerät wird sowohl die Haftkraft in bezug auf das keramische Substrat, als auch die Lötkraft in bezug auf die metallische Kappe verstärkt, weil die aus einem Dünnfilm gebildeten Eingangs- und Ausgangsleiteranschlußflecken 6b auf dem keramischen Substrat 5 durch die Eingangs- und Ausgangsleiteranschlußflecken 6c befestigt werden, die aus einem Dickfilmleiter hervorragender Leitfähigkeit und außerordentlicher Haftkraft am keramischen Substrat bestehen.

Claims (22)

1. Elektronisches Gerät, umfassend:
ein keramisches Substrat (5),
einen Mehrschichtbeschaltungsabschnitt (12), der im Abstand zur Peripherie der Hauptoberfläche des karamischen Substrats (5) angeordnet und durch abwechselndes Wiederholen eines Dünnfilmleitermusters (10) aus einem leitenden Metall und einer Polyimidschicht (ll) gebildet ist;
elektronische Bauelemente, die auf dem Mehrschichtbeschaltungsabschnitt (12) montiert und elektrisch an die Leitungsmuster des Mehrschichtbeschaltungsabschnittes (12) angeschlossen sind;
Eingangs- und Ausgangsleiteranschlußflächen (6) auf der Peripherie der Hauptoberfläche des keramischen Substrates (5),
Anschlußleitermuster (7), die auf der Hauptoberfläche des keramischen Substrats (5) über auf dem Spalt zwischen den Eingangs- und Ausgangsleiteranschlußflächen (6) und den Leitungsmustern des Mehrschichtbeschaltungsabschnittes (12) gebildet sind und elektrisch die Eingangs- und Ausgangsleiteranschlußflecken (6) und die Leitungsmuster des Mehrschichtabschnittes (12) verbinden;
eine anorganische Isolierschicht (8), die ringförmig auf der Hauptoberfläche des keramischen Substrats (5) über mindestens einem Teil der Anschlußleitermuster (7) um den Mehrschichtbeschaltungsabschnitt (12) gebildet ist,
eine metallisierte Schicht (9), die ringförmig auf der anorganischen Schicht (8) gebildet ist, und
einen feuchtigkeitsdichten Deckel (19), dessen Rand hermetisch durch Lötung auf der metallisierten Schicht (9) befestigt ist.
2. Elektronisches Gerät nach Anspruch 1, bei dem die Eingangs- und Ausgangsleiteranschlußflecken (6) Dickfilmanschlußflecken, und die Anschlußleitermuster (7) Dickfilmmuster sind.
3. Gerät nach Anspruch 2, bei dem die Eingangs- und Ausgangsleiteranschlußflecken (6) und die Anschlußleitermuster (7) aus ein und derselben leitenden Zusammensetzung gebildet sind.
4. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 3, bei dem die ringförmig auf der anorganischen Isolierschicht (8) gebildete metallisierte Schicht (9) eine Dickfilmschicht aus einer leitenden Zusammensetzung ist.
5. Elektronisches Gerät nach Anspruch 1, bei dem die Eingangs- und Ausgangsleiteranschlußflecken (6) Dünnfilmanschlußflecken mit einer Dicke im Bereich von 3 µm bis 5 µm sind.
6. Elektronisches Gerät nach Anspruch 5, bei dem die Anschlußleitermuster (7) und die ringförmig auf der anorganischen Isolierschicht (8) gebildete metallisierte Schicht (9) Dickfilmschichten aus einer leitenden Zusammensetzung sind.
7. Elektronisches Gerät nach Anspruch 5, bei dem die metallisierte Schicht (9) eine Dickfilmschicht ist.
8. Elektronisches Gerät nach Anspruch 7, bei dem die metallisierte Schicht (9) weiter ein Dünnfilmmuster aus leitendem Metall ist, das ringförmig auf der metallisierten Schicht (9) gebildet ist, derart, daß es die metallisierte Schicht (9) bedeckt.
9. Elektronisches Gerät nach Anspruch 1, bei dem die Eingangs- und Ausgangsleiteranschlußflecken (6) einen leitenden Dickfilmüberzug, der auf der Peripherie der Hauptoberfläche des keramischen Substrats (5) gebildet ist, und einen leitenden Dünnfilmüberzug aufweisen, der über den leitenden Dickfilmüberzug geschichtet ist.
10. Elektronisches Gerät nach Anspruch 9, bei dem die metallisierte Schicht (9) weiter ein Dünnfilmmuster (8) aus leitendem Metall aufweist, das ringförmig auf der metallisierten Schicht (9) gebildet ist, derart, daß die metallisierte Schicht (9) bedeckt ist.
11. Elektronsiches Gerät nach Anspruch 9 oder 10, bei dem der leitende Dickfilmüberzug im wesentlichen aus Au besteht.
12. Elektronisches Gerät nach einem beliebigen Anspruch 9 bis 11, bei dem die Anschlußleitermuster (7) Dickfilmleitungsmuster aus einem leitenden Metall sind.
13. Elektronisches Gerät nach einem beliebigen Anspruch 9 bis 12, bei dem der leitende Dünnfilmüberzug im wesentlichen aus einem Metall besteht, das aus der Gruppe Cr/Cu, Ti/Cu, Ti/Cu/Cr, Cr/Cu/Au und Ti/Cu/Au gewählt ist.
14. Elektronisches Gerät nach einem beliebigen Anspruch 10 bis 13, bei dem das Dünnfilmmuster aus leitendem Metall im wesentlichen aus einem Metall besteht, das aus der Gruppe Cr/Cu, Ti/Cu, Ti/Cu/Cr, Cr/Cu/Au und Ti/Cu/Au gewählt ist.
15. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 14, bei dem das keramische Substrat (5) ein Aluminiumoxidsubstrat ist.
16. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 15, bei dem die Dünnfilmleitermuster des Mehrschichtbeschaltungsabschnittes (12) aus einem Metall bestehen, das aus der Gruppe Cr/Cu, Ti/Cu, Ti/Cu/Cr, Cr/Cu/Au und Ti/Cu/Au gewählt ist.
17. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 16, bei dem die Polyimidschicht (11) des Mehrschichtbeschaltungsabschnittes (12) eine durch Schleuderbeschichtung erzeugte Überzugsschicht ist.
18. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 17, bei dem die Polyimidschicht aus einem lichtempfindlichen Polyimidharz besteht.
19. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 15, bei dem das Dünnfilmleitermuster (10), das die unterste Schicht des Mehrschichtbeschaltungsabschnittes (12) bildet, Anschlußabschnitte der Leitungsmuster aufweist, die den inneren Rändern der Anschlußleitermuster (7) überlagert und elektrisch mit ihnen verbunden sind.
20. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 15 und 19, bei dem die anorganische Isolierschicht (8) im wesentlichen aus kristallisiertem Glas besteht.
21. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 15, 19 und 20, bei dem die Anschlußleitermuster (7) aus einem Material bestehen, das aus Pasten der Gruppe der Metalle Au, Cu, Ag-Pt, Au-Pt, und Ag-Pd gewählt ist.
22. Elektronisches Gerät nach einem beliebigen Anspruch 1 bis 15 und 19 bis 21, bei dem die feuchtigkeitsdichte Kappe (19) aus Kovar oder aus der Fe/Ni42-Legierung besteht.
DE8787309593T 1986-10-29 1987-10-29 Elektronischer apparat mit einem keramischen substrat. Expired - Lifetime DE3784213T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25797186A JPS63110755A (ja) 1986-10-29 1986-10-29 配線基板およびその製造方法
JP25916886A JPS63111697A (ja) 1986-10-30 1986-10-30 配線基板およびその製造方法
JP25916486A JPS63111696A (ja) 1986-10-30 1986-10-30 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
DE3784213D1 DE3784213D1 (de) 1993-03-25
DE3784213T2 true DE3784213T2 (de) 1993-06-03

Family

ID=27334685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787309593T Expired - Lifetime DE3784213T2 (de) 1986-10-29 1987-10-29 Elektronischer apparat mit einem keramischen substrat.

Country Status (3)

Country Link
US (1) US5153709A (de)
EP (1) EP0266210B1 (de)
DE (1) DE3784213T2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4930857A (en) * 1989-05-19 1990-06-05 At&T Bell Laboratories Hybrid package arrangement
FR2653595B1 (fr) * 1989-10-25 1992-02-14 Valtronic France Circuit electronique a grille d'interconnexion.
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
US5177595A (en) * 1990-10-29 1993-01-05 Hewlett-Packard Company Microchip with electrical element in sealed cavity
DE4131534A1 (de) * 1991-09-21 1993-04-01 Standard Elektrik Lorenz Ag Vorrichtung zur isolierten herausfuehrung von leiterbahnen aus einem abschirmgehaeuse
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JP3113089B2 (ja) * 1992-09-14 2000-11-27 株式会社東芝 配線基板
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
EP0794616B1 (de) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US6329715B1 (en) * 1996-09-20 2001-12-11 Tdk Corporation Passive electronic parts, IC parts, and wafer
US5881944A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6516808B2 (en) 1997-09-12 2003-02-11 Alfred E. Mann Foundation For Scientific Research Hermetic feedthrough for an implantable device
JP2003229517A (ja) 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6921630B2 (en) * 2002-10-31 2005-07-26 Sandia National Laboratories Photoresist substrate having robust adhesion
KR100506738B1 (ko) * 2003-11-03 2005-08-08 삼성전기주식회사 리크를 방지할 수 있는 세라믹 패키지 밀봉 구조, 리크를방지할 수 있는 세라믹 패키지 및 상기 세라믹 패키지의제조 방법
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
US20140116500A1 (en) * 2012-10-31 2014-05-01 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells mounted on flexible support with bifacial contacts
FR3019375B1 (fr) * 2014-03-31 2016-05-06 Commissariat Energie Atomique Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
JPS58186951A (ja) * 1982-04-24 1983-11-01 Toshiba Corp 電子部品のパッケ−ジング方法
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法
JPS5923531A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd 半導体装置
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
CH660258A5 (de) * 1983-01-20 1987-03-31 Landis & Gyr Ag Keramikgehaeuse fuer einen hybridschaltkreis.
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
US4558171A (en) * 1984-10-12 1985-12-10 General Electric Company Hermetic enclosure for electronic components with an optionally transparent cover and a method of making the same

Also Published As

Publication number Publication date
EP0266210A3 (en) 1989-06-07
DE3784213D1 (de) 1993-03-25
EP0266210B1 (de) 1993-02-17
EP0266210A2 (de) 1988-05-04
US5153709A (en) 1992-10-06

Similar Documents

Publication Publication Date Title
DE3784213T2 (de) Elektronischer apparat mit einem keramischen substrat.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE10044429B4 (de) Elektrische Keramikkomponente
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE3177304T2 (de) Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung.
DE102010042544B9 (de) Dünnfilmbauelemente für Oberflächenmontage
DE3888552T2 (de) Elektronische Packungsstruktur.
DE3687579T2 (de) Elektrisch veraenderbarer piezoelektrischer hybrid-kondensator.
DE2538454A1 (de) Verfahren zum herstellen eines mehrschichtigen keramischen substrataufbaus
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
EP0035093A2 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE3738343A1 (de) Schaltkreissubstrat
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE1956501C3 (de) Integrierte Schaltungsanordnung
EP1774584B1 (de) Verfahren zur herstellung eines elektrischen bauelements
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE102006062919A1 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
DE10110151B4 (de) Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
DE3929789C2 (de) Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung
DE10059688B4 (de) Substrat für das Packaging eines elektronischen Bauelements und piezoelektrisches Resonanzbauelement unter Verwendung desselben
DE3930858A1 (de) Modulaufbau
EP0006444B1 (de) Vielschichtiges, dielektrisches Substrat
EP1425167A2 (de) Verfahren zur herstellung eines keramischen substrats und keramisches substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)