JPS58186951A - 電子部品のパッケ−ジング方法 - Google Patents

電子部品のパッケ−ジング方法

Info

Publication number
JPS58186951A
JPS58186951A JP57068931A JP6893182A JPS58186951A JP S58186951 A JPS58186951 A JP S58186951A JP 57068931 A JP57068931 A JP 57068931A JP 6893182 A JP6893182 A JP 6893182A JP S58186951 A JPS58186951 A JP S58186951A
Authority
JP
Japan
Prior art keywords
metal
laser beam
welding
metal film
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57068931A
Other languages
English (en)
Other versions
JPS6219062B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Toshiaki Komine
小峰　敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57068931A priority Critical patent/JPS58186951A/ja
Priority to US06/484,987 priority patent/US4517738A/en
Priority to DE8383302137T priority patent/DE3364871D1/de
Priority to EP83302137A priority patent/EP0092944B1/en
Publication of JPS58186951A publication Critical patent/JPS58186951A/ja
Publication of JPS6219062B2 publication Critical patent/JPS6219062B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49885—Assembling or joining with coating before or during assembling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Led Device Packages (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明＃′ｉＩＣチップ等の電子部品のパッケージング
方法に保シ、特にレーデビームによシ気密封止を行なう
ノ臂、ケージング方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子機器の小型、軽重化、高倍軸性化の要求が看
しく１％まづて米ているが、このような請求を満たすも
のとしてアルミナセラミ、り等の簡ｆｆｉ度★層配−基
板上にＩＣ等の電子部品をチップ状聰で多数恰載し、全
体を気ｍ封正すル、ｌ９ＴＩＩｌマルチチツプノ＋　ｙ
ケーソング技術が開発されつつおる。このようなノ９．
ケージングエ桂における気密封止方法としては、従来エ
ポキシあるいはプラスチ、りによるモールド手法による
ものがあるが、これらは（Ｉ！軸性の観点からすると、
めまシ好ましくない、信頼性の良い気密封止方法として
はハンダ付け、あるいは低融点ガラスによる手法も開発
されているが、特に尚信頼性を請求される場合は、浴接
法が有効である。
従来の溶接法による気密封止を用いたマルチチップ・ン
ツケージンダ方法を菖１図を用いて説明する。即ち、ア
ルミナセラミック等の配線基板１上のＩＣチ、ｆ等の電
子部品２が搭載される導体ノ臂ターン３０周辺郁にりン
グ状の導体パターン４を形成し、このリング状の導体パ
ターン４上にアルミナセラｌｙり等の配−基板１と熱＃
張係数のはぼ等しいコパールあるいはＦｅ／Ｎｉ　４２
アロイ等の金属材料からなるリング状の溶接用基体（ウ
ェルドリンダ）６會例えばＡｇロウ等の装着剤６によｃ
ａｍ同定し良後、電子部品のワイヤーがンデインダ性を
良好にする目的および腐食を防止する目的で、導体ツク
ターン３およびウェルドリンダＪを含む、配線基板薄い
金Ｉｆ４換（例えはＮｉ　２〜３−１及びＡｕ約１．５
μｍ）ｔ−形成する。そしてウェルドリングｉ上にアル
ミナセラミック等の配置基板１と熱膨張係数のはは等し
い例えばコノ々−ルあるいはＦｅ／Ｎｉ　４２アロイ等
の金属材料からなる金属製キャップ７ｔ１その周辺部を
ウェルドリンダ５の周辺部に位置合わせして載せ、シー
ム浴接装置の対向電極８を相対向する周辺に押し合てて
、シーム溶接することによシ、配線基板１と金属製キャ
ップ７との間の電子部品２０ｉ紙されている免閾を気密
封止していた。
この力泳は、気密封止する執城向棟が小さくて、雀属裂
キャッｆ１の板厚が比較的薄く（〜０．１５％〜程度）
てもよい場合は有効である。ところが、尚ｖｂ＃Ｌ＊鉄
化の目的で、配縁基板１上に恰躯される電子部品２の数
が増加すると、それに伴ない気＠側止すべき領域面構が
増加するために、金属製キャップ１の似厚もある程度厚
＜（０，１５ｍ鳳〜０．５菖ＩＩ）形成しなけれはなら
ない。これは金）１４線キヤ、グアの板厚が薄いと、実
装体の外気圧の変化おるいは／４’　ツケージの製這工
根におけるパッケージの気密度を測定するためのパッケ
ージ外気のチャソノ９内での加圧あるいは減圧操作に際
し、金属製キャップ１が耐えきれず変形するおそれがあ
るえめである。このように金属製キャップｒの板厚が０
．１５ｍｍ以上に増力口した場合においては、上述した
シーム溶接法では溶接、４ワーが不足し、パッケージの
気密封止はほぼ不可能となる。
そこで、このようなシーム＊＊法の代９にレーデ溶接法
を用いて気Ｗｉ封止を行なうことが考えられる。
レーデ＃接法による場合は、第１図のウェルｒりング５
の上面と金属製キャラｆ１の周辺にレーデビームを照射
して、金属製キャップ１′ｆ：溶接することになる。こ
のレーザＳ接法を用いると金属製キャッｆ１の板厚が０
．１５　ｗｘ〜０．５鶴のように厚くなっても溶接する
ことが可能となる。しかしながらこの場合、■Ｃチ、プ
等の電子部品２のポンディング性を良好にす条目的およ
び縞食防止の目的で導体パターン１およびウェルドリン
グ５上に形成された金属膜中にリンＣＰ）ａ分が含まれ
ていると、レーデビームが照射される部分すなわちウェ
ルドリング５上の溶接部分におけるリン成分の存在が、
レーザ齢接恢のｆ＃黴部分に微小なりラックを多数発生
させる原因となる。このため、＃接することは可能でも
パッケージを気密封止することは不可能となる。電解メ
ッキ法によるＮ’　ｒ　Ａｕメッキ族影形成はリン成分
が存在しないが無電解メッキ法によるＮｉ、ムＵメ、キ
膜形成においては、その無ＸＳメッキ液中にリン成分が
存在するため、無電解メッキ法により上記の釡属ｍを形
成した場合、そこにリン成分が存在しないようにするこ
とははは不可能である。また高密度実装化が運めは迩む
はど、配線基板ｌ上における外部人出力趨子と接続され
ていない独立導体パターンの数が増力口するため、導体
ツクターンすべてに電解メッキにより博い金ｉ１４膜會
被膜させることは事実上不可能である。
〔発明のｂ的〕
本発明の目的は、ノ量、ケージの大きさが鳥密度爽鉄に
伴ない大型化し、それに伴ない気ｆｆｉ到止のための金
属製キヤ、ｆの板厚が厚くなっても、レーデビームによ
る気密封止音可能とし、ひいては非常に信頼性の高い気
１！封止／９ツケージを実現できる電子部品のノ臂ツケ
ージンダ方法を提供することにある。
〔発明のｌｌ１ｔ費〕 すなわち本発明は、溶ＩＩを行なうべくレーデビームを
照射する際に、溶接用基体の少なくとあるいはＡｕ等の
薄い金属Ｉｌ＆を存在させないようにしたことを特徴と
している。
〔発明の効果〕
本発明によれは、レーデビームが照射される１！、寮部
分にリン成分を含む金属膜が存在しないため、洒接部分
にクラッタが発生させることなく気ｉ封止を行なうこと
が可能である。
従って、金属製キャラｆ（Ｄ板厚が比較的厚く、しかも
無電解メッキでしか形成し得ないような独立導体）母タ
ーンを数多く含む＾密度実装の大型ノ９ツケージ會構成
する場合においても、確実に気密封止を行なうことが可
能とな９、その信頼性を着しく＾めることができる。
〔発明の実施例〕
第２図は本発明の一実施例に係るノ母ツケージング方法
のレーデＩ１１ｇｋ工撫におけるｖＩｒ面図を示すもの
で、１１はアルミナセラミック等の配線基板、１ｓは配
−基板１１とはは同楊度の熱膨張係数１＊−する例えｄ
コ・々−ルあるいはＦ・ハｉ４２アロイ等の金属材料か
らなる＃接用基体（ウェルドリング）、１１は党密封止
すべくウェルドリングＪ　ｊＫ＠豊される、配線基板１
１およびウェルドリング１６とははｉｌ’ｆｊ根度の熱
膨張係数を有するコパールあるいＩｄ、　Ｆ＠／Ｎ１４
２アロイ等からなる金属製キャップである。１４はウェ
ルドリング１ｓｔ例えはムｇロウ等の接看剤１６によっ
て固定するための配線基板１１上の導体パターンである
。Ｊｊａは無電解メッキ法により形成された接着層とし
ての例えはＮ１（２〜３μｍ）等の薄い金属製でおり、
１２ｂは同じ〈無電解メッキ法によシ形成され丸例えば
Ａｕ（約１．５μｍ）等の薄い金属製であシ、これらは
前記ＩＣチッグ等の電子部品のワイヤーがンディング性
を良好にする目的および腐食防止の目的で配線基板１１
上の他の導体パターン１１上にも同時に形成されている
。ζこで、これらの金属膜１２ｍ、１１ｂ＃ｉ図示のよ
うＫ１１１ｊｋに際しレーザビーム１ａが照射されるウ
ェルドリング１５の上面には存在していない。
すなわち、レーデビーム１８は図示のようにウェルドリ
ング１５上および金属製キャップ１１の周辺部に照射さ
れるが、このレーデビーム１８の照射領域には金属ＷＸ
Ｉ　Ｊ　ａ　＃　Ｉ　Ｊ　ｂの如きリン成分を含むもの
が存在しないため、溶ｍＳ分にクラ、りは発生せず、従
って金属製キャップ１７で蝋われた空間が良好に気Ｗ＊
止される。
第３図は本発明の他の実施例を示すもので、レーデビー
ムｌ１ｌｆクエルドリング１１５および金属製キャップ
１１の端ｍＫＭ射して５ａｔ−行なう例である。この場
合、ＮＮあるいはＡｕ等のリン成分ｔ−ｔむ金属膜１１
ｍ、１１１ｂはウェルドリング１ｓの表面には一切形成
されておらず配−基＆１１上の他の導体、４ターン１３
上にのみ形成されている。
なお、ｔｊ４ｚ図、藁３図において、レーデビーム１ｍ
の照射時、その照射領域すなわち＃！接部分にリン成分
管台む博い金属製Ｊ　Ｊ　ａ　ａ　Ｉ　Ｊ　ｂ會存在さ
せないようにする方法としては、あらかじめレーザビー
ム會照射する領域にレジスト等のマスクｔ−翅布し、他
の配線基板上の表面導体ノ臂ターンＩＪにのみ名訳的に
無電解メッキをはとこす方法、あるいは配−基板１１上
のすべての導体部分に無電解メッキをはどこし、その後
レジスト等のマスクを塗布し、レーデビーム１８の照射
領域のみ選択的にエツチング除去する方法、わるいｒ！
配線蕪板１１上のすべての導体部分に無電解メッキをほ
どこし、その俊ウェルドリング表面のレーデビーム１８
の照射領域全研磨することによルリン戟分を含む薄い金
属膜をけずシ取ってしまう方法等のいずれの方法を用い
ることも可能である。
また、実施例では金属膜７１８．ＪＪＩＩとしてそれぞ
れＮｉ　、　Ａｕ　’ｉ（例示したが、下地導体との接
着層としての役割を果す第１の金属膜ＪＪａとしてはＮ
１の＃ミかＴ１　ａ　Ｃｒ等を用いることができ、さら
にボンディンダ性を良好にするためあるいは腐食防止の
ためのＩＩ２の金属膜１１ｂとしてはＡｕのほかムｇ　
、　Ｐｄあるい紘ｐｔ等を用いることができる。
このように、本発明のパッケージング方法を用いれは、
ｉ！１ｉＩｉ智度実鯨に伴ない！ルチチッ！／ｆッケー
ジ化が推進されて大瀝パ、ケージの気密封止をする必要
性が生じ、その丸め配置基板に気密封止すべく取）付け
られる金属製キャップの板厚が厚くなっても、溶１１部
分に微小なりう。
り等を発生することなくレーデ溶接による気密封止を確
実に行なうことが可能となル、ひいて第１図は従来のマ
ルチチッグパッケージにシけるシーム浴接法による気密
封止方法ｔ−説明するためのｌＩＴ面図、１ｇ２図は本
発明の一実施例のレーデ溶接工程における溶接部拡大断
面図、第３図は本発明の他の実施例のレーデ溶接工程に
おける浴接Ｓ拡大１１１′Ｔ向図でめる。
Ｉ　Ｊ　・・・配ｌｌｌ１ｉｈ板、Ｉ　Ｊ　ａ　、　Ｉ
　Ｊ　ｂ−リンを含む釜ＩＩ４展、１５・・・リング状
１１１！接用基体（ウエルドリングン、１１・・・金属
製キャップ、１８・・・レゾビーム。
出願人代理人　　弁理士　鈴　江　武　彦第１ｔＸＪ 弔３図

Claims (2)

    【特許請求の範囲】
  1. （１）電子部品が搭載される配線基板上に９ｙグ状の＃
    Ｉ接吊用基体接着固定し、上記配線基板の導体部分にリ
    ン成分を含む金属膜【被着し九後、前記溶接用基体上に
    金属製キャッｆｔ載せ、これら溶接用基体および金属製
    キャラ／の周辺部にレーデビームを照射することによシ
    金属製キャッｆを溶接固定して気豐封止する電子部品の
    ７４　ツケージング方法において、レーデビームの照射
    に除し前記溶接用基体の少なくともレーザビームが照射
    される領域には前記金属ｉｇｔ存在させないようにした
    ことｔ−特徴とする電子部品のパッケージング方法。
  2. （２）リン成分を含む金属製は無電解メッキにより形成
    されるものである特許請求の範ｗＭ篇１項記載の電子部
    品の／譬ツケージンダ方法。
JP57068931A 1982-04-24 1982-04-24 電子部品のパッケ−ジング方法 Granted JPS58186951A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57068931A JPS58186951A (ja) 1982-04-24 1982-04-24 電子部品のパッケ−ジング方法
US06/484,987 US4517738A (en) 1982-04-24 1983-04-14 Method for packaging electronic parts
DE8383302137T DE3364871D1 (en) 1982-04-24 1983-04-15 Method for packaging electronic parts
EP83302137A EP0092944B1 (en) 1982-04-24 1983-04-15 Method for packaging electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57068931A JPS58186951A (ja) 1982-04-24 1982-04-24 電子部品のパッケ−ジング方法

Publications (2)

Publication Number Publication Date
JPS58186951A true JPS58186951A (ja) 1983-11-01
JPS6219062B2 JPS6219062B2 (ja) 1987-04-25

Family

ID=13387893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57068931A Granted JPS58186951A (ja) 1982-04-24 1982-04-24 電子部品のパッケ−ジング方法

Country Status (4)

Country Link
US (1) US4517738A (ja)
EP (1) EP0092944B1 (ja)
JP (1) JPS58186951A (ja)
DE (1) DE3364871D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282556A (ja) * 1988-09-19 1990-03-23 Toshiba Corp ハイブリッドｉｃの封止方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722137A (en) * 1986-02-05 1988-02-02 Hewlett-Packard Company High frequency hermetically sealed package for solid-state components
JPS6376444A (ja) * 1986-09-19 1988-04-06 Nec Corp チツプキヤリア
EP0266210B1 (en) * 1986-10-29 1993-02-17 Kabushiki Kaisha Toshiba Electronic apparatus comprising a ceramic substrate
DE3703280A1 (de) * 1987-02-04 1988-08-18 Licentia Gmbh Schaltungsanordnung mit einem oder mehreren integrierten schaltkreisen
US5059557A (en) * 1989-08-08 1991-10-22 Texas Instruments Incorporated Method of electrically connecting integrated circuits by edge-insertion in grooved support members
FI109960B (fi) * 1991-09-19 2002-10-31 Nokia Corp Elektroninen laite
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5562716A (en) * 1992-10-20 1996-10-08 Cochlear Limited Package and method of construction
DE19527611B4 (de) * 1995-07-28 2006-05-24 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise
SE517022C2 (sv) * 1999-12-07 2002-04-02 Imego Ab Förseglingsanordning samt metod för hermetisk försegling
SE516622C2 (sv) 2000-06-15 2002-02-05 Uddeholm Tooling Ab Stållegering, plastformningsverktyg och seghärdat ämne för plastformningsverktyg
WO2008128300A1 (en) * 2007-04-23 2008-10-30 Cochlear Limited Implant assembly
TWI445103B (zh) * 2010-08-19 2014-07-11 Cyntec Co Ltd 電子封裝結構及其封裝方法
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
DE102016110539A1 (de) * 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2965962A (en) * 1954-12-07 1960-12-27 Rca Corp Hermetic seal and method of making the same
US3191268A (en) * 1958-02-28 1965-06-29 Gen Motors Corp Process for encapsulating transistors
US3211827A (en) * 1959-11-17 1965-10-12 Texas Instruments Inc Container closure device
US3210171A (en) * 1960-09-12 1965-10-05 Sylvania Electric Prod Method of supplying heat of fusion to glass-to-glass seal
US3217088A (en) * 1962-11-30 1965-11-09 Owens Illinois Glass Co Joining glass members and encapsulation of small electrical components
US3485996A (en) * 1967-01-11 1969-12-23 Ibm Laser welding
US3823468A (en) * 1972-05-26 1974-07-16 N Hascoe Method of fabricating an hermetically sealed container
US3872583A (en) * 1972-07-10 1975-03-25 Amdahl Corp LSI chip package and method
JPS5949698B2 (ja) * 1980-05-09 1984-12-04 松下電器産業株式会社 電子部品の封止方法
JPS577042A (en) * 1980-06-16 1982-01-14 Hitachi Ltd Manufacture of electron gun cathode assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282556A (ja) * 1988-09-19 1990-03-23 Toshiba Corp ハイブリッドｉｃの封止方法

Also Published As

Publication number Publication date
US4517738A (en) 1985-05-21
EP0092944A1 (en) 1983-11-02
EP0092944B1 (en) 1986-07-30
JPS6219062B2 (ja) 1987-04-25
DE3364871D1 (en) 1986-09-04

Similar Documents

Publication Publication Date Title
JPS58186951A (ja) 電子部品のパッケ−ジング方法
US6351030B2 (en) Electronic package utilizing protective coating
US5909633A (en) Method of manufacturing an electronic component
US20020153596A1 (en) Lead frame and semiconductor package formed using it
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JPH08236586A (ja) 半導体装置及びその製造方法
US6006427A (en) Chip-on-board printed circuit manufacturing process using aluminum wire bonded to copper pads
JPH0294653A (ja) 樹脂封止型半導体装置
JPH07283336A (ja) チップキャリア
US20050082681A1 (en) Semiconductor device and method of enveloping an intergrated circuit
CN113793810A (zh) 一种芯片防溢胶封装方法和封装结构
JPH07193174A (ja) パッケージ部品及びその製造方法
JP2002299357A (ja) 半導体装置及びその製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP2002064166A (ja) 半導体装置およびその製造方法、ならびに半導体装置の樹脂封止装置
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS62170010A (ja) 薄膜磁気ヘツドの製造方法
JPS60223147A (ja) 半導体装置とその製造方法
JPS5845181B2 (ja) 半導体装置の外部リ−ドの接続方法
JP3563846B2 (ja) Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法
KR20120026379A (ko) 와이어 본딩 방법