JP3454097B2 - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法

Info

Publication number
JP3454097B2
JP3454097B2 JP22219697A JP22219697A JP3454097B2 JP 3454097 B2 JP3454097 B2 JP 3454097B2 JP 22219697 A JP22219697 A JP 22219697A JP 22219697 A JP22219697 A JP 22219697A JP 3454097 B2 JP3454097 B2 JP 3454097B2
Authority
JP
Japan
Prior art keywords
gold
substrate
electrode
gold film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22219697A
Other languages
English (en)
Other versions
JPH1167957A (ja
Inventor
宏 土師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP22219697A priority Critical patent/JP3454097B2/ja
Priority to US08/979,694 priority patent/US5909633A/en
Priority to KR1019970064578A priority patent/KR100272399B1/ko
Publication of JPH1167957A publication Critical patent/JPH1167957A/ja
Application granted granted Critical
Publication of JP3454097B2 publication Critical patent/JP3454097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品および電
子部品の製造方法に関するものである。
【０００２】
【従来の技術】電子部品の組立て構造として、基板の表
面の電極上に基板と半導体素子を接続するためのワイヤ
をボンディングするとともに、他の電極上に突出電極で
あるバンプを形成するものが知られている。このような
電子部品としては、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ）パッケージが知られている。ワイヤとしては金
ワイヤが多用されており、またバンプとしては半田が多
用されている。
【０００３】図１０は従来の基板の断面図である。図
中、１はガラエポ基板などの基板であり、その上側と下
側の表面には回路パターンの銅電極２、３が形成されて
いる。また銅電極２、３上にはニッケル膜４、５が形成
されており、ニッケル膜４、５上には金膜６、７が形成
されている。そして上面側の銅電極２と下面側の銅電極
３は内部配線８で接続されている。一方の銅電極２の金
膜６上に基板１に搭載されたチップ（図外）を接続する
ための金ワイヤ９の先端をボンディングし、他方の銅電
極３の金膜７上に半田バンプ１０を形成して電子部品を
組み立てる。
【０００４】ニッケル膜４、５や金膜６、７は一般にメ
ッキ法により形成される。金膜６、７は金ワイヤ９のボ
ンディング性を向上させるためのに形成されている。従
来、金膜６、７の厚さは０．２〜１ミクロン程度であっ
てかなり厚いものである。ニッケル膜４、５は銅電極
２、３の素材である銅が金膜６、７中へ拡散し、空気に
触れて酸化膜を生じるのを防ぐためのバリヤメタルとし
て形成されている。なお金膜６の表面に酸化膜が生じれ
ば、金ワイヤ９のボンディングが不良になる。
【０００５】
【発明が解決しようとする課題】上記従来の方法では金
を電解メッキするときにバリアメタルであるニッケル膜
４，５の成分のニッケルがメッキ液に溶け込みこのニッ
ケルが金メッキに混入する。混入したニッケルのうち金
膜６、７の表面に位置するものは、チップを固定する工
程で加熱により酸化膜を形成する。この酸化膜は金ワイ
ヤ９のボンディングを阻害する。金膜が厚くなるほどそ
の表面のニッケルは少なくなるので、できるだけこの酸
化膜が形成されないように金膜６，７の厚さはある程度
以上に厚くする必要がある。
【０００６】しかしながら金膜６，７を厚くすると半田
バンプ１０のボンディング力を低下させる。何故なら
ば、半田バンプ１０を形成する際には、金膜７中の金は
半田バンプ１０中へ溶解して半田中のスズと脆い化合物
を形成するからである。このように金ワイヤ９のボンデ
ィングのためには一方の金膜６は厚い方がよく、これに
対し半田バンプ１０の形成などの半田付けに際しては他
方の金膜７は薄い方がよく、すなわち両者を同時に満足
することができず背反関係にあるという問題点があっ
た。
【０００７】そこで本発明は、基板の電極上に、金ワイ
ヤを良好にボンディングできるとともに、半田付けを良
好に行える電子部品の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】請求項１記載の電子部品
は、銅電極の表面に少なくともニッケルを含むバリヤメ
タルを形成して成る電極が形成された基板と、前記バリ
ヤメタル上に形成された金膜と、前記基板上に搭載され
た半導体素子と、この半導体素子と前記金膜を接続する
接続手段と、ドライエッチングにより薄膜化した金膜状
に形成された半田付け部とを有する。
【０００９】請求項２記載の電子部品の製造方法は、基
板に形成された銅電極の表面に少なくともニッケルを含
むバリヤメタルを形成する工程と、このバリヤメタル上
に金膜を形成する工程と、半導体素子を前記基板上に搭
載する工程と、この半導体素子を前記金膜に接続する工
程と、前記半導体素子を樹脂封止する工程と、樹脂封止
後に前記金膜をドライエッチングにより薄膜化する工程
と、前記金膜を薄膜化した電極上に半田付けを行う工程
とを含む。
【００１０】
【発明の実施の形態】上記構成の本発明によれば、基板
の電極上に金膜を形成した後に半田の接合性を阻害する
金膜をプラズマクリーニングにより除去して薄くした後
に半田バンプの形成を行うことにより、ワイヤボンディ
ングなどによる金膜と半導体素子との接続が良好に行え
るとともに、半田バンプを良好に形成できる。
【００１１】以下、本発明の実施の形態を図面を参照し
て説明する。図１は本発明の一実施の形態の電子部品の
組立構造図、図２、図３は同基板の断面図、図４は同基
板の部分断面図、図５、図６は同基板の断面図、図７は
同ドライエッチング装置の断面図、図８、図９は同基板
の断面図である。
【００１２】まず電子部品Ａの構造について説明する。
図１において、１１は基板であり、基板１１の上面には
チップ１２が熱硬化型接着剤３１でボンディングされて
いる。チップ１２の表面の電極１３と基板上面の電極１
４とは金ワイヤ１５で電気的に接続されている。１５’
は金ワイヤの先端部に形成された金ボールであり、この
金ボール１５’が電極１３にボンディングされている。
【００１３】基板１１の下面には、電極１６が形成され
ている。電極１６上には半田バンプ１７が形成されてい
る。電極１４と電極１６は内部配線１８で接続されてい
る。基板１１の上面はチップ１２や金ワイヤ１５を封止
するため樹脂モールド１９が形成されている。
【００１４】次に図２〜図８を参照して図１に示す電子
部品の製造方法を説明する。なお図２〜図８は製造工程
順に示している。まず、図２に示すように、基板１１の
上面側に電極１４が形成される。電極１４は銅電極２１
上にバリアメタル層としてニッケル膜２２をコーティン
グして形成し、更にニッケル膜２２の上に金膜２３が金
属接合性が十分な厚み、すなわち金属とのボンディング
を阻害しないために十分な厚み（０．２〜１ミクロン程
度）を以て形成されたものである。銅電極２１は基板１
１の表面に銅箔を貼り付け、不要な部分をエッチングに
より除去して形成される。また、ニッケル膜２２および
金膜２３はメッキによって形成される。また下面側にも
電極１６が同様に形成される。電極１６は銅電極２４上
にニッケル膜２５をコーティングし、更にニッケル膜２
５の上に金膜２６が上面側の電極１４と同様に形成され
る。
【００１５】次に、図３に示すように基板１１の上面に
半導体素子であるチップ１２が搭載される。チップ１２
は基板１１の上面に予め塗布された熱硬化型接着剤３１
によって接着され、その後基板１１は熱処理される。熱
硬化型接着剤３１が硬化することによりチップ１２は基
板１１に固定される。図４はこの熱処理後の基板１１の
電極１４、１６付近の断面図である。ここで金膜２３，
２６は金属接合性に十分な厚みを有しているため、金ワ
イヤのボンディング性を阻害するニッケルの酸化膜は金
膜２３，２６の表面には生じない。
【００１６】次に図５に示すようにワイヤボンディング
により金ワイヤ１５を上面側の電極１４の金膜２３上に
ボンディングする。これにより、チップ１２は金膜２３
に接続される。したがって、金ワイヤ１５はチップ１２
と金膜２３とを接続する接続手段となっている。このと
き金膜２３の表面には金ワイヤのボンディング性を阻害
するニッケルの酸化膜がほとんどないため、良好なボン
ディングを行うことができる。この後、図６に示すよう
に樹脂モールド１９によるチップ１２および金ワイヤ１
５の封止が行われる。
【００１７】次に電極１６側の金膜を薄くするために、
ドライエッチングが行われる。以下図７を参照してこの
ドライエッチングに用いられるドライエッチング装置４
０の構造を説明する。図７において、４１は上部ケーシ
ングである。上部ケーシング４１は下部ケーシング４２
とともに開閉可能な真空容器４３を形成する。下部ケー
シング４２の底部には電極４４が配設されている。電極
４４には高周波電源装置４５が接続されている。下部ケ
ーシング４２の底面にはパイプ４６，４７，４８が設け
られている。パイプ４６には真空源４９が接続されてい
る。またパイプ４７にはアルゴンガスなどのプラズマエ
ッチング用のガスを供給するガス供給部５０が接続され
ている。またパイプ４８には真空破壊用の弁５１が接続
されている。
【００１８】上部ケーシング４１の上部にはアース電極
５２が装着されている。アース電極５２は接地部５３に
接地され、電極４４と対置されている。電極４４上には
基板１１が載置される。
【００１９】このプラズマエッチング装置４０は上記の
ような構成より成り、以下その動作を説明する。図７に
示すように、基板１１を反転し電極１６側を上向きにし
て電極４４上に載置した状態で上部ケーシング４１が閉
じられる。次に真空源４９が真空吸引を開始し、真空容
器４３内部が所定の真空度に到達する。次にガス供給装
置５０よりアルゴンガスが真空容器４３内部に供給され
るとともに、電極４４には高周波電源装置４５により高
周波電圧が印加される。真空容器４３内部のアルゴンガ
スはプラズマ状態のアルゴンイオンとなり、図７におい
て破線矢印で示すように電極４４上に載置された基板１
１の上面に衝突してエッチングする。このようにして電
極１６表面の金膜２６が除去され、金膜２６は厚さ０．
０１〜０．２ミクロン程度に薄膜化される。金膜２６を
完全に除去しないのは、溶融した半田と電極１６とのぬ
れ性を良好に保つためである。
【００２０】次に図８に示すように、電極１６側の金膜
２６上に半田ボール１７が搭載される。このとき、半田
ボール１７と金膜２６の間にはフラックス２０が塗布さ
れる。この後基板１１はリフロー工程に送られ、半田ボ
ール１７は電極１６面に半田付けされ、半田付け部とし
ての半田バンプ１７となって図１に示す電子部品Ａは完
成する。このとき金膜２６は半田バンプ１７中に溶解す
るが、金膜２６はドライエッチングにより薄膜化されて
いるため半田バンプ１７中に溶解する金の量はきわめて
少量である。したがって半田バンプ１７のボンディング
性を悪化させる金とスズの化合物の形成はわずかであ
り、信頼性の高い半田バンプ１７が形成される。また、
金膜２６の表面はエッチング処理されるため、半田のぬ
れ性を阻害するニッケルや汚染物等もきれいに取り除か
れている。したがって半田を電極にぬれ性よく接合させ
ることができる。
【００２１】本発明は上記実施の形態に限定されないの
であって、上記実施の形態ではワイヤボンディングによ
り半導体素子を電極１４の金膜２３に接続する例を示し
ているが、接続の方法はこれに限定されず、リボンボン
ディング、ＴＡＢボンディング、フリップチップボンデ
ィングなどによるものであってもよい。
【００２２】また、上記実施の形態では基板１１の一方
側に半導体素子が搭載され、他方の側に半田バンプが形
成される例を示しているが、要はボンディングと半田付
けが同一の基板内に混在する形態であればよい。例えば
図９（ａ）に示すように、基板４１に半導体素子４２を
搭載してワイヤボンディングにより基板４１の電極と接
続し、この同一面に形成された電極４４上の金膜を薄膜
化した後に電子部品４５を半田付けにより実装する形態
であってもよく、更に図９（ｂ）に示すように基板４６
の電極４７に半導体素子４８をワイヤボンディングによ
り接続し、同一面に形成された電極４９上の金膜を薄膜
化した後に半田バンプ５０を形成する形態であってもよ
い。
【００２３】
【発明の効果】本発明は、基板の電極上に金膜を形成し
た後に半田の接合性を阻害する金膜をドライエッチング
により除去して薄くした後に半田バンプなどの半田付け
を行うようにしているので、ワイヤボンディングなどに
よる金膜と半導体素子との接続に対してはボンディング
を妨げるニッケルの酸化膜がなく良好なボンディングを
行えるとともに、半田付けに対してはスズと金の脆弱な
化合物の生成がなく良好な半田付けを行うことができ、
したがって信頼性の高い電子部品を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の電子部品の組立構造図
【図２】本発明の一実施の形態の基板の断面図
【図３】本発明の一実施の形態の基板の断面図
【図４】本発明の一実施の形態の基板の部分断面図
【図５】本発明の一実施の形態の基板の断面図
【図６】本発明の一実施の形態の基板の断面図
【図７】本発明の一実施の形態のドライエッチング装置
の断面図
【図８】本発明の一実施の形態の基板の断面図
【図９】本発明の一実施の形態の基板の断面図
【図１０】従来の基板の断面図
【符号の説明】
１１ 基板 １２ チップ １４、１６ 電極 １５ ワイヤ １７ 半田バンプ ２３、２６ 金膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15 H05K 1/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】銅電極の表面に少なくともニッケルを含む
    バリヤメタルを形成して成る電極が形成された基板と、
    前記バリヤメタル上に形成された金膜と、前記基板上に
    搭載された半導体素子と、この半導体素子と前記金膜を
    接続する接続手段と、ドライエッチングにより薄膜化し
    た金膜状に形成された半田付け部とを有することを特徴
    とする電子部品。
  2. 【請求項２】基板に形成された銅電極の表面に少なくと
    もニッケルを含むバリヤメタルを形成する工程と、この
    バリヤメタル上に金膜を形成する工程と、半導体素子を
    前記基板上に搭載する工程と、この半導体素子を前記金
    膜に接続する工程と、前記半導体素子を樹脂封止する工
    程と、樹脂封止後に前記金膜をドライエッチングにより
    薄膜化する工程と、前記金膜を薄膜化した電極上に半田
    付けを行う工程とを含むことを特徴とする電子部品の製
    造方法。
JP22219697A 1996-11-29 1997-08-19 電子部品および電子部品の製造方法 Expired - Fee Related JP3454097B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22219697A JP3454097B2 (ja) 1997-08-19 1997-08-19 電子部品および電子部品の製造方法
US08/979,694 US5909633A (en) 1996-11-29 1997-11-26 Method of manufacturing an electronic component
KR1019970064578A KR100272399B1 (ko) 1996-11-29 1997-11-29 전자부품의 제조방법 및 이에 의해 제조된 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22219697A JP3454097B2 (ja) 1997-08-19 1997-08-19 電子部品および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH1167957A JPH1167957A (ja) 1999-03-09
JP3454097B2 true JP3454097B2 (ja) 2003-10-06

Family

ID=16778658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22219697A Expired - Fee Related JP3454097B2 (ja) 1996-11-29 1997-08-19 電子部品および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3454097B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403457B2 (en) 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6420207B1 (en) * 2000-01-04 2002-07-16 Multek Hong Kong Limited Semiconductor package and enhanced FBG manufacturing

Also Published As

Publication number Publication date
JPH1167957A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US5909633A (en) Method of manufacturing an electronic component
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
JP2751912B2 (ja) 半導体装置およびその製造方法
US20020151164A1 (en) Structure and method for depositing solder bumps on a wafer
JPH098451A (ja) チップ実装回路カードを作製する方法
JPS63119552A (ja) Ｌｓｉチツプ
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JPH08306738A (ja) 半導体装置およびその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2000277649A (ja) 半導体装置及びその製造方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPH0951015A (ja) 半導体装置
JP4440494B2 (ja) 半導体装置の製造方法
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JPH10163241A (ja) 電子部品の製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2004253598A (ja) 電子部品の実装方法
JPH10256309A (ja) 半導体素子の実装方法
JP2003179094A (ja) 電子部品の製造方法および電子部品
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP3277830B2 (ja) 電子部品の組立て方法
JPH11297750A (ja) 半導体装置およびその製造方法および半導体装置の実装方法
JP2000100868A (ja) 半導体装置およびその製造方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees