JPH098451A - チップ実装回路カードを作製する方法 - Google Patents

チップ実装回路カードを作製する方法

Info

Publication number
JPH098451A
JPH098451A JP8144698A JP14469896A JPH098451A JP H098451 A JPH098451 A JP H098451A JP 8144698 A JP8144698 A JP 8144698A JP 14469896 A JP14469896 A JP 14469896A JP H098451 A JPH098451 A JP H098451A
Authority
JP
Japan
Prior art keywords
solder
group
melting point
percent
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8144698A
Other languages
English (en)
Other versions
JP3320979B2 (ja
Inventor
Miochel Daral Holmasdyarl
ホルマズディヤール・ミノチェル・ダラル
Michel Faron Kenneth
ケニス・マイケル・ファロン
Joseph Gaudensy Jean
ジーン・ジョーゼフ・ガウデンズィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH098451A publication Critical patent/JPH098451A/ja
Application granted granted Critical
Publication of JP3320979B2 publication Critical patent/JP3320979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 コストが低くかつ信頼性が高い直接チップ実
装モジュール（ＤＣＡＭ）を作製するための積層回路キ
ャリヤ・カードを作製する構造および方法を提供する。 【解決手段】 キャリヤは、直接チップ実装に使用でき
る少なくとも１つの面を有する有機積層キャリヤまたは
無機積層キャリヤを使用して作製される。チップは、低
融点金属のキャップを有する少なくとも１つのはんだボ
ールを有する。キャリヤの表面には、チップのはんだボ
ール上の低融点金属に直接結合して共融合金を形成する
電気フィーチャがあり、これによりチップがキャリヤに
直接実装される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、改善され
た直接チップ実装回路カードに関する。さらに詳細に
は、少なくとも１つの集積回路チップを有機積層回路カ
ードに直接実装することができる構造に関する。この直
接実装は、はんだボール技術を使用し、チップ上のすで
にリフローはんだボールを、スズなど、少なくとも１つ
の低融点材料のキャッピング層でキャッピングすること
によって行うことができる。そのような回路カードへの
直接チップ実装の方法も開示する。
【０００２】
【従来の技術】半導体デバイスは、新しい技術の発展と
ともに小型化、高密度化しつつある。しかしながら、回
路密度が高くなると、それに応じて、競争力を維持する
ためにチップおよびチップ接続を改善するという課題が
生じる。したがって、チップ・メーカーは、製品を識別
し改善することによって製品の質を改善することを絶え
ず迫られている。一方、プロセスのばらつきを小さくす
ることによって、大幅なプロセスの改善が行われてい
る。プロセスの改善だけでは、これらの製品の歩留りと
信頼性の両方を高めるには不十分である。
【０００３】一般に、電子製品は複数の部品から構成さ
れる。これらの部品のパッケージングは、階層に従って
行い半導体マイクロデバイスから構成される集積回路
（ＩＣ）チップを、金属相互接続線の１つまたは複数の
層を含むセラミックまたは有機ラミネートできたキャリ
ヤに接続する（第１レベルのアセンブリ）。これらのキ
ャリヤは、コンデンサ、抵抗などの離散デバイスをも含
む。ある種の密封冷却方法とともに、このようにしてア
センブルしたＩＣチップを有するキャリヤは、モジュー
ルと呼ばれる。これらのモジュールを、通常カードの両
面にプリント基板を有する有機ラミネートできたカード
に接続する（第２レベルのアセンブリ）。次いで、これ
らのカードをボードに接続する（第３レベルのアセンブ
リ）。アセンブリのレベルの数は、主として所要の機能
の複雑さによって決まる。
【０００４】第１レベルまたはチップ・レベルの相互接
続技術には次の３つの主要なものがある。すなわち、例
えばＣ４（Controlled Collapse Chip Connection）法
など、ワイヤ・ボンディング（ＷＢ）法、テープ自動式
ボンディング（ＴＡＢ）法およびソルダ・ボンディング
（ＳＢ）法である。
【０００５】現在市販されている多くの製品では、一般
に、チップをカードまたはボード上に直接ボンディング
するので第１レベルのパッケージが不要である。これに
より、パッケージの小型化、簡単化および低コスト化が
可能となる。低コスト製品の場合、チップをカード上に
直接接続する最も一般的な方法は、ワイヤ・ボンディン
グ（ＷＢ）法であった。テープ自動ボンディング（ＴＡ
Ｂ）法は、ＴＡＢ自体が第１のレベルのアセンブリであ
ると考えられるので、今や、チップをカード（またはボ
ード）上に直接実装するのに広く一般に使用されるよう
になった。第２に、その機械的フレキシビリティのため
に、フレキシブル回路キャリヤ上にチップを実装するの
に適している。
【０００６】しかしながら、超大規模集積回路チップお
よび超々大規模集積回路チップの出現とともに、チップ
上の入出力（Ｉ／Ｏ）端子の数が非常に増大し、Ｉ／Ｏ
パッドの間隔を密にする必要があるだけでなく、Ｉ／Ｏ
パッドのアレイ・パターンも必要となった。
【０００７】アレイ・パターンの要件により、ワイヤ・
ボンディング法およびＴＡＢ法が適用できなくなる。
【０００８】これらの方法を使用する場合の他の制限要
因は、これらの搭載したチップのテストまたはバーンイ
ンが困難なことである。このため、カードの歩留りが制
限され、したがって製品が高価になる。
【０００９】他の欠点は、再加工が経済的に実現不可能
であることである。
【００１０】これらの制限要因のために、チップをカー
ド上に直接接合するＣ４法などの技法を使用する必要が
ある。
【００１１】Ｃ４法すなわちControlled Collapse Chip
Connection法は、チップのセラミック・キャリヤ上へ
の第１のレベルのアセンブリに使用されて成功を収めて
きた。Ｃ４技術は、多くの著者によって詳細に記載され
ている。例えば、その開示を参照により本明細書の一部
とする、ラーオ・Ｒ．トゥンマラ（Rao R. Tummala）お
よびユージン・Ｊ．リマシェフスキ（Eugene J. Rymasz
ewski）編、Microelectronics Packaging Handbook、36
6-391頁（1989）を参照のこと。
【００１２】Ｃ４相互接続は、ボール制限メタラジ（Ｂ
ＬＭ）と呼ばれるはんだリフロー可能パッドと、はんだ
のボールの２つの主要な要素から構成される。ＢＬＭ
は、ＣｒやＴｉＷなどの接着層と、銅やニッケルなどの
はんだリフロー可能層とから構成される。ＢＬＭ材料お
よびそれらの厚さは、構造を相互接続する際に良好かつ
確実な電気的、機械的および熱的な安定性が得られるよ
うに慎重に選択される。Ｃ４に使用されるはんだ材料
は、低い比率（約２パーセントないし約１０パーセン
ト）のスズを鉛と合金化したものが好ましい。この組合
せは、最初、相互接続の次のレベルの際に、リフローは
んだボールまたはＣ４が溶解するのを防止するのに使用
していたが、現在は、主として（ｉ）過剰な銅とスズの
金属間化合物に起因する大きい応力が下地の不動態化皮
膜に大きい応力を集中させるとき、ＢＬＭの銅とスズの
間の反応を小さくするため、および（ｉｉ）スズの比率
が小さいことによって生じる熱疲労特性を改善するため
に使用される。
【００１３】現在、第２のレベルまたはその上のレベル
のアセンブリに関して、すなわちカード上への直接チッ
プ実装（ＤＣＡ）に関して、現行のＣ４技術の使用を制
限している２つの問題がある。第１に、第２のレベルの
相互接続がピン・スルーホール（ＰＴＨ）技術に限ら
れ、また、ＳＭＴはんだの融点よりも高い接合温度が必
要であるので、費用効果が高く場所をとらない面実装技
術（ＳＭＴ）が使用できない。第２に、比較的高い接合
温度（３４０℃〜３８０℃）によりカードの有機物が炭
化する。
【００１４】ＤＣＡの接合温度を下げるには２通りの方
法がある。１つの方法は、共融（または低融点）はんだ
をカード・メタライゼーション上に設けることである。
この方法に関係する方法は、現在本特許願の譲渡人に譲
渡された、レッグ（Legg）およびシュロトケ（Schrottk
e）の米国特許第４９６７９５０号に記載されている。
上記特許は、Ｃ−４を使用して回路チップをフレキシブ
ル基板（ラミネート）に実装する一般的な方法を記載し
ている。基板は、チップのベース上のはんだボールを有
する接触領域内で共融成分の合金で「スズめっき」され
る。
【００１５】共融はんだによってカードまたは有機キャ
リヤを事前被覆する方法は、その開示を参照により本明
細書の一部とする、１９９５年２月１３日出願のファロ
ン（Fallon）他の米国特許出願第０８／３８７６８６
号、「Process for SelectiveApplication of Solder t
o Circuit Packages」に教示されている。この方法で
は、共融はんだをプリントカードの銅導体上の、チップ
Ｃ４バンプがそこに接触する正確な個所に電気メッキす
る。
【００１６】ＤＣＡ（直接チップ実装）の接合温度を下
げる他の方法は、低融点はんだをキャリヤ導体上にでは
なくチップＣ４上に設けることである。本願の譲渡人に
譲渡された、ケアリー（Carey）他の米国特許第５０７
５９６５号、およびアガルワラ（Agarwala）他の米国特
許第５２５１８０６号および第５１３０７７９号、およ
びエイジ（Eiji）他の特公昭６２−１１７３４６号は、
低融点はんだをチップ上に設ける様々な方法を記載して
いる。
【００１７】米国特許第５０７５９６５号は、不均一な
異方性カラムが、共融合金を形成するのに十分な厚さの
鉛リッチな底面とスズ・リッチな上面とから構成される
方法を開示している。その場合、得られた付着したまま
でリフローしていないカラムをカードの導体上に接合す
る。
【００１８】内部拡散が熱力学的に駆動される傾向を回
避するために、米国特許第５２５１８０６号および第５
１３０７７９号は、バリヤ金属層を挿入することによっ
て低融点成分を高融点成分から分離した構造を開示して
いる。この構造は、はんだ材料の階層を示すが、この構
造では、高融点はんだのカラムがリフローしない。スタ
ック化したはんだはリフローしないので、はんだスタッ
クとボール制限メタラジ（ＢＬＭ）の接着パッドとの間
にメタラジ反応が起こらない。その結果、Ｃ４接合の機
械的完全性が劣化することが分かっている。
【００１９】特公昭６２−１１７３４６号は、低融点は
んだおよび高融点はんだの異方性カラム構造を記載して
いる。この発明の基本的な目的は、本質上、低融点はん
だ接合プロセスの代わりに、はんだ接合の高さを増すこ
とである。上記特許では、高融点金属層をチップに固定
し、次いで基板と低融点金属層を形成する。次いで、２
つの低融点金属層を接合し、それによりチップを基板に
接合する。
【００２０】Ｗ．Ａ．ドーソン（Dawson）他、「Indium
-Lead-Indium Chip Joining」、ＩＢＭテクニカル・デ
ィスクロージャ・ブルテン、Ｖｏｌ．１１、Ｎｏ．１
１、1528頁（1969年４月）は、拡散ボンディング用のイ
ンジウムまたはスズによる鉛の標準的キャッピングを開
示している。基板の表面上にチップが圧潰する問題を緩
和するために、中間温度を使用する。
【００２１】本発明では、完全に低融点成分から構成さ
れるバンプは、高含有率のスズが接着層（ボール制限メ
タラジ、ＢＬＭ）のすべての銅と反応して厚い金属間層
を与えるので、回避すべきフィーチャである。反応した
ＢＬＭの大きい応力が原因で、はんだパッドが剥がれた
り、絶縁亀裂が生じることが分かっている。共融はんだ
バンプはまた、電気移動度が不十分であり、熱疲労寿命
が短い。また、低融点共融はんだには、熱移動によって
ボイドが形成し回路故障を引き起こす問題があることが
周知である。
【００２２】不均一異方性はんだカラムの他の欠点は、
この構造が、電気プローブが低融点キャップに貫入しチ
ップを破壊するので、チップをキャリヤに接合する前に
回路を電気テストするのに不向きなことである。さら
に、また、チップ・バーンインに関して、一般にバーン
インに使用される温度は１２０℃〜１５０℃であり、し
たがって接合操作を開始する前でも、低融点成分および
高融点成分の内部拡散が起こることになるので、周知の
どの多層はんだボールも使用することができない。
【００２３】本発明は、一般に、電子回路パッケージに
関し、さらに詳細には、スズ・キャップ付きはんだＣ４
ボールを有するＩＣチップを本発明に従って設けた有機
積層回路キャリヤに接合することによって直接実装モジ
ュールを作製する新しいはんだ相互接続技術に関する。
【００２４】本発明によれば、有機積層回路カード、ま
たは面実装技術またははんだボール技術によって、パッ
ケージングの次のレベルに対して温度適合性を有するＩ
Ｃチップ接合用のインタポーザを作製する方法が提供さ
れる。
【００２５】本発明はまた、剛性またはフレキシブルな
有機マイクロエレクトロニクス回路カード上にＩＣチッ
プを有機カードの低温加工要件に適合するように、また
一般に高位レベルの相互接続に使用される面実装技術ま
たははんだボール技術に適合するように低い温度で接合
するための信頼できるメタラジ・システムを提供するこ
とに関する。
【００２６】
【発明が解決しようとする課題】本発明の一目的は、新
規のはんだ相互接続方法を使用して直接チップ実装用の
有機積層回路カードを作製する方法を提供することであ
る。
【００２７】本発明の他の目的は、アセンブリの次のレ
ベルに関して面実装技術と適合する、Ｃ４技術によって
上記で加工した有機積層回路カード上に実装されたスズ
・キャップ付きＣ４相互接続ＩＣチップから構成される
直接チップ実装モジュールを製造することである。
【００２８】本発明の他の目的は、剛性またはフレキシ
ブルな有機回路キャリヤ上にＩＣチップを直接実装する
個別チップ接合方法を提供することである。
【００２９】本発明の他の目的は、チップを除去および
交換するフレキシビリティを有する、マザーボードにＩ
Ｃチップを直接実装する個別チップ接合方法を提供する
ことである。
【００３０】本発明の他の目的は、低コストかつ製造が
容易な半導体モジュールを提供することである。
【００３１】本発明の他の目的は、低融点相互接続メタ
ラジをＩＣチップ上に設けることである。
【００３２】本発明の他の目的は、複数の接合サイクル
に耐えられる半導体モジュールを得ることである。
【００３３】本発明の他の目的は、歩留りを高めること
および高い信頼性を有する接合を得ることである。
【００３４】本発明の他の目的は、ウエハ・レベルの電
気テストおよびバーンインに適合するモジュールを得る
ことである。
【００３５】
【課題を解決するための手段】本発明は、新規のはんだ
相互接続方法を使用して回路カードへの直接チップ実装
を行う新規の方法および構造である。
【００３６】具体的には、低融点金属キャップを有する
リフローはんだボールを有するデバイスを直接実装する
ためのキャリヤ・カードを作製する方法において、
（ａ）基板内に少なくとも１つの開口を作製するステッ
プと、（ｂ）前記基板の少なくとも１つの表面上に少な
くとも１つの導電性金属を付着し、前記開口の少なくと
も一部を前記少なくとも１つの導電性金属でライニング
するステップと、（ｃ）前記基板の少なくとも一部に回
路パターンをフォトリソグラフィによって画定するステ
ップと、（ｄ）前記基板の少なくとも一部に前記フォト
リソグラフィによって画定された回路パターンを形成す
るステップと、（ｅ）前記基板の少なくとも一部を少な
くとも１つの絶縁材料で被覆し、前記開口に前記絶縁材
料を充填するステップと、（ｆ）前記絶縁材料の一部を
除去し、前記回路パターンの一部を露出させるステップ
と、（ｇ）少なくとも１つの低融点金属キャップを有す
る前記リフローはんだボールを有するデバイスを、前記
露出した回路パターンに接合し、前記キャップの少なく
とも一部が前記露出した回路パターンの一部に結合する
ようにするステップとを含む方法を与えるものである。
【００３７】したがって、１つの様態では、本発明は、
低融点金属キャップをリフローはんだボールを有するデ
バイスに直接実装するためのデバイス・キャリヤを作製
する方法を含み、この方法は、（ａ）基板に少なくとも
１つの開口を作るステップと、（ｂ）前記基板の少なく
とも一部の表面上に少なくとも１つの導電性金属を付着
し、かつ前記開口の少なくとも一部を前記少なくとも１
つの導電性金属でライニングするステップと、（ｃ）前
記基板の少なくとも一部の表面上にリソグラフィによっ
て回路パターンを画定するステップと、（ｄ）前記基板
の少なくとも一部の表面上に前記リソグラフィによって
画定された回路パターンを形成するステップと、（ｅ）
前記基板の少なくとも一部を少なくとも１つの絶縁材料
で被覆し、かつ前記開口を前記絶縁材料で充填するステ
ップと、（ｆ）前記絶縁材料の一部を除去し、前記回路
パターンの一部を露出させるステップと、（ｇ）前記露
出した回路パターンに、少なくとも１つの低融点金属キ
ャップを有する前記リフローはんだボールを有するデバ
イスを接合して、前記キャップの少なくとも一部を前記
露出した回路パターンの一部に接合させるステップとを
含む。
【００３８】他の様態では、本発明は、デバイス・キャ
リヤと、共融合金を形成する少なくとも１つの低融点材
料のキャップを有する少なくとも１つのはんだボールに
よってそれに電気的に接続されたデバイスとを含む電子
カード構造を含む。
【００３９】新規であると信じられる本発明の特徴、お
よび本発明に特徴的な要素は、添付の特許請求の範囲に
詳細に記載されている。図面は、例示のためのものにす
ぎず、一律の縮尺では描かれていない。さらに、同じ番
号は図面の同じ特徴を表す。しかしながら、本発明自体
は、その編成と操作方法の両方に関して、添付の図面に
関して行う以下の詳細な説明を参照すれば、最もよく理
解できよう。
【００４０】
【発明の実施の形態】本発明は、基本的に、銅など、金
属導線を有する積層有機絶縁物から構成される回路キャ
リヤに関する。キャップを有するリフローはんだボール
を有するデバイスに電気的に接続されるサイトに開口を
つくる。また、接着およびデバイスの封止材の流れを改
善するために、デバイス・キャリヤの表面のアッシング
を行うことができる。また、はんだペーストを積層パネ
ルの背面に塗布し、例えば、面実装技術（ＳＭＴ）を使
用する接続の次のレベルのために赤外加熱を使用してリ
フローする。
【００４１】また、直接チップ実装モジュール（ＤＣＡ
Ｍ）の形成も開示する。これは、チップ上に低融点金属
の被覆を有するはんだボールを、有機ラミネート回路キ
ャリヤ・カード上の対応するフットプリントに位置合せ
することによって行う。次いで、アセンブリを約１５０
℃のバイアス温度に保ち、次いでチップを窒素ガス環境
内で、好ましくは赤外加熱によって２００℃〜２２０℃
の温度にまで加熱する。次いで、アセンブリを冷却し、
チップを、好ましくはその開示を参照により本明細書の
一部とする米国特許第４９９９６９９号（Ｃｈｒｉｓｔ
ｉｅ等）に開示されているような封止材で封止する。
【００４２】本発明の利点は、この方法がパッケージン
グのすべてのレベル、すなわちマザーボードへのチップ
接合をも含む最高レベルのパッケージングに適用できる
ことである。加工は、このステップ、すなわち第１レベ
ルのパッケージングまたは第２レベルのパッケージング
で完了する。モジュールは、現在ＳＭＴによる接合の次
のレベルを実施する準備ができており、あるいは当技術
分野で周知の他の方法も使用できる。
【００４３】本発明は、基本的に、一定量の共融合金を
形成するのに十分なはんだマスだけを有するリフローは
んだマス合金の上に低融点金属が付着されるという予期
しない結果として生まれた。また、共融融解サイクルを
複数回繰り返した後でも、比較的小さいまたはそれ以下
の内部拡散が起こることが分かった。したがって、バリ
ヤを必要とせずに、固体はんだマスの上に所望の量の共
融液体が形成される。回路キャリヤの銅相互接合上に接
合した後でも、接合温度を共融温度にまで上げると、一
定量の共融液体が残る。すなわち、接合界面における液
体形成は、ボード上の他の部品に機械的または熱的に影
響を及ぼすことなくチップを交換する目的で接合したチ
ップを容易に除去できる理想的な状態を提示する。
【００４４】パッケージング基板の高位レベルのいずれ
かに直接低温でチップを実装するための、低融点金属合
金のキャップを有するはんだボールを使用したはんだ相
互接合を開示する。標準的な方法を使用してはんだボー
ルを形成した後、はんだボールの合金成分を均一にし、
また表面をなめらかにするためにそれをリフローする。
スズ、好ましくは純スズの層をはんだボールの上部に付
着する。この構造では、低温リフロー・サイクルを複数
回繰り返した後でも、次の低温接合サイクル時に形成さ
れる共融合金が高融点はんだボールの上部に制限され
る。この方法は、チップをそれに接合するキャリヤまた
は基板をスズめっきする必要がなく、したがって経済的
である。また、構造では、温度を共融温度よりもわずか
に上げると常に銅線との接合のまわりに液体フィレット
が形成されることが分かった。この液体フィレット形成
の結果、界面での応力が低下するので、熱疲労寿命が大
幅に改善される。第２に、チップ交換および現場修理の
ためのチップを除去する簡単な手段が得られる。
【００４５】チップを回路キャリヤ・カードに直接実装
してＤＣＡＭを形成した後、ＤＣＡＭは、面実装技術
（ＳＭＴ）など、アセンブリの次のレベルに接合でき
る。
【００４６】これらの方法、技法およびメタラジ構造で
は、任意の複雑さのデバイスを任意の基板に、またパッ
ケージング階層の任意のレベルに直接実装することがで
きる。したがって、製品がよりコンパクトになるだけで
なくより経済的になる。
【００４７】次に、図１ないし図５（同じ番号は同じま
たは類似の部品を表わす）を参照すると、図１に、ラミ
ネート１０に内部回路形成操作および積層操作を施した
後の、カード２５の断面図が示されている。カード２５
には、穴または開口１２が掘削または穿孔または形成さ
れる。カード２５は、回路カードまたは有機ラミネート
または無機ラミネートまたはフレキシブル・ケーブルか
ら選択できる。回路カード２５は、例えばチップを実装
するための第１の面すなわち上面１４と、例えばＳＭＴ
（面実装技術）を実装するための第２の面すなわち底面
１６とを有する。カード２５の上面１４および底面１６
の上に少なくとも１つの銅２０の層を形成し、好ましく
は電気メッキする。また、この銅２０の付着の結果、開
口１２の内部に銅が形成され、したがってそれぞれ上面
１４と底面１６の間に電気的に連続した経路が形成され
る。銅２０のラミネート１０への接着を促進するため
に、銅２０を付着する前に、上面層１４、底面層１６、
および開口１２の壁面の上に非常に薄い層を付着できる
ことが好ましい。標準的なフォトリソグラフィを使用し
て、所望の回路パターンを銅層２０内に化学的または電
気化学的にエッチングする。回路パターンは、それぞれ
カード２５の上面１４と底面１６の両方の上に形成また
はエッチングする。
【００４８】図２に、上面１４、底面１６、およびビア
・ホール１２を少なくとも１つの絶縁材料２２の層で被
覆した後の、図１のカード２５の回路の断面図を示す。
絶縁材料２２は、感光性材料が好ましい。絶縁材料２２
は、カード２５のすべての露出面上にスクリーン印刷さ
れる。
【００４９】図２のこのスクリーン印刷済み回路カード
２５を次いで８０℃で事前焼成する。まず、第１の面１
４を事前焼成し、次いで第２の面１６を事前焼成する。
この事前焼成により穴１２が絶縁材料２２で閉じられ
る。絶縁材料２２は、穴１２用の閉塞材の役目をするだ
けでなく、後で詳細に考察する開口２４および２６内へ
のはんだの横流れを防止するダムの役目をする。
【００５０】次に、開口２４および２６を絶縁材料２２
中に形成する。基本的に、適切なフォト・マスクをカー
ド２５の両面上で位置合せさせ、露光し、例えば炭酸ナ
トリウム溶液などの現像液を使用して現像し、それによ
ってカード２５の前面側または上面側にＩＣチップ３０
のＣ４はんだボール３８用の開口２４、およびカード２
５の背面側または底面側にＳＭＴ接続用の開口２６を生
成する。基本的に、開口２４は、図４および図６に示さ
れるチップ３０が回路カード２５に接続されるように作
られる。一方、開口２６は、この回路カード２５をボー
ドまたはその他の電子デバイス（図示せず）に固定する
のに使用できる。
【００５１】次に、事前焼成した回路カード２５を１５
０℃で硬化させる。この硬化プロセでは、図４により明
確に示されるように、開口２４および２６が拡大され、
ＩＣチップからカード２５へのはんだボールの実装、お
よびＳＭＴパッド３６の実装が容易になる。次に、回路
カード２５の上面１４を圧力１３０ｍＴで約３０分間酸
素アッシングさせる。この酸素アッシングによりカード
２５の表面が粗くなる。この表面粗さにより、後工程で
使用するチップ封止材の流動性が改善される。
【００５２】また、開口２４内の銅２０の表面を保護す
るために、容易に酸化可能な有機材料の薄い層を上面１
４の上に被覆することもできる。
【００５３】次に、はんだペースト、好ましくは共融Ｐ
ｂ−Ｓｎはんだペーストを第２の面１６の上に塗布し
て、ＳＭＴコンタクト開口２６を満たし、はんだパッド
３６を形成する。次いでこれを約２００℃の温度で赤外
加熱してはんだ３６をリフローさせて、はんだボールの
外形を得る。
【００５４】図３に、少なくとも１つの共融はんだ被覆
３６をＳＭＴパッド用に形成した後の、回路カード２５
を示す。
【００５５】回路カード２５がすでに片面（図示せず）
にＳＭＴ部品を有している場合、共融はんだペーストを
スクリーン印刷するがリフローさせないことが好まし
い。
【００５６】図４は、低融点金属キャップ付きはんだボ
ールを有するＩＣチップ３０が、単一のステップで回路
カード２５に直接接合された直接チップ実装モジュール
（ＤＣＡＭ）５０を示す本発明の構造の断面図を示す。
一方、図６は、図４のＡ−Ａの拡大断面図である。低融
点金属キャップを有するはんだボール３８を有するＩＣ
チップ３０を、ウエハ可溶性または非清浄はんだフラッ
クス（図示せず）を使用して、回路カード２５の第１の
面１４の上に位置合せする。
【００５７】次いで、このアセンブリを好ましくはベル
ト型炉でリフローさせる。ＤＣＡＭ５０が約１５５℃以
上で約３分ないし５分間経過した場合、および約１９０
℃〜約２３０℃の最大温度で約１５秒ないし約７５秒経
過した場合の温度プロフィルが得られるように、ベルト
速度およびゾーン温度を調整することが好ましい。より
低い最大温度を得るには、最大温度でより多くの時間を
かける必要があることに留意されたい。
【００５８】加熱サイクル中、はんだボール３８上の低
融点金属キャップ４１は、はんだボール３８と合金化
し、１３８℃で融解する共融成分を形成する。共融液体
の体積は、露出した銅２０を包囲するのに十分であり、
この共融液体の表面張力により、回路カード２５上の露
出した銅２０にチップ３０が自己位置合せされる。リフ
ロー温度サイクルでは、保護層、およびもしあればフラ
ックスも蒸発し、したがって追加の清浄化は不要であ
る。
【００５９】チップ３０と回路カード２５の間の電気接
続を保護するために、チップ３０の下および上に適切な
封止材を設け、硬化させることができる。使用できる適
切な封止材のいくつかは、本特許願の譲渡人に譲渡され
た、その開示を参照により本明細書の一部とする米国特
許第４９９９６９９号（クリスティー（Christie）他）
に開示されている。酸素アッシング・ステップでは、チ
ップ３０の下の封止材の流れがかなり改善されることが
分かっている。この封止材（図示せず）は、主としてチ
ップ３０とカード２５の間に形成される電気接続を保護
する。
【００６０】図５は、はんだボール３８上の低融点金属
のキャップ４１を有するＩＣチップ３０を回路カード２
５に接合する前の拡大断面図である。はんだボール３８
は、ＢＬＭ４８に固定される。内部金属配線３２は、Ｉ
Ｃチップ３０からキャップ４１までの電気接続を行う。
低融点金属キャップ４１は、ビスマス、インジウム、ス
ズまたはそれらの合金からなるグループから選択するこ
とが好ましい。はんだボール３８は、高融点はんだ、低
融点はんだまたはＣ４からなるグループから選択する。
また、一方、はんだボール３８用の材料は、Ｐｂ、Ｂ
ｉ、Ｉｎ、Ｓｎ、Ａｇ、Ａｕまたはそれらの合金からな
るグループから選択する。選択されるキャップ４１用の
好ましい材料は、共融合金を形成するようなものである
必要があることに留意されたい。
【００６１】図６は、はんだボール３８上の低融点金属
のキャップ４１を有するＩＣチップ３０を回路カード２
５に固定した後の、図４のＡ−Ａの拡大断面図である。
キャップ４１は、それをリフローした場合に共融合金４
３を形成し、はんだボール３８を銅配線２０に接合す
る。
【００６２】絶縁物材料の層３４は、チップ３０の表面
を保護することが好ましい。はんだボール３８は、高融
点はんだボール、例えば、約９７％の鉛と約３％のスズ
を有するなどのはんだボールであり、それをボール制限
メタラジ４８の上に形成することが好ましい。はんだボ
ール３８は、はんだ付着の蒸着方法かまたは電気めっき
方法によって形成することができる。本発明の発明ステ
ップをはんだボール３８に適用する前に、ウエハ・テス
トなど、半導体のすべての加工ステップが終了し、はん
だがリフローして球形に戻っていることが好ましい。
【００６３】ＩＣチップ３０は、複数のデバイス（図示
せず）が従来の方法によって形成され、かつ１つまたは
複数の層内でＩＣチップ内部配線によって相互接続され
た半導体ウエハであることは明白である。
【００６４】また、接続プロセスの前、中および後のモ
ジュール２５または５０の加熱は、少なくとも１つの集
束赤外線ランプ（図面には図示せず）を使用して行うこ
とができることに留意されたい。
【００６５】当業者には、回路キャリヤ基板２５は、片
面または（図示のように）両面に１つまたは複数の層の
内部配線（図示せず）または配線チャネルを備えて、剛
性またはフレキシブルな形態で、セラミックまたは有機
材料で作製できることが明らかであろう。
【００６６】
【実施例】以下の例は、本発明を詳細に例示するもので
あり、本発明の範囲をいかなる形でも限定するものでは
ない。
【００６７】実施例１ 有機回路キャリヤ・カード２５を本発明のプロセスごと
にＩＣチップ３０を受容するように加工した。カード２
５の前面側または上面側をＣ４はんだ相互接続を介して
チップ３０を実装するように準備し、カードの底面側ま
たは背面側をＳＭＴを使用して高位レベル・パッケージ
ングに接合できるように準備した。穴２４の直径は、銅
パッドまたはランド２０の幅よりも約０．１ｍｍ（４ミ
ル）長いことが好ましく、それによって共融合金４３が
銅パッド２０のすべての面上を流れ、機械的硬さが得ら
れる。
【００６８】実施例２ 本発明の他の実施形態では、プリント回路と、本発明の
「従来の技術」の項に列挙した各種の方法のいずれかに
よって実装した０個、１個または複数個のＩＣチップお
よびデバイスを含むマザーボードを使用した。マザーボ
ード内のプリント回路の銅配線内の開口は、ボードの製
造時に作製した。スズキャップ４１を有するＣ４はんだ
ボール３８を有するＩＣチップ３０を銅パッド２０に位
置合せし、上述のように従来の個々の赤外加熱を使用し
てカード２５上に接合した。
【００６９】以上、本発明について特定の好ましい実施
形態と関連して詳細に説明したが、上記の説明に照らせ
ば、多くの改変、修正および変更が可能であることを当
業者なら理解するであろうことは明白である。したがっ
て、添付の特許請求の範囲は、本発明の真の範囲および
精神に含まれるそのようなあらゆる改変、修正および変
更を含むものとする。
【００７０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００７１】（１）低融点金属キャップを有するリフロ
ーはんだボールを有するデバイスを直接実装するための
キャリヤ・カードを作製する方法において、（ａ）基板
内に少なくとも１つの開口を作製するステップと、
（ｂ）前記基板の少なくとも１つの表面上に少なくとも
１つの導電性金属を付着し、前記開口の少なくとも一部
を前記少なくとも１つの導電性金属でライニングするス
テップと、（ｃ）前記基板の少なくとも一部に回路パタ
ーンをフォトリソグラフィによって画定するステップ
と、（ｄ）前記基板の少なくとも一部に前記フォトリソ
グラフィによって画定された回路パターンを形成するス
テップと、（ｅ）前記基板の少なくとも一部を少なくと
も１つの絶縁材料で被覆し、前記開口に前記絶縁材料を
充填するステップと、（ｆ）前記絶縁材料の一部を除去
し、前記回路パターンの一部を露出させるステップと、
（ｇ）少なくとも１つの低融点金属キャップを有する前
記リフローはんだボールを有するデバイスを、前記露出
した回路パターンに接合し、前記キャップの少なくとも
一部が前記露出した回路パターンの一部に結合するよう
にするステップとを含む方法。 （２）ステップ（ｆ）の後の前記絶縁材料の表面の一部
を任意のデバイス実装の前に粗面化することを特徴とす
る、上記（１）に記載の方法。 （３）前記表面を酸素プラズマを使用して粗面化するこ
とを特徴とする、上記（２）に記載の方法。 （４）前記基板の一部をスクリーン印刷し、共融はんだ
を使用してリフローし、かつ前記共融はんだにより面実
装部品への電気接続を実現することを特徴とする、上記
（１）に記載の方法。 （５）前記デバイス・キャリヤが、剛性有機積層カー
ド、フレキシブル有機積層カード、剛性無機積層カー
ド、フレキシブル無機積層カードまたはセラミック基板
からなるグループから選択されることを特徴とする、上
記（１）に記載の方法。 （６）前記デバイス・キャリヤが、インタポーザ、第１
のレベルのパッケージ、第２のレベルのパッケージ、ま
たはマザー・ボードからなるグループから選択されるこ
とを特徴とする、上記（１）に記載の方法。 （７）前記面実装部品への前記接続用のはんだを、スク
リーン印刷技法、はんだ注入技法、電気めっきまたは化
学めっきからなるグループから選択した方法を使用して
付着することを特徴とする、上記（４）に記載の方法。 （８）前記リフローはんだボールが、高融点はんだ、低
融点はんだまたはＣ４からなるグループから選択される
ことを特徴とする、上記（１）に記載の方法。 （９）前記デバイスが、有機基板、多層有機基板、セラ
ミック基板、多層セラミック基板または集積回路チップ
からなるグループから選択されることを特徴とする、上
記（１）に記載の方法。 （１０）前記リフローはんだボールが前記デバイスの導
電性フィーチャの上にあることを特徴とする、上記
（１）に記載の方法。 （１１）前記導電性フィーチャ用の材料が、Ａｕ、Ｃ
ｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔｉｗ、整相したＣｒと
Ｃｕ、およびそれらの合金からなるグループから選択さ
れることを特徴とする、上記（１０）に記載の方法。 （１２）前記導電性フィーチャが少なくとも１つの内部
導電性フィーチャと電気的に接触することを特徴とす
る、上記（１０）に記載の方法。 （１３）前記リフローはんだボールが、鉛とスズの合金
から構成され、かつ前記合金が約２パーセントから約１
０パーセントのスズを含むことを特徴とする、上記
（１）に記載の方法。 （１４）前記リフローはんだボールが、鉛とスズの合金
から構成され、かつ前記合金が約９８パーセントから約
７０パーセントの鉛を含むことを特徴とする、上記
（１）に記載の方法。 （１５）蒸着、電気めっき、またははんだ注入方法から
なるグループから選択した方法を使用して、前記リフロ
ーはんだボールを前記デバイス上に配置することを特徴
とする、上記（１）に記載の方法。 （１６）高周波蒸着、電子ビーム蒸着、電気めっき、化
学めっき、または注入方法からなるグループから選択し
た方法によって、前記低融点金属の少なくとも１つの層
を前記リフローはんだボール上に付着することを特徴と
する、上記（１）に記載の方法。 （１７）前記低融点金属キャップ用の前記低融点金属
が、ビスマス、インジウム、スズまたはそれらの合金か
らなるグループから選択されることを特徴とする、上記
（１）に記載の方法。 （１８）前記キャップ付きはんだボールの少なくとも一
部が前記デバイス・キャリヤ上の導電性フィーチャに固
定されることを特徴とする、上記（１）に記載の方法。 （１９）前記導電性フィーチャ用の材料が、Ａｕ、Ｃ
ｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉｗ、整
相したＣｒとＣｕ、およびそれらの合金からなるグルー
プから選択されることを特徴とする、上記（１８）に記
載の方法。 （２０）前記デバイス・キャリヤが、有機回路キャリヤ
またはセラミック回路キャリヤからなるグループから選
択されることを特徴とする、上記（１８）に記載の方
法。 （２１）前記有機回路キャリヤが、剛性有機回路キャリ
ヤまたはフレキシブル有機回路キャリヤからなるグルー
プから選択されることを特徴とする、上記（２０）に記
載の方法。 （２２）前記剛性有機回路キャリヤ用の材料が、エポキ
シ類からなるグループから選択されることを特徴とす
る、上記（２１）に記載の方法。 （２３）前記低融点金属キャップが、前記はんだボール
の露出面の約１０パーセント〜約９０パーセントをキャ
ッピングすること、好ましくは、前記はんだボールの露
出面の約２０パーセント〜約８０パーセントをキャッピ
ングすること、さらに好ましくは、前記はんだボールの
露出面の約３０パーセント〜約５０パーセントをキャッ
ピングすることを特徴とする、上記（１）に記載の方
法。 （２４）前記低融点金属キャップが前記はんだボールを
完全に密閉することを特徴とする、上記（１）に記載の
方法。 （２５）前記デバイスが、ＩＣチップ、コンデンサ、抵
抗、回路キャリヤ・カード、電源または増幅デバイスか
らなるグループから選択されることを特徴とする、上記
（１）に記載の方法。 （２６）前記低融点金属キャップの厚さが、前記はんだ
ボールの体積の約５パーセント〜約４０パーセントの共
融体積、好ましくは前記はんだボールの体積の約１０パ
ーセント〜約３０パーセントの共融体積を提供するよう
に選択されることを特徴とする、上記（１）に記載の方
法。 （２７）前記低融点金属キャップの平均厚さが約１５マ
イクロメートル〜約５０マイクロメートルであることを
特徴とする、上記（１）に記載の方法。 （２８）前記リフローはんだボールが、Ｐｂ、Ｂｉ、Ｉ
ｎ、Ｓｎ、Ａｇ、Ａｕ、またはそれらの合金からなるグ
ループから選択されることを特徴とする、上記（１）に
記載の方法。 （２９）最大リフロー温度が約１８３℃〜約２３０℃で
あることを特徴とする、上記（１）に記載の方法。 （３０）前記リフローのステップを約１５０℃以上で約
２分間〜約５分間行うことを特徴とする、上記（１）に
記載の方法。 （３１）最大温度の時間が約１５秒〜約７５秒であるこ
とを特徴とする、上記（１）に記載の方法。 （３２）前記リフロー・ステップを、乾燥窒素、フォー
ミング・ガスまたは水素からなるグループから選択した
環境内で実施することを特徴とする、上記（１）に記載
の方法。 （３３）前記加熱が少なくとも１つの集束赤外線ランプ
によって行われることを特徴とする、上記（１）に記載
の方法。 （３４）デバイスを接合するステップが、（ａ）デバイ
スのはんだボールをデバイス・キャリヤの絶縁材料内の
対応する開口と位置合せするステップと、（ｂ）はんだ
フラックスによって生じる表面張力によってチップを適
所に保持するステップと、（ｃ）はんだをリフローして
チップをデバイス・キャリヤに結合するステップと、
（ｄ）チップを少なくとも１つのエポキシで被覆するス
テップとを含むことを特徴とする、上記（１）に記載の
方法。
【図面の簡単な説明】
【図１】積層操作、および両面の回路形成が完了した後
の従来の基板の断面図である。
【図２】上面、底面、およびビア・ホールを感光性絶縁
材料の少なくとも１つの層で被覆した後の、絶縁材料内
の開口をフォトフィソグラフィによって画定した図１の
回路カードの断面図である。
【図３】ＳＭＴパッドについて少なくとも１つの共融は
んだ被覆を形成した後の回路カードの図である。
【図４】低融点金属キャップ付きはんだボールを有する
ＩＣチップが単一のステップで回路カードに直接接合さ
れた直接チップ実装モジュールを示す本発明の構造の断
面図である。
【図５】はんだボール上の低融点金属のキャップを有す
るＩＣチップを回路カードに接合する前の拡大断面図で
ある。
【図６】はんだボール上の低融点金属のキャップを有す
るＩＣチップを回路カードに固定した後の、図４のＡ−
Ａの拡大断面図である。
【符号の説明】
１０ ラミネート １２ 開口 １４ 上面 １６ 底面 ２０ 銅 ２２ 絶縁材料 ２４ 開口 ２５ 回路カード ２６ 開口 ３０ ＩＣチップ ３２ 内部金属配線 ３４ 絶縁物 ３６ パッド ３８ はんだボール ４１ 低融点金属キャップ ４３ 共融合金 ４８ ボール制限メタラジ（ＢＬＭ） ５０ 直接チップ実装モジュール（ＤＣＡＭ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケニス・マイケル・ファロン アメリカ合衆国13850 ニューヨーク州ヴ ェスタルサード・アベニュー 344 (72)発明者 ジーン・ジョーゼフ・ガウデンズィ アメリカ合衆国10578 ニューヨーク州パ ーディスオーク・リッジ・ロード 38

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】低融点金属キャップを有するリフローはん
    だボールを有するデバイスを直接実装するためのキャリ
    ヤ・カードを作製する方法において、（ａ）基板内に少
    なくとも１つの開口を作製するステップと、（ｂ）前記
    基板の少なくとも１つの表面上に少なくとも１つの導電
    性金属を付着し、前記開口の少なくとも一部を前記少な
    くとも１つの導電性金属でライニングするステップと、
    （ｃ）前記基板の少なくとも一部に回路パターンをフォ
    トリソグラフィによって画定するステップと、（ｄ）前
    記基板の少なくとも一部に前記フォトリソグラフィによ
    って画定された回路パターンを形成するステップと、
    （ｅ）前記基板の少なくとも一部を少なくとも１つの絶
    縁材料で被覆し、前記開口に前記絶縁材料を充填するス
    テップと、（ｆ）前記絶縁材料の一部を除去し、前記回
    路パターンの一部を露出させるステップと、（ｇ）少な
    くとも１つの低融点金属キャップを有する前記リフロー
    はんだボールを有するデバイスを、前記露出した回路パ
    ターンに接合し、前記キャップの少なくとも一部が前記
    露出した回路パターンの一部に結合するようにするステ
    ップとを含む方法。
  2. 【請求項２】ステップ（ｆ）の後の前記絶縁材料の表面
    の一部を任意のデバイス実装の前に粗面化することを特
    徴とする、請求項１に記載の方法。
  3. 【請求項３】前記表面を酸素プラズマを使用して粗面化
    することを特徴とする、請求項２に記載の方法。
  4. 【請求項４】前記基板の一部をスクリーン印刷し、共融
    はんだを使用してリフローし、かつ前記共融はんだによ
    り面実装部品への電気接続を実現することを特徴とす
    る、請求項１に記載の方法。
  5. 【請求項５】前記デバイス・キャリヤが、剛性有機積層
    カード、フレキシブル有機積層カード、剛性無機積層カ
    ード、フレキシブル無機積層カードまたはセラミック基
    板からなるグループから選択されることを特徴とする、
    請求項１に記載の方法。
  6. 【請求項６】前記デバイス・キャリヤが、インタポー
    ザ、第１のレベルのパッケージ、第２のレベルのパッケ
    ージ、またはマザー・ボードからなるグループから選択
    されることを特徴とする、請求項１に記載の方法。
  7. 【請求項７】前記面実装部品への前記接続用のはんだ
    を、スクリーン印刷技法、はんだ注入技法、電気めっき
    または化学めっきからなるグループから選択した方法を
    使用して付着することを特徴とする、請求項４に記載の
    方法。
  8. 【請求項８】前記リフローはんだボールが、高融点はん
    だ、低融点はんだまたはＣ４からなるグループから選択
    されることを特徴とする、請求項１に記載の方法。
  9. 【請求項９】前記デバイスが、有機基板、多層有機基
    板、セラミック基板、多層セラミック基板または集積回
    路チップからなるグループから選択されることを特徴と
    する、請求項１に記載の方法。
  10. 【請求項１０】前記リフローはんだボールが前記デバイ
    スの導電性フィーチャの上にあることを特徴とする、請
    求項１に記載の方法。
  11. 【請求項１１】前記導電性フィーチャ用の材料が、Ａ
    ｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔｉｗ、整相した
    ＣｒとＣｕ、およびそれらの合金からなるグループから
    選択されることを特徴とする、請求項１０に記載の方
    法。
  12. 【請求項１２】前記導電性フィーチャが少なくとも１つ
    の内部導電性フィーチャと電気的に接触することを特徴
    とする、請求項１０に記載の方法。
  13. 【請求項１３】前記リフローはんだボールが、鉛とスズ
    の合金から構成され、かつ前記合金が約２パーセントか
    ら約１０パーセントのスズを含むことを特徴とする、請
    求項１に記載の方法。
  14. 【請求項１４】前記リフローはんだボールが、鉛とスズ
    の合金から構成され、かつ前記合金が約９８パーセント
    から約７０パーセントの鉛を含むことを特徴とする、請
    求項１に記載の方法。
  15. 【請求項１５】蒸着、電気めっき、またははんだ注入方
    法からなるグループから選択した方法を使用して、前記
    リフローはんだボールを前記デバイス上に配置すること
    を特徴とする、請求項１に記載の方法。
  16. 【請求項１６】高周波蒸着、電子ビーム蒸着、電気めっ
    き、化学めっき、または注入方法からなるグループから
    選択した方法によって、前記低融点金属の少なくとも１
    つの層を前記リフローはんだボール上に付着することを
    特徴とする、請求項１に記載の方法。
  17. 【請求項１７】前記低融点金属キャップ用の前記低融点
    金属が、ビスマス、インジウム、スズまたはそれらの合
    金からなるグループから選択されることを特徴とする、
    請求項１に記載の方法。
  18. 【請求項１８】前記キャップ付きはんだボールの少なく
    とも一部が前記デバイス・キャリヤ上の導電性フィーチ
    ャに固定されることを特徴とする、請求項１に記載の方
    法。
  19. 【請求項１９】前記導電性フィーチャ用の材料が、Ａ
    ｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉ
    ｗ、整相したＣｒとＣｕ、およびそれらの合金からなる
    グループから選択されることを特徴とする、請求項１８
    に記載の方法。
  20. 【請求項２０】前記デバイス・キャリヤが、有機回路キ
    ャリヤまたはセラミック回路キャリヤからなるグループ
    から選択されることを特徴とする、請求項１８に記載の
    方法。
  21. 【請求項２１】前記有機回路キャリヤが、剛性有機回路
    キャリヤまたはフレキシブル有機回路キャリヤからなる
    グループから選択されることを特徴とする、請求項２０
    に記載の方法。
  22. 【請求項２２】前記剛性有機回路キャリヤ用の材料が、
    エポキシ類からなるグループから選択されることを特徴
    とする、請求項２１に記載の方法。
  23. 【請求項２３】前記低融点金属キャップが、前記はんだ
    ボールの露出面の約１０パーセント〜約９０パーセント
    をキャッピングすること、好ましくは、前記はんだボー
    ルの露出面の約２０パーセント〜約８０パーセントをキ
    ャッピングすること、さらに好ましくは、前記はんだボ
    ールの露出面の約３０パーセント〜約５０パーセントを
    キャッピングすることを特徴とする、請求項１に記載の
    方法。
  24. 【請求項２４】前記低融点金属キャップが前記はんだボ
    ールを完全に密閉することを特徴とする、請求項１に記
    載の方法。
  25. 【請求項２５】前記デバイスが、ＩＣチップ、コンデン
    サ、抵抗、回路キャリヤ・カード、電源または増幅デバ
    イスからなるグループから選択されることを特徴とす
    る、請求項１に記載の方法。
  26. 【請求項２６】前記低融点金属キャップの厚さが、前記
    はんだボールの体積の約５パーセント〜約４０パーセン
    トの共融体積、好ましくは前記はんだボールの体積の約
    １０パーセント〜約３０パーセントの共融体積を提供す
    るように選択されることを特徴とする、請求項１に記載
    の方法。
  27. 【請求項２７】前記低融点金属キャップの平均厚さが約
    １５マイクロメートル〜約５０マイクロメートルである
    ことを特徴とする、請求項１に記載の方法。
  28. 【請求項２８】前記リフローはんだボールが、Ｐｂ、Ｂ
    ｉ、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、またはそれらの合金から
    なるグループから選択されることを特徴とする、請求項
    １に記載の方法。
  29. 【請求項２９】最大リフロー温度が約１８３℃〜約２３
    ０℃であることを特徴とする、請求項１に記載の方法。
  30. 【請求項３０】前記リフローのステップを約１５０℃以
    上で約２分間〜約５分間行うことを特徴とする、請求項
    １に記載の方法。
  31. 【請求項３１】最大温度の時間が約１５秒〜約７５秒で
    あることを特徴とする、請求項１に記載の方法。
  32. 【請求項３２】前記リフロー・ステップを、乾燥窒素、
    フォーミング・ガスまたは水素からなるグループから選
    択した環境内で実施することを特徴とする、請求項１に
    記載の方法。
  33. 【請求項３３】前記加熱が少なくとも１つの集束赤外線
    ランプによって行われることを特徴とする、請求項１に
    記載の方法。
  34. 【請求項３４】デバイスを接合するステップが、（ａ）
    デバイスのはんだボールをデバイス・キャリヤの絶縁材
    料内の対応する開口と位置合せするステップと、（ｂ）
    はんだフラックスによって生じる表面張力によってチッ
    プを適所に保持するステップと、（ｃ）はんだをリフロ
    ーしてチップをデバイス・キャリヤに結合するステップ
    と、（ｄ）チップを少なくとも１つのエポキシで被覆す
    るステップとを含むことを特徴とする、請求項１に記載
    の方法。
JP14469896A 1995-06-07 1996-06-06 デバイスをデバイス・キャリヤ上に直接実装する方法 Expired - Fee Related JP3320979B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/476,466 US5634268A (en) 1995-06-07 1995-06-07 Method for making direct chip attach circuit card
US476466 1995-06-07

Publications (2)

Publication Number Publication Date
JPH098451A true JPH098451A (ja) 1997-01-10
JP3320979B2 JP3320979B2 (ja) 2002-09-03

Family

ID=23891962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14469896A Expired - Fee Related JP3320979B2 (ja) 1995-06-07 1996-06-06 デバイスをデバイス・キャリヤ上に直接実装する方法

Country Status (2)

Country Link
US (1) US5634268A (ja)
JP (1) JP3320979B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005097396A1 (ja) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. 接合方法及びその装置
JP2006156996A (ja) * 2004-11-04 2006-06-15 Ngk Spark Plug Co Ltd 半導体部品付き配線基板
JP2008085308A (ja) * 2006-08-30 2008-04-10 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP2015153997A (ja) * 2014-02-18 2015-08-24 富士通株式会社 電子部品、電子部品の製造方法及び電子装置の製造方法
JPWO2016043092A1 (ja) * 2014-09-19 2017-07-06 ソニー株式会社 実装基板およびその製造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
EP0791960A3 (en) * 1996-02-23 1998-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US5884397A (en) * 1996-08-06 1999-03-23 International Business Machines Corporation Method for fabricating chip carriers and printed circuit boards
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
JP3466394B2 (ja) 1996-10-31 2003-11-10 太陽誘電株式会社 チップ部品及びその製造方法
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6050481A (en) * 1997-06-25 2000-04-18 International Business Machines Corporation Method of making a high melting point solder ball coated with a low melting point solder
US6059172A (en) * 1997-06-25 2000-05-09 International Business Machines Corporation Method for establishing electrical communication between a first object having a solder ball and a second object
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6025649A (en) 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6051273A (en) * 1997-11-18 2000-04-18 International Business Machines Corporation Method for forming features upon a substrate
US5922496A (en) * 1997-11-18 1999-07-13 International Business Machines Corporation Selective deposition mask and method for making the same
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6056831A (en) 1998-07-10 2000-05-02 International Business Machines Corporation Process for chemically and mechanically enhancing solder surface properties
US6250540B1 (en) 1999-04-30 2001-06-26 International Business Machines Corporation Fluxless joining process for enriched solders
US6607613B2 (en) 1998-07-10 2003-08-19 International Business Machines Corporation Solder ball with chemically and mechanically enhanced surface properties
US6424733B2 (en) * 1998-07-20 2002-07-23 Micron Technology, Inc. Method and apparatus for inspecting wafers
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
JP2000349198A (ja) * 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
US6333209B1 (en) 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6559388B1 (en) 1999-06-08 2003-05-06 International Business Machines Corporation Strain relief for substrates having a low coefficient of thermal expansion
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
JP4454814B2 (ja) * 2000-08-29 2010-04-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置及びその製造方法
EP1332654B1 (en) * 2000-11-10 2005-01-12 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6816385B1 (en) 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
TW546792B (en) * 2001-12-14 2003-08-11 Advanced Semiconductor Eng Manufacturing method of multi-chip stack and its package
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US8390126B2 (en) * 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
EP1739739A4 (en) * 2004-03-26 2010-02-24 Fujikura Ltd TRAVERSATION WIRING PLATE AND METHOD OF PRODUCING THE SAME
TW200603698A (en) 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US20080160751A1 (en) * 2006-12-28 2008-07-03 Mengzhi Pang Microelectronic die including solder caps on bumping sites thereof and method of making same
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US8671560B2 (en) 2010-03-30 2014-03-18 Research Triangle Institute In system reflow of low temperature eutectic bond balls
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
JP6221499B2 (ja) * 2013-08-19 2017-11-01 富士通株式会社 電子装置及び電子装置の製造方法
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
KR102257253B1 (ko) 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
GB2258209A (en) * 1991-07-30 1993-02-03 Sipa Spa Plastic bottle for containing either carbonated or non-carbonated beverages
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005097396A1 (ja) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. 接合方法及びその装置
US7659148B2 (en) 2004-04-08 2010-02-09 Panasonic Corporation Bonding method and apparatus
JP2006156996A (ja) * 2004-11-04 2006-06-15 Ngk Spark Plug Co Ltd 半導体部品付き配線基板
JP4667208B2 (ja) * 2004-11-04 2011-04-06 日本特殊陶業株式会社 半導体部品付き配線基板
JP2008085308A (ja) * 2006-08-30 2008-04-10 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP2015153997A (ja) * 2014-02-18 2015-08-24 富士通株式会社 電子部品、電子部品の製造方法及び電子装置の製造方法
JPWO2016043092A1 (ja) * 2014-09-19 2017-07-06 ソニー株式会社 実装基板およびその製造方法

Also Published As

Publication number Publication date
JP3320979B2 (ja) 2002-09-03
US5634268A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
US5729896A (en) Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6344234B1 (en) Method for forming reflowed solder ball with low melting point metal cap
US6336262B1 (en) Process of forming a capacitor with multi-level interconnection technology
US6319751B1 (en) Bumpless flip chip assembly with solder via
US8378471B2 (en) Semiconductor chip bump connection apparatus and method
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6594891B1 (en) Process for forming multi-layer electronic structures
US6994243B2 (en) Low temperature solder chip attach structure and process to produce a high temperature interconnection
US6475833B2 (en) Bumpless flip chip assembly with strips and via-fill
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US6596620B2 (en) BGA substrate via structure
US5631447A (en) Uses of uniaxially electrically conductive articles
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
US5808853A (en) Capacitor with multi-level interconnection technology
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees