JP2000349198A - チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 - Google Patents

チップサイズパッケージ用インターポーザ及びその製造方法と中間部材

Info

Publication number
JP2000349198A
JP2000349198A JP11224221A JP22422199A JP2000349198A JP 2000349198 A JP2000349198 A JP 2000349198A JP 11224221 A JP11224221 A JP 11224221A JP 22422199 A JP22422199 A JP 22422199A JP 2000349198 A JP2000349198 A JP 2000349198A
Authority
JP
Japan
Prior art keywords
insulating layer
chip
interposer
cathode substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11224221A
Other languages
English (en)
Inventor
Kazunori So
和範 宗
Kazuo Ouchi
一男 大内
Satoshi Tanigawa
聡 谷川
Hirofumi Fujii
弘文 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP11224221A priority Critical patent/JP2000349198A/ja
Priority to TW089106178A priority patent/TWI224487B/zh
Priority to US09/541,898 priority patent/US6379159B1/en
Publication of JP2000349198A publication Critical patent/JP2000349198A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 絶縁性基板の基板面を基準としたときの接点
の高さのばらつきをより小さく改善し得るＣＳＰ用イン
ターポーザの製造方法、およびそれによって得られる好
ましいＣＳＰ用インターポーザとその中間部材を提供す
ること。 【解決手段】 陰極用基板１上に第一の絶縁層２を形成
し、該絶縁層２の接点形成位置に開口３を形成し、該開
口の内部底面に前記基板１の表面を露出させ、陰極用基
板１を陰極とする電気めっきによって開口３内に金属を
充填し導通路４とし、絶縁層２上に、導通路４に接触す
る回路パターン５を形成し、陰極用基板の一部または全
部を除去し、導通路４の端面４ａを露出させて、該端面
４ａを接点とする。これによって、接点高さのばらつき
が小さくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に実装する際に、電気的な接続のためにそれらの間
に介在させるチップサイズパッケージ用インターポーザ
の技術分野に属する。
【０００２】
【従来の技術】ＩＣなどの半導体素子は、通常、ウエハ
上に多数形成された後、個々のチップに分断され、種々
の回路基板に接続されて用いられる。ＩＣのさらなる大
規模な集積化によって、１つのチップ上に形成される電
極数は増大し、電極の形状や配置パターンは、より微細
で狭ピッチなものとなっている。また実装技術の面で
は、チップと回路基板との接続に、ワイヤーで橋渡しす
る方法を用いず、チップの電極位置に回路基板の導体部
分を対応させて両者を接続する方法（例えば、フリップ
チップボンディング）が用いられるようになっている。
また、パッケージングにおいては小型化が求められてお
り、チップを裸のまま基板に実装して用いるベアチップ
実装が行われるようになっている。
【０００３】近年、このような要求に応じて、チップを
そのサイズのまま回路基板に実装し、従来のパッケージ
よりもはるかに占有面積の小さいパッケージとした、所
謂チップサイズパッケージ（ＣＳＰ）が提供されてい
る。ＣＳＰでは、図７（ａ）に示すように、チップ３０
と外部の回路基板４０との接続に、インターポーザと通
称される接点付きフレキシブル回路基板２０を間に介在
させ、チップサイズの実装を達成している。回路基板
は、チップと共に封止されるパッケージ用回路基板や、
他の素子が多数実装される一般的な回路基板など様々で
ある。
【０００４】図７（ａ）に示すように、ＣＳＰ用インタ
ーポーザ２０は、チップと同程度かまたはそれよりも僅
かに大きめに形成された絶縁性基板２１（実際には積層
構造となっている）の内部に回路パターン２２を有する
ものである。絶縁性基板２１のチップ３０側の面には接
点２３が設けられており、これはチップの電極パッド
（図示せず）に個々に対応する位置にある。また、絶縁
性基板２１の回路基板側の面には接点２４が設けられて
おり、これは回路基板の回路上のパッド部に対応する位
置にある。これら接点２３、２４の態様は、バンプ状の
態様や、基板面と同一面のフラットな態様など様々であ
る。これら多数の接点２３、２４は、個々に内部の回路
パターン２２に導通しており、これによって、チップの
個々の電極は、インターポーザの接点２３、回路パター
ン２２、接点２４を経て、回路基板４０の回路４１と接
続される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
インターポーザに形成される接点は、図７（ｂ）に拡大
して示すように、絶縁性基板２１の基板面を基準とした
ときの高さのばらつきが大きい。ここでいう高さとは、
接点が基板面から突起している場合の高さだけでなく、
基板面からへこんでいる場合の高さも含むものである。
このような高さのばらつきによって、多数の接点のなか
には、リジッドなチップ３０に形成された電極に接する
ことのできないものが現れることになり、接続信頼性上
の問題となっている。
【０００６】図７（ｂ）の例では、突起高さが周囲の接
点よりもｙだけ低い接点２３ｂが、突起高さの大きい接
点２３ａと２３ｃとの間にあって、チップ３０に接する
ことができないものとなっている。また、図７（ｂ）の
例ほどではなく、突起高さが周囲の接点よりもわずかに
低いような接点の場合には、見かけ上は接していても接
触時のつぶれシロが小さくなった分だけ接触面積が小さ
くなり、良好な接続信頼性が得られない。
【０００７】インターポーザは、図７（ａ）に示すよう
に、チップ３０と回路基板４０との間に介在するもので
あるから、上述したインターポーザ２０とチップ３０と
の接続において生じる問題は、インターポーザ２０と回
路基板４０との接続においても同様に生じる。即ち、図
７（ｂ）においてチップ３０を回路基板４０に置き換え
れば明確になるように、突起高さが周囲の接点よりもｙ
だけ低い接点が、突起高さの大きい接点の間にあって、
回路基板の導体部分に接することができないものとなる
のである。
【０００８】本発明の課題は、インターポーザとチップ
との接続において生じる上記問題、またはインターポー
ザと回路基板との接続において生じる上記問題を解決
し、絶縁性基板の基板面を基準としたときの接点の高さ
のばらつきをより小さく改善し得るＣＳＰ用インターポ
ーザの製造方法、およびそれによって得られる好ましい
ＣＳＰ用インターポーザとその中間部材を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の製造方法、およ
びＣＳＰ用インターポーザとその中間部材は、次の特徴
を有するものである。 （１）電気めっきの陰極となり得る金属からなる陰極
用基板上に第一の絶縁層を形成する工程と、 該絶縁層に対して接続対象物の導体部分に対応する位
置に開口を形成し、該開口の内部底面に前記陰極用基板
面を露出させる工程と、 陰極用基板を陰極とする電気めっきによって前記開口
内に金属を充填し導通路とする工程と、 第一の絶縁層上に、導通路に接触する回路パターンを
形成する工程と、 陰極用基板の一部または全部を除去し、導通路の端面
を含む第一の絶縁層を露出させる工程とを少なくとも有
する、チップサイズパッケージ用インターポーザの製造
方法。
【００１０】（２）上記接続対象物の導体部分が、接続
対象のチップの電極である上記（１）記載の製造方法。
【００１１】（３）上記接続対象物の導体部分が、接続
対象の回路基板の導体部分である上記（１）記載の製造
方法。
【００１２】（４）第一の絶縁層の材料が、感光性であ
りかつ熱溶融型の接着性樹脂よりなる絶縁性材料である
上記（１）または（２）記載の製造方法。
【００１３】（５）上記の工程の後で、該回路パター
ンを被覆するよう第二の絶縁層を形成し、該第二の絶縁
層に、前記回路パターンが露出する開口を形成する工程
を、さらに有するものである上記（１）記載の製造方
法。
【００１４】（６）上記接続対象物の導体部分が、接続
対象の回路基板の導体部分であって、上記の工程の後
で、該回路パターンを被覆するよう第二の絶縁層を形成
し、該第二の絶縁層に対して、接続対象のチップの電極
に対応する位置に、前記回路パターンが露出する開口を
形成し、該開口内に金属を充填する工程を、さらに有す
るものである上記（１）記載の製造方法。
【００１５】（７）第一の絶縁層の材料が、感光性樹脂
よりなる絶縁性材料であって、第二の絶縁層の材料が、
感光性でありかつ熱溶融型の接着性樹脂よりなる絶縁性
材料である上記（６）記載の製造方法。
【００１６】（８）上記の工程において、陰極用基板
がチップサイズパッケージ用インターポーザを外周縁で
支持するフレームとして残るように、該陰極用基板の中
央部を除去するものである上記（１）記載の製造方法。
【００１７】（９）陰極用基板の外形が、チップサイズ
パッケージ用インターポーザを複数配列し得る大きさで
あり、上記〜の工程を経て、前記陰極用基板上に個
々に分断可能な状態で集合した複数のチップサイズパッ
ケージ用インターポーザを形成するものである上記
（１）記載の製造方法。
【００１８】（１０）上記の工程において、陰極用基
板が複数のインターポーザを個別に囲んで支持するフレ
ームとして残るように、および／または、陰極用基板が
複数のインターポーザを包括的に囲んで支持するフレー
ムとして残るように、陰極用基板を除去するものである
上記（９）記載の製造方法。
【００１９】（１１）周囲に金属製フレームを有するチ
ップサイズパッケージ用インターポーザ。
【００２０】（１２）複数のチップサイズパッケージ用
インターポーザがシート状をなすように一体的に集合
し、全てのチップサイズパッケージ用インターポーザを
包括的に囲むように、このシート状物の周囲に金属製フ
レームが設けられている、チップサイズパッケージ用イ
ンターポーザの中間部材。
【００２１】（１３）複数のチップサイズパッケージ用
インターポーザがシート状をなすように一体的に集合
し、個々のチップサイズパッケージ用インターポーザの
周囲に金属製フレームが設けられている、チップサイズ
パッケージ用インターポーザの中間部材。
【００２２】
【作用】従来のインターポーザにおける典型的な接点の
形成工程は、図７（ｂ）にチップ側の接点の場合を挙げ
て示すように、先ず、絶縁性基板２１に開口を設けて、
各開口の内部底面に回路パターン２２ａ〜２２ｃを露出
させる。次に、各々の回路パターンを陰極とする電気め
っきによって開口内に良導体金属を析出させて充填し最
上部を接点２３ａ〜２３ｃとするものである。しかし、
電気めっき法は、原理的に電流密度のばらつきが存在す
るため、場所によって得られるめっき皮膜の厚さは異な
る。即ち、各開口毎に材料の析出量が異なることによっ
て、接点２３ａ〜２３ｃの高さは各開口毎に異なるので
ある。
【００２３】上記従来法に対して、本発明では、図１
（ａ）に示すように、最後に除去することを前提とした
陰極用基板１を用意し、図１（ｂ）に示すように、これ
を陰極として開口内を充填し導通路４とした後、図１
（ｃ）に示すように、該陰極を除去して導通路の端面４
ａを露出させ、該端面４ａを接点部として用いている。
即ち、上記従来法における接点表面が、陰極板（回路パ
ターン）面から導通路を通って遠い基板面（基準面）ま
で成長した最後の部位であるのに対して、本発明におけ
る接点表面は、陰極用基板面（基準面に密着した面）に
析出した最初の部位である。従って、この接点表面に金
などの薄膜を表層として新たに加えたとしても、接点高
さは極めてばらつきの少ないものとなる。
【００２４】具体的な数値例として、厚さ２０μｍのポ
リイミド製基板に導通路となる開口を設け、該開口内に
銅を充填し、端部を接点とする場合のばらつきを示す。
接点高さを０μｍ（接点が基板面と同じ高さ）にしたい
場合、本発明では、図６（ａ）に示すように、陰極用基
板を除去して現れた基板面と接点表面とが同一面である
から、ばらつきは理論上±０である。これに対して従来
法では、図６（ｃ）に示すように、回路パターンから高
さ２０μｍまで成長させた結果であるため、ばらつきは
±３μｍ程度となる。また、接点表面の形状も平坦では
なく析出状態をそのまま反映して凸状となる。
【００２５】接点高さを１０μｍにしたい場合、本発明
では、図６（ｂ）に示すように、図６（ａ）で得られた
接点表面からさらに１０μｍだけ成長させることにな
り、そのばらつきは±２μｍ程度となる。これに対して
従来法では、図６（ｄ）に示すように、回路パターンか
ら計３０μｍの高さまで成長させた結果であるから、ば
らつきはさらに大きく±５μｍ程度となる。
【００２６】上記のように接点の高さのばらつきを小さ
くすることは、チップ側にも、回路基板側にも有用であ
る。従って、接続信頼性の点では、陰極用基板を除去し
て現れる、ばらつきの少ない接点部を、チップ側に用い
るか、回路基板側に用いるかは、製品の要求に応じて、
どちらかを決定すればよい。他方、本発明では、インタ
ーポーザの積層構造において、チップ側の絶縁層に求め
られる性質と、回路基板側の絶縁層に求められる性質と
が、互いに異なる場合があることに着目し、陰極用基板
を除去して現れた基板面および接点を、回路基板側に適
用した方が好ましい場合があることを見いだしている。
これを次に説明する。
【００２７】開口形成などの加工法の点からは、両絶縁
層には共に感光性樹脂を用いることが好ましく、特に、
加熱キュアーによってポリイミド化する感光性ポリイミ
ドが好ましい。しかし、チップ側の絶縁層の方は、チッ
プ実装という条件がさらに加えられるために、下記で詳
述するように、絶縁層が接着剤層をも兼ねることが好ま
しい。従って、チップ側の絶縁層の材料には、感光性で
ありかつ熱溶融型の接着性樹脂を用いることが好ましい
ことになる。一方、回路基板側の絶縁層の材料は、単な
る感光性樹脂でよい。
【００２８】ところが、そのような場合、単なる感光性
樹脂（回路基板側の樹脂）のなかでも優れた特性を有す
るものは、感光性でありかつ熱溶融型の接着性樹脂（チ
ップ側の樹脂）の適正なキュアー温度を上回る場合が多
い。特に、チップ側の樹脂として後述の〔ＯＤＰＡ：
（ＭＡＰＢ、ＡＰＤＳ）〕を用い、回路基板側の樹脂と
して後述の〔（ＯＤＰＡ、ＢＰＤＡ）：（ＰＰＤ、ＤＤ
Ｅ）〕を用いる場合、キュアーの適正温度は、前者が３
００℃、後者が４００℃であるため、その差が１００℃
にも達する大きなものとなる場合がある。このようにキ
ュアー温度に大きな差がある場合には、キュアー温度の
高い方から順に形成していくことが好ましい工程順とな
る。即ち、図５に示すように、陰極用基板１上に最初に
形成する第一の絶縁層２Ｂを、キュアー温度の高い回路
基板側の絶縁層とし、その後の第二の絶縁層６Ｂを、キ
ュアー温度の低いチップ側の絶縁層とすることが好まし
い加工順序である。
【００２９】上記の加工順序によって、第一の絶縁層形
成においては、周囲への熱の影響を考慮することなく、
例えば４００℃でのキュアー（フルキュアー）を十分に
行なうことができ、材料が本来持つ物性を十分に発揮さ
せ得る。また、第二の絶縁層形成において３００℃のキ
ュアーを行なっても、先の第一の絶縁層は既に４００℃
の熱履歴を経ているので、ダメージを受けることはな
く、第一の絶縁層、第二の絶縁層ともに本来持っている
絶縁層としての特性を発揮することができる。
【００３０】上記のように、キュアー温度に大きな差が
あるとき、キュアー温度の低い方の樹脂を第一の絶縁層
に用いて先に形成すると、第一の絶縁層は、第二の絶縁
層での高温のキュアーやスパッタなどでダメージを受
け、熱溶融型の接着性樹脂としての性質（樹脂の流れ易
さなど）が損なわれ、層全体が脆くなり、接着力が低下
するなどの品質劣化現象が観察される。この場合に、第
一の絶縁層の品質を重視して、第二の絶縁層に対するキ
ュアーを低い温度で行なうと、第二の絶縁層が適正な加
熱キュアーを受けられないために、ポリアミド酸がポリ
イミドに変化しないなど、アンダーキュアーと呼ばれる
状態となる。アンダーキュアーは、キュアー条件が十分
満たされないために、樹脂の機械的強度、耐熱性、耐薬
品性などが、樹脂本来のあるべき諸特性に達しない状態
であって、インターポーザの構造自体の信頼性を大きく
低下させることになる。
【００３１】上記（１１）〜（１３）の態様は、本発明
の製造方法によって得られるインターポーザ、または、
本発明の製造方法の工程において得られる中間体であっ
て、陰極用基板を除去する際に、全てを除去せず外周部
分を枠状に残し、これを金属フレームとして利用したも
のである。これらの態様によって、接点高さのばらつき
が抑制されるだけでなく、次の様な別の利点も得られ
る。
【００３２】従来のインターポーザへのチップの実装で
は、複数のインターポーザが１枚のシートとしてマトリ
クス状に集合したものを用い、このシートにチップを量
産的に実装した後、個々の実装体へ分断するという手順
で行われる。インターポーザは、全体としては極めて薄
くフレキシブルな回路基板であり、これが集合したシー
トもスティフネス性（剛直さ）の無い、取り扱い性の悪
いものである。従来、このようなシートを実装機にセッ
トするためには、専用の金属治具が用いられる。この金
属治具は、シートの外周縁を支持し得る枠状の構造であ
り、通常、厚さ５０μｍ〜５００μｍの金属板フレーム
である。この金属治具の枠状の各辺には位置決め用ガイ
ドピンが設けられ、これにシートの外周縁に設けた位置
決め用孔をはめ込むことによって、シートは金属治具の
定位置に固定される。外周を金属治具で支持すること
で、シートの取り扱い性を向上させ、実装機への位置決
めも可能としている。これに対して本発明では、上記
（１２）の中間部材の態様として、図２（ａ）に示すよ
うに、陰極用基板１を完全にエッチング除去せず、前記
の金属治具の形状になるよう陰極用基板１を枠状に残
し、フレームとして活用している。この態様によって、
上記従来の実装工程の様にインターポーザ支持用の金属
治具を準備する必要も、該金属治具にセットする必要も
なくなるのである。該枠状部分は実装後の分断時に除去
される。
【００３３】また、電極数が極めて多いチップに対応す
るためには、インターポーザの外形をチップの外形より
大きく形成し、回路パターンをチップの外側へ大きく広
げる必要がある。例えば、図３に示すように、回路基板
側の半田バンプ８が形成される開口７の配置領域が、外
側へ大きく張り出した構造となるが、チップからはみ出
した部分は薄く柔軟であり、外部回路との接続や取り扱
いなどが困難となる。本発明では、この様な形態のイン
ターポーザとする場合、図４（ｆ）、図２（ｂ）に示す
ように、陰極用基板１を完全にエッチング除去せず、個
々のチップがはめ込まれる領域だけをエッチングし、個
々のインターポーザの外周を支持するフレームとして残
す態様としている。これが上記（１１）の態様、および
その中間部材としての上記（９）の態様である。この態
様によって、チップサイズよりも大きなインターポーザ
とする場合にも、チップの外周からはみ出した部分にス
ティフネス性が付与できるので、後から補強板を無駄に
つけ加える必要がなくなる。
【００３４】
【発明の実施の形態】本発明によるＣＳＰ用インターポ
ーザ（以下、単に「インターポーザ」ともいう）の製造
方法は、上記（１）の製造方法として示したように少な
くとも上記〜の工程を有するものである。先ず、陰
極用基板上に最初に形成する第一の絶縁層を、チップと
接続する側の絶縁層とする場合、即ち、上記の（１）に
（２）を加えた態様（以下、単に「（Ｉ）の態様」とい
う）を例に挙げ、これを、図１に沿って順に説明し、上
記（２）、（３）の態様に言及する。
【００３５】１つのチップに対応するインターポーザの
外形は、回路基板との接続構造によって異なるが、チッ
プサイズパッケージ用インターポーザの場合は、ほぼ、
そのチップの外形程度となり、３ｍｍ×３ｍｍ程度か
ら、２０ｍｍ×２０ｍｍ程度まで、正方形、長方形、異
形を含めて様々である。またチップの電極数が多い場合
には、図３のように、チップの外形よりもさらに外側へ
拡張したものとなる。
【００３６】以下の説明では、個々のインターポーザに
着目した説明を行なうが、製造の際には、半導体素子を
ウエハ上に形成する如く、複数のインターポーザが平面
マトリクス状に集合した状態として形成し、最終工程に
て個々に分断することが好ましい製造方法となる。従っ
て、そのような場合には、用意する陰極用基板の外形、
およびそれ以降形成する各層の外形は、複数のインター
ポーザの配列を包含する大きさとなる。
【００３７】（Ｉ）の態様を実施する場合の、上記の
工程では、図１（ａ）に示すように、陰極用基板１の一
方の面に、第一の絶縁層２を形成する。陰極用基板の材
料は、電気めっきの陰極となり得る金属であればよい
が、スティフネス（腰の強さ）、エッチング性、入手の
しやすさ、線膨張係数の低さの点から、４２アロイ、ス
テンレスなどが好ましい。陰極用基板１の厚みは、少な
くとも陰極として機能し得る厚みであればよいが、電気
めっきなどを行なう際の陰極としての機械的強度や電気
的特性の点からは、１０〜５００μｍ程度が好ましい。
【００３８】第一の絶縁層２の厚みは、５〜３０μｍ程
度が適当である。（Ｉ）の態様では、第一の絶縁層は、
最終的にはチップと接合されることになる層である。従
って、この層の材料は、接着性（特に熱溶融型の接着
性）を有することが好ましく、それによって、接着剤層
を別途用意する必要が無くなる。また、この層の材料
は、露光・現像処理による穴加工が可能な感光性を有す
る材料であることが好ましく、それによって、ランニン
グコストが高く量産性の低いエキシマレーザーを穴加工
に使用することが省略できる。従って、第一の絶縁層の
材料には、感光性でありかつ熱溶融型の接着性樹脂より
なる絶縁性材料（以下、この材料を、単に「第一の絶縁
層用材料」と呼ぶ）を用いることが最も好ましい。これ
が上記（２）の態様である。具体的な第一の絶縁層用材
料としては、例えば、感光性ポリイミド、感光性ポリエ
ーテルスルホンなどが挙げられ、なかでも、感光性ポリ
イミドが好ましい材料である。
【００３９】上記感光性ポリイミドは、例えば、ポリア
ミック酸（ポリアミド酸）に感光剤を配合し、感光性を
発現し得るポリイミド前駆体として得ることができる。
その場合の絶縁体層を構成する物質は、穿孔加工のため
の露光前の段階では感光性ポリイミド前駆体であり、露
光現像処理後（穿孔後）には部分的にイミド化がなされ
ていると考えられ、さらに加熱によるポリイミド化キュ
アーを経た段階（素子の実装が可能な完成品における絶
縁体層の状態）ではポリイミド樹脂である。
【００４０】感光性ポリイミド前駆体の具体的な製造方
法としては、酸二無水物成分とジアミン成分とを実質的
に等モル比にて、適宜の有機溶媒（例えば、Ｎ，Ｎ−ジ
メチルアセトアミドやＮ−メチル−２−ピロリドン等）
の中で反応させて、ポリアミック酸を生成させ、これに
感光剤を配合する方法が挙げられる。また、必要に応じ
て、エポキシ樹脂、ナジイミド、マレイミド等を添加し
てもよい。
【００４１】上記酸二無水物成分としては、例えば、
２，２−ビス（３，４−ジカルボキシフェニル）ヘキサ
フルオロプロパン二無水物（６ＦＤＡ）、ＴＭＥＧ（エ
チレングリコールとトリメリット酸無水物とのエステル
化合物）、３，３’，４，４’−オキシジフタル酸二無
水物（ＯＤＰＡ）、３，３’，４，４’−ベンゾフェノ
ンテトラカルボン酸二無水物などが挙げられる。
【００４２】上記ジアミン成分としては、例えば、４，
４’−ジアミノジフェニルエーテル（ＤＤＥ）、１，３
−ビス（４−アミノフェノキシ）ベンゼン（ＰＡＰ
Ｂ）、１，３−ビス（３−アミノフェノキシ）ベンゼン
（ＭＡＰＢ）、ビスアミノプロピルテトラメチルジシロ
キサン（ＡＰＤＳ）、ｍ−フェニレンジアミン（ＭＰ
Ｄ）などが挙げられる。
【００４３】上記酸二無水物成分と上記ジアミン成分と
の好ましい組合せ例は、〔酸二無水物成分：ジアミン成
分〕と表記するとして、〔ＯＤＰＡ：（ＭＡＰＢ、ＡＰ
ＤＳ）〕、〔ＯＤＰＡ：（ＰＡＰＢ、ＡＰＤＳ）〕、
〔ＯＤＰＡ：（ＭＰＤ、ＡＰＤＳ）〕、〔（ＯＤＰＡ、
６ＦＤＡ）：（ＭＡＰＢ、ＡＰＤＳ）〕、〔（ＯＤＰ
Ａ、６ＦＤＡ）：（ＰＡＰＢ、ＡＰＤＳ）〕などが挙げ
られる。これらの組合せ例におけるジアミン成分中のＡ
ＰＤＳは１０〜３０ｍｏｌ％が好ましい
【００４４】上記感光剤としては、１，４−ジヒドロピ
リジン誘導体を用いるのが好ましく、なかでも、特に好
ましいのは、１−エチル−３，５−ジメトキシカルボニ
ル−４−（２−ニトロフェニル）−１，４−ジヒドロピ
リジン、あるいは、１，２，６−トリメチル−３，５−
ジメトキシカルボニル−４−（２−ニトロフェニル）−
１，４−ジヒドロピリジンである。
【００４５】上記感光剤は、上記酸二無水物成分とジア
ミン成分の合計量１モルに対して、通常、０．１〜１．
０モルの範囲で用いられる。１．０モルよりも多いと、
熱圧着により半導体素子を接着する際に、残存している
過剰の感光剤が分解して揮発し、接着力の低下を招き、
また、０．１モルより少ないと、露光現像処理工程にお
ける穿孔パターンの形成性が低下する。
【００４６】（Ｉ）の態様では、第一の絶縁層用材料の
２５０℃での溶融粘度は、１０００〜１００００００Ｐ
ａ・Ｓ程度、特に５０００〜５０００００Ｐａ・Ｓが好
ましい。また、第一の絶縁層用材料のガラス転移点（Ｔ
ｇ）は、５０〜２５０℃、特に５０〜１５０℃が好まし
い。
【００４７】上記第一の絶縁層を形成する方法として
は、例えば、（ａ）第一の絶縁層用材料を有機溶媒に溶
解した溶液を、陰極用基板を覆うように塗布し、乾燥さ
せて絶縁層とする方法、（ｂ）別工程にて第一の絶縁層
用材料をドライフィルムとして形成しておき、このドラ
イフィルムを陰極用基板に接合し絶縁層とする方法など
が挙げられる。前者（ａ）の場合の有機溶媒としては、
Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセト
アミド、Ｎ，Ｎ−ジメチルホルムアミドなどが挙げられ
る。
【００４８】（Ｉ）の態様を実施する場合の、上記の
工程では、図１（ａ）に示すように、第一の絶縁層２に
対し、チップ用の接点部に対応する位置に開口３を形成
し、該開口３の内部底面に陰極用基板１の基板面を露出
させる。開口を形成する際の穴加工法は限定されない
が、第一の絶縁層用材料の感光性樹脂としての性質を利
用して、露光現像処理によって穿孔加工を施す方法が好
ましい。
【００４９】露光現像処理による穿孔加工は、概略的に
は、フォトマスクを用いて露光した部分を不溶化（ネガ
型）または可溶化（ポジ型）し、現像（溶剤による除
去）によって孔部の材料を除去する加工である。これに
よって、従来のエキシマレーザー加工に比べて高速でか
つ安価な穿孔加工が可能となる。
【００５０】露光のための照射線は、材料の感光性に応
じた活性用の照射線であればよく、紫外線、電子線、マ
イクロ波など、感光性樹脂に対する露光現像処理に用い
られている従来公知の露光用照射線を用いてよい。現像
処理のための除去用剤は、露光後、可溶となっている部
分の材料を除去し得るものであればよく、アルカリ性水
溶液など、感光性樹脂に対する露光現像処理に用いられ
ている従来公知の現像処理用剤を用いてよい。
【００５１】（Ｉ）の態様を実施する場合の、上記の
工程では、図１（ｂ）に示すように、陰極用基板１を陰
極とする電気めっき法によって、前記開口３内に導通路
用の金属を析出させて充填し、導通路４を形成する。開
口３内に充填する導通路用の金属は、銅、金、銀、ニッ
ケル、錫、鉛、錫鉛合金など、公知の良導体金属であれ
ばよい。また、本発明では、導通路を先に形成し、これ
に接続される回路パターンを後に形成することが特有の
加工順序である。従って、導通路の完成時からめっきを
継続し、導通路と同じ材料で回路パターンを連続的に形
成することができる。
【００５２】（Ｉ）の態様を実施する場合の、上記の
工程では、図１（ｂ）に示すように、導通路４に接触す
るように、即ち、金属が充填された開口上を通過するパ
ターンとして、回路パターン５を第一の絶縁層上に形成
する。回路パターンの材料は、銅、ニッケル、金、半田
などや、それらの合金など、一般的な回路パターン形成
に用いられる材料であればよい。
【００５３】回路パターン５を形成する方法としては、
第一の絶縁層上の全面に導体層を形成した後にパターン
化するサブトラクティブ法、回路パターンを直接的に描
画するアディティブ法、下地となる導体層形成を伴うセ
ミアディティブ法などが挙げられる。セミアディティブ
法は、第一絶縁層上に蒸着やスパッタなどで下地となる
導体の薄膜を形成し、その上に回路パターン以外の部分
にめっきレジストを形成し、電気めっきによって回路パ
ターンを得、最後に、レジスト、不要な部分の下地の導
体薄膜を除去する方法である。
【００５４】導通路の説明でも述べたように、図１
（ｂ）に示すように、導通路４と、回路パターン５と
を、同じ電気めっき工程によって連続的に行なうこと
が、効率的であり好ましい。その場合、セミアディティ
ブ法が好ましい方法となり、上記の工程で第一の絶縁
層に開口を形成した後、開口３内部の壁面・底面全体お
よび第一の絶縁層面２ｂ全体に下地の導体薄膜を形成
し、上記したように回路パターンを残しためっきレジス
トを形成し、電気めっきによって、開口３内部の充填と
回路パターンの形成とを同一工程で行なうという手順と
なる。
【００５５】上記セミアディティブ法において下地とな
る導体の薄膜としては、Ｃｒ／Ｃｕの２層構造が好まし
く、Ｃｒ層の厚みは３００〜７００Å、Ｃｕ層の厚みは
１０００Å〜３０００Å程度が好ましい。
【００５６】回路パターンはそのまま回路基板との接続
に用いてよいが、好ましいインターポーザの態様とする
には、図１（ｃ）に示すように、回路パターン５を被覆
するよう第二の絶縁層６を形成し、この第二の絶縁層６
に、回路パターン５が露出する開口７を形成する。これ
が、上記（３）の態様である。この開口７内に露出した
回路パターン５が、回路基板における回路や導体パッド
などの導体部分と接続される部分であり、そのまま接続
に利用してもよいし、また、より好ましい接続が可能な
ように、開口７内の回路パターン上に金などの良導体金
属を被覆する態様、開口内に充填する態様、さらにバン
プ接点となるよう成長させる態様であってもよい。
【００５７】第二の絶縁層の材料は、第一の絶縁層の材
料と同様であってもよいが、当該（Ｉ）の態様では回路
基板に対応するので熱溶融型の接着性樹脂でなくてもよ
い。また、一般のフレキシブル基板の基材に用いられる
絶縁性樹脂であってもよい。開口形成などの加工性の点
からは、感光性樹脂が好ましい。接着性を特に必要とし
ない場合の、感光性樹脂よりなる絶縁性材料としては、
上記第一の絶縁層用材料のように、感光性ポリエーテル
スルホン、感光性ポリイミドなどが挙げられ、感光性ポ
リイミドが好ましいものとなる。第二の絶縁層に好適な
感光性ポリイミドの製造方法は、上記第一の絶縁層の場
合と同様、酸二無水物成分とジアミン成分とを反応させ
てポリアミック酸を生成させ、これに感光剤を配合し、
感光性ポリイミド前駆体として形成する。しかし、同じ
感光性ポリイミド前駆体でも、接着性を特に必要としな
い分だけ、成分が第一の絶縁層用材料の場合とは異な
る。第二の絶縁層に関する該前駆体の好適な成分を次に
例示する。
【００５８】酸二無水物成分としては、ＯＤＰＡや、
３，３’，４，４’−ビフェニルテトラカルボン酸二無
水物（ＢＰＤＡ）などが挙げられる。また、ジアミン成
分としては、ｐ−フェニレンジアミン（ＰＰＤ）、４，
４’−ジアミノジフェニルエーテル（ＤＤＥ）などが挙
げられる。感光剤は、上記第一の絶縁層の場合と同じも
のでよい。
【００５９】第二の絶縁層に関する酸二無水物成分とジ
アミン成分との好ましい組合せ例を、第一の絶縁層の場
合と同様に示すと、〔（ＯＤＰＡ、ＢＰＤＡ）：ＰＰ
Ｄ〕、〔（ＯＤＰＡ、ＢＰＤＡ）：（ＰＰＤ、ＤＤ
Ｅ）〕などが挙げられる。
【００６０】第二の絶縁層の厚みは、５μｍ〜３０μｍ
程度が適当である。また、回路基板の導体パッドとの接
続のために第二の絶縁層に設けられる開口の孔径は、２
００μｍ〜１０００μｍ程度が適当である。
【００６１】（Ｉ）の態様を実施する場合の、上記の
工程では、図１（ｃ）に示すように、陰極用基板１の一
部または全部を除去し、導通路４の端面４ａを含む第一
の絶縁層２を露出させる。上記作用の説明で述べたよう
に、このの工程によって露出した導通路の端面が、チ
ップの電極と電気的に接続される接点部である。露出し
た導通路の端面を、そのまま接点表面として用いてもよ
いが、さらに、接続に好ましい金属材料を用いて表層を
形成するのが好ましい。
【００６２】接点表面として導通路の端面上に形成する
表層は、金めっき（ニッケルを下地とするものでもよ
い）が好ましいものとして挙げられる。ニッケルを下地
とする場合、ニッケル層の厚みは０．５μｍ〜２μｍ、
金層の厚みは１μｍ〜５μｍ程度が好ましい。
【００６３】接点部の形状は、第一の絶縁層の表面を基
準面として、バンプ接点のような突起状、基準面と同一
面にある平面状、基準面から窪んだ形状などであってよ
く、チップの電極と好ましいコンタクトがとれる形状と
すればよい。通常、接点部の設計寸法（呼び寸法）とし
ての高さは、第一の絶縁層の表面に対してマイナス５μ
ｍ〜プラス２０μｍ程度とされる。
【００６４】陰極用基板を除去するに際しては、全面を
除去してもよいが、図３、図４（ｆ）に示すように、チ
ップとの接続時に該チップがはまり込むことができるよ
うに、陰極用基板１の中央部をチップの外形に対応させ
て除去してもよい。これによって、四角い環状をなすよ
うに残った陰極用基板が、フレームとなってインターポ
ーザを外周縁で支持するので、機械的強度の上でも、好
ましい態様となる。これが、本発明における上記（１
１）の態様のインターポーザの一例である。
【００６５】１つの陰極用基板上に多数のインターポー
ザを形成し、最終工程で分断する場合にも、陰極用基板
を除去する際に、図２（ａ）に示すように、陰極用基板
１が個々のインターポーザＳを包括的に囲んで支持する
フレームとなるように除去するパターンが好ましい。ま
た、図２（ｂ）に示すように、陰極用基板１が個々のイ
ンターポーザＳを個別に囲んで支持するフレームとなる
ように除去するパターンが好ましい。このようにして得
られる分断前の中間部材が、本発明における上記（１
２）、（１３）の態様のインターポーザの中間部材であ
る。フレームのパターンは、これら外周縁を巡る外枠と
してのパターンだけでなく、中央の領域を適宜に横切る
骨組みとしてのパターンであってもよい。
【００６６】次に、陰極用基板上に最初に形成する第一
の絶縁層を、回路基板と接続する側の絶縁層とする態
様、即ち、上記（１）に（３）を加えた態様（以下、
「（II）の態様」という）を、図５に沿って説明し、上
記（６）、（７）の態様に言及する。（II）の態様と、
（Ｉ）の態様の最も大きな違いは、上記作用の説明でも
述べたように、陰極用基板上に最初に形成する第一の絶
縁層と、それよりも後に形成する第二の絶縁層とが、材
料、寸法、接続対象物ともに互いに逆であり、陰極用基
板上にインターポーザの積層構造が形成されていく順が
逆であるという点である。従って、（II）の態様では、
（Ｉ）の態様において第二の絶縁層として説明したもの
を、第一の絶縁層２Ｂとして陰極用基板上に先に形成す
る（図５（ａ））。これによって、先ず、回路基板と接
続される接点の高さのばらつきが小さくなる。
【００６７】また、（II）の態様では、第一の絶縁層
は、回路基板に接する層となるから、上記の工程で
は、図５（ａ）に示すように、第一の絶縁層２Ｂに対し
て、接続対象となる回路基板の導体パッドに対応する位
置に開口３Ｂを形成し、該開口３Ｂの内部底面に前記陰
極用基板面１を露出させる。
【００６８】（II）の態様を実施する場合の、上記の
工程では、図５（ｃ）に示すように、陰極用基板１を陰
極とする電気めっき法によって、前記開口３Ｂ内に導通
路用の金属を析出させて充填し、導通路４Ｂを形成す
る。これは、（Ｉ）の態様と同様に、導通路の完成時か
らめっきを継続し、上記の工程として導通路と同じ材
料で回路パターン５Ｂを連続的に形成することができ
る。
【００６９】（II）の態様には、上記（６）の態様を加
えてよい。即ち、図５（ｅ）に示すように、上記の工
程の後で、回路パターン５Ｂを被覆するよう第二の絶縁
層６Ｂを形成し、該第二の絶縁層６Ｂに対して、接続対
象のチップの電極に対応する位置に、前記回路パターン
５Ｂが露出する開口７Ｂを形成し、該開口７Ｂ内に、図
５（ｆ）に示すように金属を充填して導通路とし、該導
通路の端面８Ｂを、チップとの接続のための接点とする
工程を加える態様である。この第二の絶縁層６Ｂは、上
記したように、（Ｉ）の態様に用いられる第一の絶縁層
を参照してよい。
【００７０】このとき、第一の絶縁層２Ｂには接着性が
必要無いので、第一の絶縁層２Ｂの材料としてキュアー
温度が４００℃にも達するような感光性樹脂を用いるこ
とができる。これに加えて、第二の絶縁層６Ｂの材料
に、（Ｉ）の態様で説明した感光性でありかつ熱溶融型
の接着性樹脂（キュアー温度が３００℃程度のもの）を
用いることによって、上記作用の説明で述べたとおり、
絶縁層の形成順が、高温キュアー、低温キュアーの順と
なり、両絶縁層共に最大限を物性を示すことができるよ
うになる。これが上記（７）の態様である。
【００７１】（II）の態様を実施する場合の、上記の
工程では、図５（ｆ）に示すように、陰極用基板１の一
部または全部を除去し、導通路４Ｂの端面４Ｃを含む第
一の絶縁層２Ｂを露出させる。この露出した導通路の端
面４Ｃが、高さのばらつきを抑制された接点であって、
回路基板の導体パッドと電気的に接続される接点部であ
る。露出した導通路の端面４Ｃを、そのまま接点表面と
して用いてもよいが、さらに、接続に好ましい金属材料
を用いて表層を形成するのが好ましい。
【００７２】（II）の態様は、（Ｉ）に対して、インタ
ーポーザの各部を形成する工程の順序が逆であるが、各
部の仕様や形成方法については、（Ｉ）を参照してよ
い。
【００７３】
【実施例】本発明の製造方法を、実際のインターポーザ
の製造に沿って説明する。 実施例１ 本実施例では、上記（Ｉ）の態様に係る製造方法に従っ
てインターポーザを製作した。外形２５０ｍｍ×２５０
ｍｍの陰極用基板上に、外形１４ｍｍ×７ｍｍのインタ
ーポーザを、２０×１２のマトリクス状の配置にて形成
し、陰極用基板を全て除去し、接点の状態を観察した。
最終的な個々のインターポーザへの分断は行なっていな
い。各工程の詳細を示す。
【００７４】図４（ａ）に示すように、陰極用基板１と
して、ＳＵＳ板（厚さ２５μｍ、外形寸法２５０ｍｍ×
２５０ｍｍ）を用い、その一方の面に、厚さ１５μｍの
第一の絶縁層２を形成した。この第一の絶縁層２は、ネ
ガ型の感光性ポリイミド樹脂を主成分とする材料からな
り、層を形成する段階では感光性ポリイミド前駆体であ
り、その組成は次のとおりである。 酸二無水物成分：ＯＤＰＡ（１．０モル）。 ジアミン成分 ：ＭＡＰＢ（０．８モル）、ＡＰＤＳ
（０．２モル）。 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル）。 上記材料を有機溶媒に溶解した溶液を、コーターにて陰
極用基板上に塗布し、１００℃、２０分で乾燥させた。
【００７５】露光用の照射線（ｉ線）を、フォトマスク
を通して第一の絶縁層に照射し、１５５℃、１０分加熱
した後、アルカリ溶液にて現像処理を行い、図４（ａ）
に示すように、孔径５０μｍの開口３を、チップの電極
に対応する位置に形成し、各開口の内部底面に陰極用基
板面を露出させた。その後、３００℃、３０分の熱処理
を行なうことで、第一の絶縁層を構成するポリイミド前
駆体をポリイミドにした。
【００７６】真空スパッタ蒸着法にて、第一の絶縁層２
表面、開口３の内部壁面、内部底面に、クロム皮膜を約
３００Å、さらにそのクロム皮膜上に銅皮膜を１０００
Åの厚みで形成した（図示せず）。そして、図４（ｂ）
に示すように、ドライフィルムレジスト（１５μｍ厚
み）を用いて公知の方法により、所定の回路パターンが
得られるよう、レジストパターンＲを形成した。
【００７７】図４（ｃ）に示すように、陰極用基板（厳
密には該基板の表面を前記銅皮膜が覆っている）を陰極
として、従来の電気メッキ法によって、開口内を銅で充
填しこれに続いて銅からなる回路パターン５を析出させ
た。回路パターン５の厚みは、レジストの厚みと同じ１
５μｍとした。その後、アルカリ薬液によってレジスト
パターンＲを除去し、さらに、酸性薬液によってレジス
トパターン底部にある銅皮膜を、さらにアルカリ薬液に
よってクロム皮膜（前記スパッタで形成したもの）を、
それぞれ除去することで、図４（ｄ）に示すように、回
路パターン５を完成させた。
【００７８】こうして得られた回路パターン５上に、厚
さ１０μｍの第二の絶縁層６を形成した。この絶縁層６
は、ネガ型の感光性ポリイミド樹脂を主成分とする材料
からなり、層を形成する段階（露光前）では感光性ポリ
イミド前駆体であり、その組成は次のとおりである。 酸二無水物成分：ＯＤＰＡ（０．５モル）、６ＦＤＡ
（０．５モル）。 ジアミン成分 ：ＤＤＥ（０．５モル）、ＡＰＤＳ
（０．５モル）。 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル）。 この感光性ポリイミド前駆体は、上記第一の絶縁層２へ
の熱的影響を考慮し、適正なキュアー温度が３００℃で
あるように成分を決定している。その後、前記材料を有
機溶媒に溶解した溶液を、スピンコート法により塗布
し、１００℃、２０分で乾燥させて第二の絶縁層６とし
た。
【００７９】露光用の照射線（ｉ線）を、フォトマスク
を通して第二の絶縁層に照射し、１５５℃、１０分で加
熱した後、アルカリ水溶液にて現像処理を行い、図４
（ｅ）に示すように、口径４００μｍの開口７を所定の
位置（回路基板に接続するための半田ボールを設ける位
置）に形成し、各開口の内部底面に回路パターン５を露
出させた。その後、３００℃、３０分の熱処理を行なう
ことで、ポリイミド前駆体をポリイミドにした。
【００８０】次に、ロールラミネータを用いて保護フィ
ルム（弱粘着タイプ、耐酸性、耐アルカリ性）により開
口７を覆って保護し、塩化第二鉄よりなる従来の化学エ
ッチング法によって、陰極用基板１を全て除去し、第一
の絶縁層および導通路端面を露出させた。露出した導通
路端面に残っているクロム層をアルカリ性薬液によって
除去し、保護フィルムも除去した。
【００８１】最後に、露出した導通路端面および、開口
７の内部に露出している回路パターンの表面に、約１μ
ｍの厚みで金メッキを施して接点部とし、複数のインタ
ーポーザがシート状に集合したものを得た。
【００８２】得られたインターポーザのチップ側の接点
部の高さは、２５０ｍｍ角の基板全域にわたって、第一
の絶縁層表面より金メッキ層１μｍ分の厚みだけ突出し
ており、その高さのばらつきは、±０．５μｍ以内であ
った。
【００８３】実施例２ 本実施例では、図２（ａ）に示すように、陰極用基板を
完全に除去せず、全てのインターポーザを包括的に囲ん
で支持するフレームとして残したこと以外は、実施例１
と全く同様に、陰極用基板上に複数のインターポーザを
形成した。
【００８４】図２（ａ）に示すフレーム部分の帯幅Ｗ１
は７ｍｍである。得られたインターポーザは、実装前の
シート状の中間体の状態において、カールが生じること
が無く、取り扱い性、実装機への位置決め性が良好であ
り、自動機のラインで処理可能なものであった。
【００８５】実施例３ 本実施例では、上記（Ｉ）の態様に従い、かつ、電極数
が極めて多いチップに対応すべく、図３に示すように、
チップの外形よりも外側に広がったタイプのインターポ
ーザを製作した。中間体の段階では、図２（ｂ）に示す
ように、実施例２の態様に加えてさらに、陰極用基板１
が個々のインターポーザＳを個別に囲んで支持するフレ
ームとして残した。個々のフレーム部分の帯幅Ｗ２は
１．５ｍｍである。この個別のフレーム部分は、チップ
の外形からはみ出した部分のインターポーザを支持する
補強板として、分断後もチップと共にパッケージ内に収
められる部分である。製造工程は、陰極用基板１のエッ
チング以外は、実施例１と全く同様である。
【００８６】得られたインターポーザは、実施例２と同
様に、チップ実装前のシート状の中間体の状態において
は、取り扱い性、実装機への位置決め性が良好であり、
自動機のラインで処理可能なものであった。また、実装
・分断後には、チップから外へはみ出したインターポー
ザ部分に剛性が付与され、取り扱い性、外部との接続性
の良好な実装体となった。
【００８７】実施例４ 本実施例では、上記（II）の態様に係る製造方法に従っ
てインターポーザを製作した。実施例１と同様、外形２
５０ｍｍ×２５０ｍｍの陰極用基板上に、外形１４ｍｍ
×７ｍｍのインターポーザを、２０×１２のマトリクス
状の配置にて形成し、陰極用基板を全て除去し、接点の
状態を観察した。最終的な個々のインターポーザへの分
断は行なっていない。各工程の詳細を示す。
【００８８】図５（ａ）に示すように、陰極用基板１と
してＳＵＳ板（ＳＵＳ３０４、厚さ２５μｍ、外形寸法
２５０ｍｍ×２５０ｍｍ）を用い、その一方の面に感光
性ポリイミド前駆体ワニスを、乾燥後の厚さが１０μｍ
厚となるように約２０μｍの膜厚に塗工した。この感光
性ポリイミド前駆体の組成は、次のとおりであって、そ
の加熱キュアー温度は４００℃である。 酸二無水物成分：ＯＤＰＡ（０．５モル）、ＢＰＤＡ
（０．５モル）。 ジアミン成分 ：ＰＰＤ（０．５モル）、ＤＤＥ（０．
５モル）。 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル）。
【００８９】接続対象とする回路基板の導体パッドの位
置に対応するように、インターポーザのアウターパッド
パターンの描かれたガラスマスクを用い、前記感光性ポ
リイミド前駆体に対して３００ｍＪの照射量で露光し
た。１７５℃で３分間熱処理した後、４５℃のアルカリ
性水溶液で現像した。その後、４００℃でキュアーを行
うことにより、厚さ１０μｍの回路基板側の第一の絶縁
層（アウター用ポリイミド絶縁層）２Ｂを得た。
【００９０】次に、該ポリイミド絶縁層上に真空スパッ
タ蒸着法によってクロム皮膜を３００Å、銅皮膜を２０
００Å形成し（図示せず）、さらにその上に感光性ドラ
イフィルムレジスト層（１０μｍ厚み）を形成して、露
光・現像を行い、図５（ｂ）に示すように、目的とする
回路パターンが得られるよう、レジストパターンＲを形
成した。
【００９１】図５（ｃ）に示すように、陰極用基板（厳
密には該基板の表面を前記銅皮膜が覆っている）を陰極
として、従来の電気メッキ法によって、開口内を銅で充
填し導通路４Ｂとし、これに続いて銅からなる回路パタ
ーン５Ｂを析出させた。回路パターン５Ｂの厚みは、レ
ジストパターンＲの厚みと同じ１５μｍとした。その
後、レジストパターンＲを５％ＮａＯＨ水溶液で剥離し
た後、スパッタリング法で形成した銅皮膜、クロム皮膜
をそれぞれ薬液により剥離し、図５（ｄ）に示すよう
に、目的とする銅回路パターン５Ｂを得た。
【００９２】次に、感光性ポリイミド接着剤前駆体ワニ
スを該銅回路パターン上に塗工した。この感光性ポリイ
ミド接着剤前駆体の組成は、実施例１において第一の絶
縁層の材料に用いたものと同様である。接続すべき半導
体チップの電極の位置に対応するように、インターポー
ザのチップ側の開口パターン（インナーパッドパター
ン）の描かれたガラスマスクを用い、１００ｍＪの照射
量で露光した。１７５℃で３分間熱処理した後、４５℃
のアルカリ性水溶液で現像した。その後、３００℃でキ
ュアーを行うことにより、図５（ｅ）に示すように、開
口７Ｂを有する１０μｍ厚の、チップ側の第二の絶縁層
（ポリイミド接着剤層）６Ｂを得た。
【００９３】前記開口７Ｂ内に電解銅メッキによって銅
を充填し、さらに突起するまで析出を継続して、図５
（ｆ）に示すように、接続すべき半導体チップとの接触
点となるバンプ接点８Ｂを形成した。バンプ接点の高さ
は接着剤層表面よりも５μｍ程度突き出した高さとし
た。
【００９４】陰極用基板１の裏面にドライフィルムによ
る所定のパターンを形成し、さらに、接着剤層全面に保
護フィルムを形成し、塩化第二鉄−塩酸を利用した公知
のエッチング法によって、図５（ｆ）に示すように、陰
極用基板１の所定部位を除去し枠状に残るようにした。
また、この除去部に露出したＣｒ層も、別の薬液により
除去し、その後、ドライフィルム、保護フィルムも剥離
した。
【００９５】最後に、インナー側に形成したバンプ接点
８Ｂ、およびアウターパッド（回路基板側の導通路表
面）４Ｃに、５μｍの厚さとなるように金をめっきによ
って形成し、インターポーザを得た。
【００９６】得られたインターポーザの回路基板側の接
点部の高さは、実施例１と同様、２５０ｍｍ角の基板全
域にわたって、第一の絶縁層表面より金メッキ層１μｍ
分の厚みだけ突出しており、その高さのばらつきは、±
０．５μｍ以内であった。また、本実施例では、第一層
の絶縁層、第二の絶縁層ともに、キュアーの温度条件が
完全に満たされているため、各々の層の特性が全く損な
われていない状態となっていた。即ち、回路基板側の絶
縁層に着目すると、実施例１の第二の絶縁層（図４
（ｆ）の層６）と、本実施例の第一の絶縁層（図５
（ｆ）の層２Ｂ）とは、どちらも同じ組成のポリアミド
酸をキュアーしたものであるが、実施例１では３００℃
でフルキュアーに達していないのに対して、本実施例で
は４００℃のフルキュアーが達成されている。これによ
って、本実施例における第一の絶縁層（回路基板側の絶
縁層）は、より高い機械的強度を有するものとなった。
【００９７】実施例５ 本実施例では、上記実施例４において図５（ｆ）に示し
た陰極用基板１の部分的な除去を、全面的な除去とした
こと以外は、実施例４と全く同様にインターポーザを製
作した。得られたインターポーザは、実施例４と同様、
第一の絶縁層表面からの接点高さのばらつきが±０．５
μｍ以内であり、かつ、第一層の絶縁層、第二の絶縁層
ともに、キュアーの温度条件が完全に満たされ、各々の
樹脂本来の特徴を発揮するものであった。
【００９８】比較例 本発明の製造方法と比較するために、従来の方法にて同
じ仕様のインターポーザを製作し、接点の高さのばらつ
きを調べた。 〔回路パターン用銅箔上への第一の絶縁層の形成〕先
ず、図８（ａ）に示すように、回路パターンとなる電解
銅箔１１（厚さ２５μｍ、外形寸法２５０ｍｍ×２５０
ｍｍ）を用い、その一方の面に、厚さ１５μｍの第一の
絶縁層１２を形成した。次に、該層に口径５０μｍの開
口１３を、チップの電極に対応する位置に形成した。
【００９９】第一の絶縁層１２の材料は、実施例１で用
いた第一の絶縁層２と同じ材料であり、層形成方法、開
口の形成方法も実施例１と同様である。
【０１００】次に、所定の回路パターンが得られるよ
う、ドライフィルムレジスト（厚さ１５μｍ）を用いて
レジストパターンＲ１を形成した。そして、図８（ｂ）
に示すように、塩化第二鉄よりなる従来の化学エッチン
グ法によって電解銅箔１１を回路パターン１５へと加工
し、図８（ｃ）に示すようにレジストパターンＲ１を除
去した。この間、開口１３は前記実施例と同様に保護フ
ィルムを用いて保護した。
【０１０１】次に、図８（ｄ）に示すように、回路パタ
ーン１５を覆う絶縁層１６（厚さ１０μｍ）を形成し、
この絶縁層１６に口径４００μｍの開口１７を形成し
た。この絶縁層１６の材料とその形成方法、および開口
１７の位置とその形成方法は、実施例１における絶縁層
６と開口７と同様である。
【０１０２】次に、絶縁層１６の開口１７内の回路パタ
ーン表面１５ａを保護する目的で、絶縁層１６上を全体
的に覆う保護フィルム（図示せず）を形成した。めっき
の前処理として、開口１３の内部底面に露出している回
路パターン１５の表面を酸性薬液によって３μｍエッチ
ングした。そして、図８（ｅ）に示すように、従来の電
気めっき法によって、回路パターン１５を陰極として、
開口１３内に銅を充填し、導通路１４を形成した。導通
路１４の端面１４ａの高さは、第一の絶縁層１２の表面
（基板面）と同じ高さを目標とした。その後、絶縁層１
６を覆っていた保護フィルムを剥離し、回路パターン１
５を陰極とする電気めっき法によって、開口１７内の回
路パターン表面１５ａおよび導通路１４の端面１４ａ
に、約１μｍの厚みで金メッキを施して接点部とし、複
数のインターポーザがシート状に集合したものを得た。
【０１０３】得られたインターポーザの接点部の高さを
２５０ｍｍ×２５０ｍｍの全域にわたって調べたとこ
ろ、接点高さは、全域のうちの中央付近では、第一の絶
縁層１２の表面と同じか、もしくは表面より０〜１μｍ
突出したものであるのに対し、全域のうちの外周縁部で
は、絶縁層１２の表面よりも４〜５μｍ開口内へ窪んで
いた。また、全域の全ての接点（約１８０００個）を調
べたところ、３８個のバンプ（場所はランダム）は、第
一の絶縁層表面よりも５〜６μｍ以上低かった。このよ
うな高さ寸法の小さい接点を含むインターポーザは、チ
ップの電極に対して信頼性良く接続し得るものではなか
った。
【０１０４】
【発明の効果】上記説明のように、本発明のインターポ
ーザの製造方法では、陰極用基板上に電気めっきによっ
て導通路を形成した後、該陰極用基板を最後に除去して
導通路端面を露出させてこれを接点表面としたから、接
点の高さのばらつきをより小さく改善することができ、
チップまたは回路基板との接続信頼性が格段に向上し
た。
【０１０５】また本発明では、チップ側・回路基板側の
各々の絶縁層の材料に、感光性樹脂を用いる場合におい
て、各キュアー温度の差に着目している。特にチップ側
の材料だけを熱溶融型の接着性樹脂とする場合には、両
者のキュアー温度の差は大きなものとなる。この様な場
合に、本発明では、キュアー温度の高い方の樹脂（回路
基板側の絶縁層）を先に陰極用基板上に形成することを
提唱する。これによって、両絶縁層共に、最適な温度に
よるキュアーが受けられ、かつ、互いに影響し合うこと
もなく、各々が本来持つ物性を最大に示すものとなる。
【０１０６】また、本発明のインターポーザは、接点の
高さのばらつきを改善されたものであるが、この基本的
な特徴にさらに加えて、陰極用基板を除去するに際して
フレームとして残したものである。これによって、イン
ターポーザにチップを実装する際の支持用の金属治具を
準備し取り付ける必要が無くなった。また、チップより
も外側に張り出すサイズのインターポーザに対しても、
張り出した部分にスティフネス性を付与することがで
き、外部との接続性、取り扱い性が向上した。
【図面の簡単な説明】
【図１】本発明の製造方法によってインターポーザが形
成されていく状態を示す図である。同図では、インター
ポーザの１つの接点を拡大して断面を見せている。
【図２】本発明の製造方法によって得られるインターポ
ーザの一例を示す図である。同図では、陰極用基板にハ
ッチングを施して、除去パターンの例を示している。
【図３】本発明の製造方法によって得られたインターポ
ーザの一例を示す図である。
【図４】本発明の（Ｉ）の態様に係る実施例において、
インターポーザが形成される様子を示す図である。
【図５】本発明の（II）の態様に係る実施例において、
インターポーザが形成される様子を示す図である。
【図６】接点の形成順序について、本発明の場合と従来
技術とを比較して示した図である。図６（ａ）、（ｂ）
は本発明の場合を示し、図６（ｃ）、（ｄ）は従来技術
を示している。
【図７】従来のインターポーザの一例を示す図である。
【図８】従来の製造方法によってインターポーザが形成
される様子を示す図である。
【符号の説明】
１ 陰極用基板 ２ 第一の絶縁層 ３ 開口 ４ 導通路 ４ａ チップ用の接点面 ５ 回路パターン ６ 第二の絶縁層 ７ 開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷川 聡 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 藤井 弘文 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E346 AA43 CC08 CC41 DD24 EE38 EE39 FF14 FF24 FF45 GG15 GG17 GG28 HH31

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 電気めっきの陰極となり得る金属から
    なる陰極用基板上に第一の絶縁層を形成する工程と、 該絶縁層に対して接続対象物の導体部分に対応する位
    置に開口を形成し、該開口の内部底面に前記陰極用基板
    面を露出させる工程と、 陰極用基板を陰極とする電気めっきによって前記開口
    内に金属を充填し導通路とする工程と、 第一の絶縁層上に、導通路に接触する回路パターンを
    形成する工程と、 陰極用基板の一部または全部を除去し、導通路の端面
    を含む第一の絶縁層を露出させる工程とを少なくとも有
    する、チップサイズパッケージ用インターポーザの製造
    方法。
  2. 【請求項２】 上記接続対象物の導体部分が、接続対象
    のチップの電極である請求項１記載の製造方法。
  3. 【請求項３】 上記接続対象物の導体部分が、接続対象
    の回路基板の導体部分である請求項１記載の製造方法。
  4. 【請求項４】 第一の絶縁層の材料が、感光性でありか
    つ熱溶融型の接着性樹脂よりなる絶縁性材料である請求
    項１または２記載の製造方法。
  5. 【請求項５】 上記の工程の後で、該回路パターンを
    被覆するよう第二の絶縁層を形成し、該第二の絶縁層
    に、前記回路パターンが露出する開口を形成する工程
    を、さらに有するものである請求項１記載の製造方法。
  6. 【請求項６】 上記接続対象物の導体部分が、接続対象
    の回路基板の導体部分であって、上記の工程の後で、
    該回路パターンを被覆するよう第二の絶縁層を形成し、
    該第二の絶縁層に対して、接続対象のチップの電極に対
    応する位置に、前記回路パターンが露出する開口を形成
    し、該開口内に金属を充填する工程を、さらに有するも
    のである請求項１記載の製造方法。
  7. 【請求項７】 第一の絶縁層の材料が、感光性樹脂より
    なる絶縁性材料であって、第二の絶縁層の材料が、感光
    性でありかつ熱溶融型の接着性樹脂よりなる絶縁性材料
    である請求項６記載の製造方法。
  8. 【請求項８】 上記の工程において、陰極用基板がチ
    ップサイズパッケージ用インターポーザを外周縁で支持
    するフレームとして残るように、該陰極用基板の中央部
    を除去するものである請求項１記載の製造方法。
  9. 【請求項９】 陰極用基板の外形が、チップサイズパッ
    ケージ用インターポーザを複数配列し得る大きさであ
    り、上記〜の工程を経て、前記陰極用基板上に個々
    に分断可能な状態で集合した複数のチップサイズパッケ
    ージ用インターポーザを形成するものである請求項１記
    載の製造方法。
  10. 【請求項１０】 上記の工程において、陰極用基板が
    複数のインターポーザを個別に囲んで支持するフレーム
    として残るように、および／または、陰極用基板が複数
    のインターポーザを包括的に囲んで支持するフレームと
    して残るように、陰極用基板を除去するものである請求
    項９記載の製造方法。
  11. 【請求項１１】 周囲に金属製フレームを有するチップ
    サイズパッケージ用インターポーザ。
  12. 【請求項１２】 複数のチップサイズパッケージ用イン
    ターポーザがシート状をなすように一体的に集合し、全
    てのチップサイズパッケージ用インターポーザを包括的
    に囲むように、このシート状物の周囲に金属製フレーム
    が設けられている、チップサイズパッケージ用インター
    ポーザの中間部材。
  13. 【請求項１３】 複数のチップサイズパッケージ用イン
    ターポーザがシート状をなすように一体的に集合し、個
    々のチップサイズパッケージ用インターポーザの周囲に
    金属製フレームが設けられている、チップサイズパッケ
    ージ用インターポーザの中間部材。
JP11224221A 1999-04-02 1999-08-06 チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 Pending JP2000349198A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11224221A JP2000349198A (ja) 1999-04-02 1999-08-06 チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
TW089106178A TWI224487B (en) 1999-04-02 2000-04-01 Interposer for chip size package and method for manufacturing the same
US09/541,898 US6379159B1 (en) 1999-04-02 2000-04-03 Interposer for chip size package and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-96918 1999-04-02
JP9691899 1999-04-02
JP11224221A JP2000349198A (ja) 1999-04-02 1999-08-06 チップサイズパッケージ用インターポーザ及びその製造方法と中間部材

Publications (1)

Publication Number Publication Date
JP2000349198A true JP2000349198A (ja) 2000-12-15

Family

ID=26438072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11224221A Pending JP2000349198A (ja) 1999-04-02 1999-08-06 チップサイズパッケージ用インターポーザ及びその製造方法と中間部材

Country Status (3)

Country Link
US (1) US6379159B1 (ja)
JP (1) JP2000349198A (ja)
TW (1) TWI224487B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
US8298872B2 (en) 2009-12-10 2012-10-30 Nitto Denko Corporation Manufacturing method for semiconductor device
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US6969909B2 (en) 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
TW201446083A (zh) * 2013-05-17 2014-12-01 Microcosm Technology Co Ltd 垂直導電單元及其製造方法
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
CN104486902B (zh) * 2014-11-27 2018-01-16 深圳市华星光电技术有限公司 弯折型印刷电路板
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
CN111640729B (zh) * 2020-04-21 2023-08-18 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH07186323A (ja) 1993-12-24 1995-07-25 Gunze Ltd 導電性フイルム
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
JPH10135598A (ja) 1996-10-30 1998-05-22 Nippon Mektron Ltd 可撓性回路基板の製造法
JP3578581B2 (ja) * 1997-02-28 2004-10-20 富士通株式会社 ベアチップの実装構造および実装方法およびそれに用いるインターポーザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
US8298872B2 (en) 2009-12-10 2012-10-30 Nitto Denko Corporation Manufacturing method for semiconductor device
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate

Also Published As

Publication number Publication date
TWI224487B (en) 2004-11-21
US6379159B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
US6904674B2 (en) Process for manufacturing a printed wiring board
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3949849B2 (ja) チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
TW457602B (en) Flip chip metallization
JP4609074B2 (ja) 配線板及び配線板の製造方法
JP2001267747A (ja) 多層回路基板の製造方法
JP2000106482A (ja) フレキシブル基板製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
TWM512216U (zh) 半導體基板結構與半導體封裝結構
JPH09127157A (ja) プローブ構造の製造方法
JPH06132474A (ja) 半導体装置
JP4352294B2 (ja) 半導体装置の製造方法
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JP3969902B2 (ja) チップサイズパッケージ用インターポーザーの製造方法
JPH11191571A (ja) 半導体装置およびその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
JP4663172B2 (ja) 半導体装置の製造方法
JP4715014B2 (ja) 多層配線基板及びその製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP3947639B2 (ja) チップサイズパッケージ用インターポーザー
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070413