JP2005235982A - 配線基板の製造方法と配線基板、および半導体パッケージ - Google Patents
配線基板の製造方法と配線基板、および半導体パッケージ Download PDFInfo
- Publication number
- JP2005235982A JP2005235982A JP2004042549A JP2004042549A JP2005235982A JP 2005235982 A JP2005235982 A JP 2005235982A JP 2004042549 A JP2004042549 A JP 2004042549A JP 2004042549 A JP2004042549 A JP 2004042549A JP 2005235982 A JP2005235982 A JP 2005235982A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- plating
- forming
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】Ｗ／Ｂ接合とＦＣ接合のための端子という、仕様の異なる２種類の端子を、一方の面に精度良く狭ピッチで配設し、一面側を平坦状に形成した半導体パッケージ用配線基板と、その製法を提供する。
【解決手段】支持基材とするＣｕ板１１０上の一面に、第１の端子部の形状に合わせて第１のレジスト１２０をマスクとして電解めっきを行い、Ｎｉ層１３１、Ａｕ層１３２を形成し、第１のレジストを剥離後、第１の端子部用のめっき層の形成領域と第２の端子部と配線形状に合わせて第２のレジスト１２５をマスクとして電解めっきを行い、Ｎｉ層１４０、Ｃｕ層１５０を形成し、第２の端子部と第１の配線１５０を形成後、各配線層間を接続した状態でＮ層の多層配線層を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成し、Ｃｕ板をエッチング除去し、Ｎｉ層をエッチングして、Ａｕ層を露出させる。
【選択図】 図１
【解決手段】支持基材とするＣｕ板１１０上の一面に、第１の端子部の形状に合わせて第１のレジスト１２０をマスクとして電解めっきを行い、Ｎｉ層１３１、Ａｕ層１３２を形成し、第１のレジストを剥離後、第１の端子部用のめっき層の形成領域と第２の端子部と配線形状に合わせて第２のレジスト１２５をマスクとして電解めっきを行い、Ｎｉ層１４０、Ｃｕ層１５０を形成し、第２の端子部と第１の配線１５０を形成後、各配線層間を接続した状態でＮ層の多層配線層を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成し、Ｃｕ板をエッチング除去し、Ｎｉ層をエッチングして、Ａｕ層を露出させる。
【選択図】 図１
Description
本発明は、配線基板に関し、特に、１方の面に、Ａｕめっきを施した端子部と、Ｃｕ無垢の端子部との２種類の、いずれもアディティブ工法により形成された半導体チップとの接続用の端子部を、それらの表面を一平面上にして形成した配線基板に関する。
近年、半導体パッケージにおいては高集積、高性能化が進み、小サイズ、より高性能なものが要求されている。
これらの半導体パッケージに搭載される半導体チップも、ますます薄小サイズで、狭ピッチ、多ピン（多端子）となってきた。
最近では、半導体チップの多端子化や配線の引き回しに対応すべく、インターポーザとして樹脂を基材とする配線基板が半導体パッケージ用として使用されるようになってきているが、このインターポーザとしての半導体用パッケージ用の樹脂を基材とする配線基板についても、より小サイズ、より高性能という要求に対応すべく、より薄小にし、且つ、狭ピッチの接続端子を実現してきた。
一方、半導体パッケージをより高性能にするために、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）と呼ばれる、複数のチップを搭載した半導体パッケージや、半導体パッケージ自体をスタック構造（積み重ね構造）にする半導体パッケージが、利用されることも多くなっている。
このような構造の半導体パッケージにも、インターポーザとしての樹脂を基材とする配線基板を用いるようになってきている。
これらの半導体パッケージに搭載される半導体チップも、ますます薄小サイズで、狭ピッチ、多ピン（多端子）となってきた。
最近では、半導体チップの多端子化や配線の引き回しに対応すべく、インターポーザとして樹脂を基材とする配線基板が半導体パッケージ用として使用されるようになってきているが、このインターポーザとしての半導体用パッケージ用の樹脂を基材とする配線基板についても、より小サイズ、より高性能という要求に対応すべく、より薄小にし、且つ、狭ピッチの接続端子を実現してきた。
一方、半導体パッケージをより高性能にするために、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）と呼ばれる、複数のチップを搭載した半導体パッケージや、半導体パッケージ自体をスタック構造（積み重ね構造）にする半導体パッケージが、利用されることも多くなっている。
このような構造の半導体パッケージにも、インターポーザとしての樹脂を基材とする配線基板を用いるようになってきている。
これらの半導体パッケージにおいて、狭ピッチな接続端子をもつ半導体チップと半導体パッケージ用の基板との接合には、図６（ａ）に示すようなワイヤボンディング接合（以下、Ｗ／Ｂ接合と言う）や、図６（ｂ）に示すようなフリップチップ接合（以下、ＦＣ接合と言う）が用いられている。
フリップチップ接合の場合は、インターポーザとしての半導体用パッケージ用の基板側の接続パッド表面を０．１〜０．３μｍ程度の薄いＡｕ層、もしくは下地のＣｕ層を剥き出しの状態とし、その上に印刷法等により半田層を形成させる。
また、Ｗ／Ｂ接合の場合は、基板側の接続パッド表面を０．５〜１μｍ程度のＡｕ層とする。
Ｗ／Ｂ接合において、配線基板側の接合用パッド表面のＡｕめっき厚を厚くする理由は、Ｗ／Ｂ接合を行う場合、ワイヤーにＡｕ線、基板側の接合するパッド表面をＡｕめっきとして、Ｗ／Ｂする際に圧力と超音波（振動＋熱）をかけて表面の酸化膜を破壊させてＡｕ−Ａｕ接合させるのが通常であり、ワイヤの受け側であるパッド表面のＡｕめっき層の厚みが薄いと、下地のＮｉ層が露出してしまうため、Ｗ／Ｂ工程時にパッド表面のＡｕめっきの下地のＮｉめっきを露出させないために厚いＡｕ層を必要とする。
ＦＣ接合においては、基板側の接合用パッド部表面のＡｕめっきを薄くする、もしくは基板側の接合するをＣｕ無垢とすることが通常である。
ＦＣ接合では、基板側の接合用パッド部をＡｕめっき、もしくはＣｕ無垢とし、チップ側にＡｕバンプ−基板側に半田をつけ接続する方法と、チップ側に半田ボール、基板側に半田プリコートして接合する方法が一般的で、いずれも接合部に半田を用いる。
はんだ付け信頼性を損なわないために、Ｓｎ−Ｐｂ系半田を使用する接合の場合には、基板側の接合するパッドにＡｕめっきを用いないで、Ｃｕ無垢あるいはＣｕ上をフラックスで覆った状態にすることも多い。
ＦＣ接合において基板側の接合するパッドのＡｕめっきを薄くする理由は、基板側受けパッド部をＡｕめっきして行う場合、Ａｕは、錫系の半田に容易に溶食されやすく、半田とＡｕめっきとの間に生成される金属間化合物の部分で機械的強度が低減し、剥離が生じやすくなるが、Ａｕめっきの厚みを薄くすることにより、前述の金属間化合物の生成割合が小さくなり、機械的強度への影響は実質的になくすことができるためである。
フリップチップ接合の場合は、インターポーザとしての半導体用パッケージ用の基板側の接続パッド表面を０．１〜０．３μｍ程度の薄いＡｕ層、もしくは下地のＣｕ層を剥き出しの状態とし、その上に印刷法等により半田層を形成させる。
また、Ｗ／Ｂ接合の場合は、基板側の接続パッド表面を０．５〜１μｍ程度のＡｕ層とする。
Ｗ／Ｂ接合において、配線基板側の接合用パッド表面のＡｕめっき厚を厚くする理由は、Ｗ／Ｂ接合を行う場合、ワイヤーにＡｕ線、基板側の接合するパッド表面をＡｕめっきとして、Ｗ／Ｂする際に圧力と超音波（振動＋熱）をかけて表面の酸化膜を破壊させてＡｕ−Ａｕ接合させるのが通常であり、ワイヤの受け側であるパッド表面のＡｕめっき層の厚みが薄いと、下地のＮｉ層が露出してしまうため、Ｗ／Ｂ工程時にパッド表面のＡｕめっきの下地のＮｉめっきを露出させないために厚いＡｕ層を必要とする。
ＦＣ接合においては、基板側の接合用パッド部表面のＡｕめっきを薄くする、もしくは基板側の接合するをＣｕ無垢とすることが通常である。
ＦＣ接合では、基板側の接合用パッド部をＡｕめっき、もしくはＣｕ無垢とし、チップ側にＡｕバンプ−基板側に半田をつけ接続する方法と、チップ側に半田ボール、基板側に半田プリコートして接合する方法が一般的で、いずれも接合部に半田を用いる。
はんだ付け信頼性を損なわないために、Ｓｎ−Ｐｂ系半田を使用する接合の場合には、基板側の接合するパッドにＡｕめっきを用いないで、Ｃｕ無垢あるいはＣｕ上をフラックスで覆った状態にすることも多い。
ＦＣ接合において基板側の接合するパッドのＡｕめっきを薄くする理由は、基板側受けパッド部をＡｕめっきして行う場合、Ａｕは、錫系の半田に容易に溶食されやすく、半田とＡｕめっきとの間に生成される金属間化合物の部分で機械的強度が低減し、剥離が生じやすくなるが、Ａｕめっきの厚みを薄くすることにより、前述の金属間化合物の生成割合が小さくなり、機械的強度への影響は実質的になくすことができるためである。
しかし、ＳＩＰの場合、例えば図６（ｃ）に示すように、複数のチップを搭載するためにＷ／Ｂ接合とＦＣ接合の両方の端子接合方法が用いられることが多くなってきている。 このような場合には、Ｗ／Ｂ接合のための基板側端子と、ＦＣ接合のための基板側端子とで、異なる端子の表面仕様とすることが必要となる。
しかし、狭ピッチな接続端子をもつ半導体チップと接続するためには、これと接続する配線基板も、その端子を精度良く狭いピッチで配設することが要求され、特に、ＦＣ接合する場合には、この要求は強い。
また、ＦＣ接合する場合には、導体チップと接続する側の一面に狭ピッチな接続端子部全体がほぼ平坦であることが好ましい。
したがって、半導体チップと接続する側の一面に、Ｗ／Ｂ接合のための基板側端子と、ＦＣ接合のための基板側端子との、異なる表面仕様の端子を２種配する場合には、接続端子を狭ピッチで配設でき、異なる表面仕様の端子を２種配することができ、更に半導体チップと接続する側の一面全体がほぼ平坦であることが好ましい。
このような、狭ピッチな接続端子をもつ半導体チップと接続するための、端子を精度良く狭いピッチで配設した配線基板の製造方法として、特開２００３−２０９３６６号公報にて開示されているように、図３〜図４にその製造工程を示す、コア基材を用いない、配線形成方法を採る製造方法が知られている。
しかしながら、この製造方法の場合、以下に説明するように、半導体チップと接続するための、端子を、その一面に精度良く狭いピッチで配設した配線基板を得ることはできるが、一面に異なる２つの表面仕様の端子を形成するものではない。
この製造方法の場合、半導体チップと接続する側の一面全体がほぼ平坦であり、この点では好ましい。
特開２００３−２０９３６６号公報
しかし、狭ピッチな接続端子をもつ半導体チップと接続するためには、これと接続する配線基板も、その端子を精度良く狭いピッチで配設することが要求され、特に、ＦＣ接合する場合には、この要求は強い。
また、ＦＣ接合する場合には、導体チップと接続する側の一面に狭ピッチな接続端子部全体がほぼ平坦であることが好ましい。
したがって、半導体チップと接続する側の一面に、Ｗ／Ｂ接合のための基板側端子と、ＦＣ接合のための基板側端子との、異なる表面仕様の端子を２種配する場合には、接続端子を狭ピッチで配設でき、異なる表面仕様の端子を２種配することができ、更に半導体チップと接続する側の一面全体がほぼ平坦であることが好ましい。
このような、狭ピッチな接続端子をもつ半導体チップと接続するための、端子を精度良く狭いピッチで配設した配線基板の製造方法として、特開２００３−２０９３６６号公報にて開示されているように、図３〜図４にその製造工程を示す、コア基材を用いない、配線形成方法を採る製造方法が知られている。
しかしながら、この製造方法の場合、以下に説明するように、半導体チップと接続するための、端子を、その一面に精度良く狭いピッチで配設した配線基板を得ることはできるが、一面に異なる２つの表面仕様の端子を形成するものではない。
この製造方法の場合、半導体チップと接続する側の一面全体がほぼ平坦であり、この点では好ましい。
ここで、図３〜図４に示す半導体用パッケージ用の配線基板の作製方法を簡単に説明しておく。
先ず、支持基材とするＣｕ板３１０（図３（ａ））上にレジスト３２０を製版し（図３（ｂ））、レジスト３２０を耐めっきマスクとして電解めっきにより、順にＮｉ層、Ａｕ層、Ｎｉ層、Ｃｕ層を形成し（図３（ｃ））、レジスト３２０を剥離して第１層目の配線として端子部３３０を形成する。（図３（ｄ））
ここでは、端子部を第１層目の配線と言う。
尚、場合によっては、上記Ｎｉ層、Ａｕ層、Ｎｉ層、Ｃｕ層に代え、順にＮｉ層、Ｃｕ層を配設することもある。
次に、絶縁性樹脂３４０をラミネートし、レーザによりブラインドビア形成用の孔３４５を開けた（図３（ｅ））後、必要に応じデスミア処理を行い、順に、Ｃｕ無電解めっき、レジスト製版、Ｃｕ電解めっきによる回路形成、レジスト剥離、不要のＣｕ無電解めっきのエッチングの各処理を行い、ブラインドビア３１８を形成とともに第２層目の配線３１５を形成する。（図４（ｆ））
尚、このように、配線部をめっき形成し、エッチングを伴う処理を行い回路を形成する方法をセミアディティブ工法と言い、また、これに対し、エッチングを行わず配線部を選択めっきのみで形成する方法をアディティブ工法と言い、積層した導電層（Ｃｕ層）を選択エッチングして配線部を形成する方法をサブトラクティブ工法と言う。
次に、第２層目の配線３１５にカバーレイヤーが必要な場合は、２層目の配線３１５を覆うようにソルダーレジスト層３６０を形成し、２層目の配線３１５の所定の端子形成領域が露出するようにソルダーレジスト層３６０の開孔部３６５を形成する。（図４（ｇ）） 次に、前記Ｃｕ板３１０を給電層として電解めっきにより、ソルダーレジスト層３６０の開孔部３６０から露出した配線部３１５の端子形成領域上に、順に、Ｎｉ層、Ａｕ層を析出する。（図４（ｈ））
その後、支持基材とするＣｕ板３１０をエッチングにて除去し、更に、Ｃｕ板３１０のエッチング除去によりにより露出したＮｉ層をエッチングにて除去し、目的とする配線基板を得る。（図４（ｉ））
従来は、このようにして、端子部３３０、端子部３８０にめっき被膜が形成された状態で配線基板が形成されていたため、第１層目の配線（端子部３３０）側をチップ搭載面とする場合、第１層目の端子部３３０の表面は同一厚みの全面Ａｕとなり、Ａｕめっき層の厚さが異なる仕様の、Ｗ／Ｂ接合用、ＦＣ接合用の表面めっき仕様を同時に満たした配線基板を得ることができなかった。
先ず、支持基材とするＣｕ板３１０（図３（ａ））上にレジスト３２０を製版し（図３（ｂ））、レジスト３２０を耐めっきマスクとして電解めっきにより、順にＮｉ層、Ａｕ層、Ｎｉ層、Ｃｕ層を形成し（図３（ｃ））、レジスト３２０を剥離して第１層目の配線として端子部３３０を形成する。（図３（ｄ））
ここでは、端子部を第１層目の配線と言う。
尚、場合によっては、上記Ｎｉ層、Ａｕ層、Ｎｉ層、Ｃｕ層に代え、順にＮｉ層、Ｃｕ層を配設することもある。
次に、絶縁性樹脂３４０をラミネートし、レーザによりブラインドビア形成用の孔３４５を開けた（図３（ｅ））後、必要に応じデスミア処理を行い、順に、Ｃｕ無電解めっき、レジスト製版、Ｃｕ電解めっきによる回路形成、レジスト剥離、不要のＣｕ無電解めっきのエッチングの各処理を行い、ブラインドビア３１８を形成とともに第２層目の配線３１５を形成する。（図４（ｆ））
尚、このように、配線部をめっき形成し、エッチングを伴う処理を行い回路を形成する方法をセミアディティブ工法と言い、また、これに対し、エッチングを行わず配線部を選択めっきのみで形成する方法をアディティブ工法と言い、積層した導電層（Ｃｕ層）を選択エッチングして配線部を形成する方法をサブトラクティブ工法と言う。
次に、第２層目の配線３１５にカバーレイヤーが必要な場合は、２層目の配線３１５を覆うようにソルダーレジスト層３６０を形成し、２層目の配線３１５の所定の端子形成領域が露出するようにソルダーレジスト層３６０の開孔部３６５を形成する。（図４（ｇ）） 次に、前記Ｃｕ板３１０を給電層として電解めっきにより、ソルダーレジスト層３６０の開孔部３６０から露出した配線部３１５の端子形成領域上に、順に、Ｎｉ層、Ａｕ層を析出する。（図４（ｈ））
その後、支持基材とするＣｕ板３１０をエッチングにて除去し、更に、Ｃｕ板３１０のエッチング除去によりにより露出したＮｉ層をエッチングにて除去し、目的とする配線基板を得る。（図４（ｉ））
従来は、このようにして、端子部３３０、端子部３８０にめっき被膜が形成された状態で配線基板が形成されていたため、第１層目の配線（端子部３３０）側をチップ搭載面とする場合、第１層目の端子部３３０の表面は同一厚みの全面Ａｕとなり、Ａｕめっき層の厚さが異なる仕様の、Ｗ／Ｂ接合用、ＦＣ接合用の表面めっき仕様を同時に満たした配線基板を得ることができなかった。
上記のように、ＳＩＰの場合等、インターポーザとしての半導体パッケージ用の樹脂を基材とする配線基板で、その一面においてＷ／Ｂ接合とＦＣ接合の両方の端子接合方法が用いられることがあるが、用いられる配線基板において、Ｗ／Ｂ接合のための端子、ＦＣ接合のための端子という、仕様の異なる２種類の端子を、その一方の側に、精度良く、狭ピッチで、且つ前記一方の側を平坦状にして形成することは、図３〜図４に示す従来の配線基板の製造方法ではできず、この対応が求められていた。
本発明は、これに対応するもので、具体的には、Ｗ／Ｂ接合のための端子、ＦＣ接合のための端子という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板と、その製造方法を提供しようとするものである。
本発明は、これに対応するもので、具体的には、Ｗ／Ｂ接合のための端子、ＦＣ接合のための端子という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板と、その製造方法を提供しようとするものである。
本発明の配線基板の製造方法は、１方の側に、その表面にＡｕめっき層を被膜した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、他方の面に配線基板へ接続するための端子部を備えた配線基板の製造方法であって、順に、（ａ）支持基材とするＣｕ板上の一面全面に、形成しようとする前記第１の端子部の形状に合わせて、第１のレジストを配設し、第１のレジストを耐めっきマスクとして電解めっきを行い、順に、Ｎｉ層、Ａｕ層を形成し、第１の端子部用のめっき層の形成を行う第１の端子めっき工程と、（ｂ）第１のレジストを剥離した後、前記第１の端子部用のめっき層の形成領域、および、Ｃｕ板側に形成しようとするＣｕ無垢の第２の端子部を含み、形成しようとする配線の形状に合わせて、第２のレジストを配設し、第２のレジストを耐めっきマスクとして電解めっき法により順にＮｉ層、Ｃｕ層を析出させ、Ｃｕ無垢の第２の端子部を含む第１の配線を形成する第１の配線形成工程と、（ｃ）第２のレジストを剥離した後、アディティブ工法、セミアディティブ工法、サブトラックティブ工法等により配線層を１層以上、前記第１の配線を含めて、各配線層間を接続した状態で形成し、所望の配線層数Ｎ（但しＮは２以上の整数）の多層配線とする配線層形成工程と、（ｄ）Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程と、（ｅ）Ｃｕ板をエッチング除去し、更に、Ｃｕ板をエッチング除去により露出したＮｉ層をエッチングして、第１の端子めっき工程で形成したＡｕ層を露出させた状態とするＮｉエッチング工程とを、行うことを特徴とするものである。
そして、上記の配線基板の製造方法であって、配線層形成工程後、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域を開口して露出させて、Ｎ層目配線層を覆うように絶縁性の樹脂層（ソルダーレジスト層等）を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程を行うことを特徴とするものである。
そしてまた、上記のいずれかの配線基板の製造方法であって、Ｎ＝２であり、２層目の配線層の形成およびブラインドビアの形成は、第２のレジストを剥離した後、絶縁性の樹脂をラミネートし、レーザによりブラインドビア形成用の孔を開け、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、不要のＣｕ無電解めっき層のエッチングを経て、ブラインドビア形成とともに第２層目の配線を形成する、セミアディティブ工法によるものであることを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、インターポーザとしての半導体パッケージ用の配線基板の製造方法であることを特徴とするものである。
尚、ここで、Ｎ層目の配線層とは、第１の配線がある 1層目の配線層からＮ層目となる配線層のことである。
そして、上記の配線基板の製造方法であって、配線層形成工程後、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域を開口して露出させて、Ｎ層目配線層を覆うように絶縁性の樹脂層（ソルダーレジスト層等）を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程を行うことを特徴とするものである。
そしてまた、上記のいずれかの配線基板の製造方法であって、Ｎ＝２であり、２層目の配線層の形成およびブラインドビアの形成は、第２のレジストを剥離した後、絶縁性の樹脂をラミネートし、レーザによりブラインドビア形成用の孔を開け、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、不要のＣｕ無電解めっき層のエッチングを経て、ブラインドビア形成とともに第２層目の配線を形成する、セミアディティブ工法によるものであることを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、インターポーザとしての半導体パッケージ用の配線基板の製造方法であることを特徴とするものである。
尚、ここで、Ｎ層目の配線層とは、第１の配線がある 1層目の配線層からＮ層目となる配線層のことである。
本発明の配線基板は、１方の側に、Ａｕめっきを施した端子部と、Ｃｕ無垢の端子部との２種類の、いずれもアディティブ工法により形成された半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成している配線基板であることを特徴とするものである。
そして、上記の配線基板であって、インターポーザとしての半導体パッケージ用の配線基板であることを特徴とするものである。
そして、上記の配線基板であって、インターポーザとしての半導体パッケージ用の配線基板であることを特徴とするものである。
本発明の半導体パッケージは、請求項６に記載の配線基板を用いていることを特徴とするものである。
（作用）
本発明の配線基板の製造方法は、このような構成にすることにより、Ｗ／Ｂ接合のためのＡｕめっきを施した端子部、ＦＣ接合のためのＣｕ無垢の端子部という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板を製造する、配線基板の製造方法の提供を可能としている。
本発明においては、第１の配線形成工程により形成されるＣｕ層（配線形成層）は、いずれも、支持基材であるＣｕ板上に形成されたＮｉ層を介して形成されていることにより、第２の端子めっき工程の後に行うＣｕ板の除去を、Ｃｕが無垢の端子部を含む配線部を損なうことなく選択的に除去できるものとしている。
尚、本発明によれば、第１層目のＣｕ導体からなる配線は、絶縁層に完全に埋め込まれた形状となり、強固に固定され、更に、Ｃｕと絶縁層との境界に段差も生じないため、Ｃｕ導体剥き出しになる部分において、表面の平坦性を実現することができる。
ＦＣ接合において、アンダーフィラー接着（アンダーフィル樹脂による接着）の際、平坦性が悪いと、気泡発生の原因となり、剥れが発生することがあるが、本発明の製造方法では、半導体チップ搭載側を平坦性を良くすることができ、剥れが発生しずらいものとできる。
また、第１の配線側のＷ／Ｂ接合のためのＡｕめっきを施した端子部の表面も絶縁層の内側に配置されるため、強固に保持できる。
Ｎ層目の配線層にカバーレイヤーが必要な場合には、配線層形成工程後、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域を開口して露出させて、Ｎ層目配線層を覆うように絶縁性の樹脂層（ソルダーレジスト層等）を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程を行う形態も挙げられる。
Ｎ＝２で、２層目の配線層の形成およびブラインドビアの形成は、第２のレジストを剥離した後、絶縁性の樹脂をラミネートし、レーザによりブラインドビア形成用の孔を開け、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、不要のＣｕ無電解めっき層のエッチングを経て、ブラインドビア形成とともに第２層目の配線を形成する、セミアディティブ工法を採ることにより、第２層目の配線を微細に形成することができ、且つ、全体を薄く形成することを可能としている。
本発明の配線基板の製造方法は、このような構成にすることにより、Ｗ／Ｂ接合のためのＡｕめっきを施した端子部、ＦＣ接合のためのＣｕ無垢の端子部という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板を製造する、配線基板の製造方法の提供を可能としている。
本発明においては、第１の配線形成工程により形成されるＣｕ層（配線形成層）は、いずれも、支持基材であるＣｕ板上に形成されたＮｉ層を介して形成されていることにより、第２の端子めっき工程の後に行うＣｕ板の除去を、Ｃｕが無垢の端子部を含む配線部を損なうことなく選択的に除去できるものとしている。
尚、本発明によれば、第１層目のＣｕ導体からなる配線は、絶縁層に完全に埋め込まれた形状となり、強固に固定され、更に、Ｃｕと絶縁層との境界に段差も生じないため、Ｃｕ導体剥き出しになる部分において、表面の平坦性を実現することができる。
ＦＣ接合において、アンダーフィラー接着（アンダーフィル樹脂による接着）の際、平坦性が悪いと、気泡発生の原因となり、剥れが発生することがあるが、本発明の製造方法では、半導体チップ搭載側を平坦性を良くすることができ、剥れが発生しずらいものとできる。
また、第１の配線側のＷ／Ｂ接合のためのＡｕめっきを施した端子部の表面も絶縁層の内側に配置されるため、強固に保持できる。
Ｎ層目の配線層にカバーレイヤーが必要な場合には、配線層形成工程後、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域を開口して露出させて、Ｎ層目配線層を覆うように絶縁性の樹脂層（ソルダーレジスト層等）を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程を行う形態も挙げられる。
Ｎ＝２で、２層目の配線層の形成およびブラインドビアの形成は、第２のレジストを剥離した後、絶縁性の樹脂をラミネートし、レーザによりブラインドビア形成用の孔を開け、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、不要のＣｕ無電解めっき層のエッチングを経て、ブラインドビア形成とともに第２層目の配線を形成する、セミアディティブ工法を採ることにより、第２層目の配線を微細に形成することができ、且つ、全体を薄く形成することを可能としている。
本発明の配線基板は、このような構成にすることにより、Ｗ／Ｂ接合のためのＡｕめっきを施した端子部、ＦＣ接合のためのＣｕ無垢の端子部という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板の提供を可能としている。
本発明は、上記のように、Ｗ／Ｂ接合のためのＡｕめっきを施した端子部、ＦＣ接合のためのＣｕ無垢の端子部という、仕様の異なる２種類の端子を、その一方の面に、精度良く、狭ピッチで配設し、且つ前記一方側を平坦状にして形成したインターポーザとしての半導体パッケージ用の配線基板と、その製造方法の提供を可能とした。
これにより、複数のチップを搭載するＳＩＰにおいて、半導体チップと配線基板基板の接合の選択肢が広がり、組立て性、接合信頼性が向上する。
また、半導体パッケージの高集積、高性能化、薄型化が可能となり、高集積に適した半導体装置を実現することができる。
また、複数のチップを搭載するＳＩＰにおいて、半導体チップと配線基板の接合の選択肢が広がることで、配線基板設計時の配線デザインの自由度が増し、設計コストが削減される。
また、第１層目のＣｕ導体からなる配線は、絶縁層に完全に埋め込まれた形状となり、Ｃｕと絶縁層との境界に段差も生じないため、Ｃｕ導体剥き出しになる部分において、表面の平坦性を実現することができ、半導体チップの実装上有利である。
これにより、複数のチップを搭載するＳＩＰにおいて、半導体チップと配線基板基板の接合の選択肢が広がり、組立て性、接合信頼性が向上する。
また、半導体パッケージの高集積、高性能化、薄型化が可能となり、高集積に適した半導体装置を実現することができる。
また、複数のチップを搭載するＳＩＰにおいて、半導体チップと配線基板の接合の選択肢が広がることで、配線基板設計時の配線デザインの自由度が増し、設計コストが削減される。
また、第１層目のＣｕ導体からなる配線は、絶縁層に完全に埋め込まれた形状となり、Ｃｕと絶縁層との境界に段差も生じないため、Ｃｕ導体剥き出しになる部分において、表面の平坦性を実現することができ、半導体チップの実装上有利である。
本発明の実施の形態を図に基づいて説明する。
図１は本発明の配線基板の製造方法の実施の形態の１例の一部製造工程図で、図２は図１に続く製造工程図で、図３は従来の配線基板の製造方法の一部製造工程図で、図４は図３に続く製造工程図で、図５は半導体パッケージにおける本発明の配線基板と半導体チップとの接合形態を示したものである。
図１〜図５中、１１０はＣｕ板（支持基板とも言う）、１２０はレジスト（第１のレジストとも言う）、１２１は（レジストの）開口、１２５はレジスト（第２のレジストとも言う）、１２６は（レジストの）開口、１３０は端子部、１３１はＮｉ層、１３２はＡｕ層、１４０はＮｉ層、１５０は配線（第１の配線層の配線あるいは単にＣｕ層とも言う）、１５０Ａは端子部、１５５は配線（第２の配線層の配線とも言う）、１５８、１５９はブラインドビア、１６０は絶縁性樹脂層、１７０は絶縁性の樹脂層（ソルダーレジスト層等）、１７５は（絶縁性の樹脂層の）開口、１８０は端子部、１８１はＮｉ層、１８２はＡｕ層、５１０は配線基板、５２０は絶縁性の樹脂層、５３０は端子、５３１は配線（第１の配線層の配線とも言う）、５３１Ａは端子、５３２はＮｉ層、５３３はＡｕ層、５３５は配線（第２の配線層の配線とも言う）、５３６はＮｉ層、５３７はＡｕ層、５３８、５３９はブラインドビア、５５０は絶縁性の樹脂層（ソルダーレジスト層等）、５６０、５６５は半導体チップ、５６１、５６２は端子（パッドとも言う）、５６３は半田ボール、５６４はアンダーフィラー、５６７はボンディングワイヤ、５６８は接着剤層、５７０は半田ボールである。
図１は本発明の配線基板の製造方法の実施の形態の１例の一部製造工程図で、図２は図１に続く製造工程図で、図３は従来の配線基板の製造方法の一部製造工程図で、図４は図３に続く製造工程図で、図５は半導体パッケージにおける本発明の配線基板と半導体チップとの接合形態を示したものである。
図１〜図５中、１１０はＣｕ板（支持基板とも言う）、１２０はレジスト（第１のレジストとも言う）、１２１は（レジストの）開口、１２５はレジスト（第２のレジストとも言う）、１２６は（レジストの）開口、１３０は端子部、１３１はＮｉ層、１３２はＡｕ層、１４０はＮｉ層、１５０は配線（第１の配線層の配線あるいは単にＣｕ層とも言う）、１５０Ａは端子部、１５５は配線（第２の配線層の配線とも言う）、１５８、１５９はブラインドビア、１６０は絶縁性樹脂層、１７０は絶縁性の樹脂層（ソルダーレジスト層等）、１７５は（絶縁性の樹脂層の）開口、１８０は端子部、１８１はＮｉ層、１８２はＡｕ層、５１０は配線基板、５２０は絶縁性の樹脂層、５３０は端子、５３１は配線（第１の配線層の配線とも言う）、５３１Ａは端子、５３２はＮｉ層、５３３はＡｕ層、５３５は配線（第２の配線層の配線とも言う）、５３６はＮｉ層、５３７はＡｕ層、５３８、５３９はブラインドビア、５５０は絶縁性の樹脂層（ソルダーレジスト層等）、５６０、５６５は半導体チップ、５６１、５６２は端子（パッドとも言う）、５６３は半田ボール、５６４はアンダーフィラー、５６７はボンディングワイヤ、５６８は接着剤層、５７０は半田ボールである。
はじめに、本発明の配線基板の実施の形態例の１例を図１〜図２に基づいて説明する。 本例の配線基板の製造方法は、１方の側に、Ｗ／Ｂ接合用のその表面にＡｕめっきを施した第１の端子部と、ＦＣ接合用のＣｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、他方の面に配線基板へ接続するための端子部を備えたインターポーザとしての半導体パッケージ用の配線基板で、配線層を表裏の２層だけとする配線基板を製造するものである。
先ず、支持基材とするＣｕ板１１０（図１（ａ））上の一面全面に、形成しようとする前記第１の端子部の形状に合わせて、第１のレジスト１２０を配設し（図１（ｂ））、第１のレジスト１２０を耐めっきマスクとして電解めっきを行い、順に、Ｎｉ層１３１、Ａｕ層１３２を形成し、第１の端子部用のめっき層の形成を行う。（図１（ｃ））
第１のレジストとしては、所望の解像性を有し、行うＮｉめっき、Ａｕめっきに耐えるもので、処理性の良いものが好ましい。
尚、Ｎｉ層１３１はＡｕ層１３２の下地層であるが、Ｎｉ層１３１を配設することにより、Ａｕ層１３２をレジスト１２０の開口１２１内に納めることができ、結果、後にＮｉ層１３１を除去し、端子の表面にＡｕ層を露出させる際に、その領域を精度良く形成できるものとしている。
Ｎｉ層１３１を配設しないで、Ｃｕ板１１０上に直接Ａｕ層を設ける場合にはＡｕ層がレジスト１２０とＣｕ層１１０との間にしみ込むことがあり、これにより、端子の表面にＡｕ層を露出させる際に、その領域を精度良く形成できない場合がある。
本例では、Ｎｉ層１３１の厚みは、このような目的を達成することができる厚さであれば良い。
Ａｕ層１３２の厚みは、Ｗ／Ｂ接合に耐える厚さで、通常、０．５μｍ〜１．０μｍとする。
先ず、支持基材とするＣｕ板１１０（図１（ａ））上の一面全面に、形成しようとする前記第１の端子部の形状に合わせて、第１のレジスト１２０を配設し（図１（ｂ））、第１のレジスト１２０を耐めっきマスクとして電解めっきを行い、順に、Ｎｉ層１３１、Ａｕ層１３２を形成し、第１の端子部用のめっき層の形成を行う。（図１（ｃ））
第１のレジストとしては、所望の解像性を有し、行うＮｉめっき、Ａｕめっきに耐えるもので、処理性の良いものが好ましい。
尚、Ｎｉ層１３１はＡｕ層１３２の下地層であるが、Ｎｉ層１３１を配設することにより、Ａｕ層１３２をレジスト１２０の開口１２１内に納めることができ、結果、後にＮｉ層１３１を除去し、端子の表面にＡｕ層を露出させる際に、その領域を精度良く形成できるものとしている。
Ｎｉ層１３１を配設しないで、Ｃｕ板１１０上に直接Ａｕ層を設ける場合にはＡｕ層がレジスト１２０とＣｕ層１１０との間にしみ込むことがあり、これにより、端子の表面にＡｕ層を露出させる際に、その領域を精度良く形成できない場合がある。
本例では、Ｎｉ層１３１の厚みは、このような目的を達成することができる厚さであれば良い。
Ａｕ層１３２の厚みは、Ｗ／Ｂ接合に耐える厚さで、通常、０．５μｍ〜１．０μｍとする。
次いで、第１のレジスト１３０を剥離した（図１（ｄ））後、Ｃｕ板１１０側に形成しようとするＣｕ無垢の端子部を含む配線部の形状に合わせて、第２のレジスト１３５を配設し（図１（ｅ））、第２のレジスト１３５を耐めっきマスクとして電解めっき法によりＣｕを析出させ、Ｃｕ無垢の端子部を含む、Ｃｕ層からなる配線１５０を形成する。（図１（ｆ））
端子部を含め、配線（Ｃｕ層）１５０が形成されている配線部を合わせて、ここでは、第１層目の配線層と言う。
配線１５０は、導電性の面（Ｎｉ層１４０の表面）からは、厚さ５μｍ〜３０μｍ程度が好ましい。
第１層目の配線層のＣｕ層１５０は、いずれも、フォトリソグラフィー法により形成された第２のレジスト１２５の開口から露出した領域に、支持基材であるＣｕ板１１０上に形成されたＮｉ層１４０上に選択的にめっき形成されるもので、精度良く、微細に形成することができる。
第２のレジスト１２５としては、所望の解像性を有し、行うＣｕめっきに耐えるもので、処理性の良いものが好ましい。
端子部を含め、配線（Ｃｕ層）１５０が形成されている配線部を合わせて、ここでは、第１層目の配線層と言う。
配線１５０は、導電性の面（Ｎｉ層１４０の表面）からは、厚さ５μｍ〜３０μｍ程度が好ましい。
第１層目の配線層のＣｕ層１５０は、いずれも、フォトリソグラフィー法により形成された第２のレジスト１２５の開口から露出した領域に、支持基材であるＣｕ板１１０上に形成されたＮｉ層１４０上に選択的にめっき形成されるもので、精度良く、微細に形成することができる。
第２のレジスト１２５としては、所望の解像性を有し、行うＣｕめっきに耐えるもので、処理性の良いものが好ましい。
次いで、第２のレジスト１２５を剥離した（図１（ｇ））後、本例ではセミアディティブ工法により、第１層目の配線層上に、絶縁性樹脂層１６０を介して第２層目の配線層の配線１５５および第１層目の配線層の配線と第２層目の配線層の配線とを接続するためのブラインドビア１５８、１５９を形成する。（図２（ｈ））
第２層目の配線層の配線１５５の形成およびブラインドビア１５８、１５９の形成は、簡単には、第２のレジスト１２５を剥離した後、絶縁性樹脂層１６０をラミネートし、レーザによりブラインドビア形成用の孔を開け、必要に応じてデスミア処理を施し、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、露出している不要のＣｕ無電解めっきによる無電解Ｃｕめっき層をフラッシュエッチングにて除去するエッチング工程を経て、ブラインドビア１５８、１５９形成とともに第２層目の配線１５５を形成する。
ここでのフラッシュエッチングするためのエッチング液としては、過酸化水素、硫酸、過硫酸アンモニウム、過硫酸ナトリウム、塩酸、硝酸、塩化第２鉄、塩化銅、シアン系、有機系エッチング液やこれらの混合物等が用いられる。
配線部１５５は、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましいが、その作製においてブラインドビア形成を確実に行うため、例えば、絶縁性樹脂層１６０の厚さ８５μｍでレーザ照射側の孔径１００μｍ、反対側の孔径７０μｍの場合、通常は、厚さ１０μｍ〜３０μｍ程度となる。
無電解Ｃｕめっき層は、公知の方法により形成されるもので、配線１５５、ブラインドビアの導通部を形成するための電解Ｃｕめっきを施す際の、通電層となる厚さがあり、フラッシュエッチングにて不要の無電解ＣｕめっきによるＣｕ層が、他を損傷せずに容易に除去できる厚さであれば良い。
絶縁性樹脂層１６０としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が挙げられる。
レーザ光としては、ＣＯ2 レーザあるいはＵＶレーザが絶縁性樹脂層１６０の材質に合せて用いられる。
第２層目の配線層の配線１５５の形成およびブラインドビア１５８、１５９の形成は、簡単には、第２のレジスト１２５を剥離した後、絶縁性樹脂層１６０をラミネートし、レーザによりブラインドビア形成用の孔を開け、必要に応じてデスミア処理を施し、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、露出している不要のＣｕ無電解めっきによる無電解Ｃｕめっき層をフラッシュエッチングにて除去するエッチング工程を経て、ブラインドビア１５８、１５９形成とともに第２層目の配線１５５を形成する。
ここでのフラッシュエッチングするためのエッチング液としては、過酸化水素、硫酸、過硫酸アンモニウム、過硫酸ナトリウム、塩酸、硝酸、塩化第２鉄、塩化銅、シアン系、有機系エッチング液やこれらの混合物等が用いられる。
配線部１５５は、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましいが、その作製においてブラインドビア形成を確実に行うため、例えば、絶縁性樹脂層１６０の厚さ８５μｍでレーザ照射側の孔径１００μｍ、反対側の孔径７０μｍの場合、通常は、厚さ１０μｍ〜３０μｍ程度となる。
無電解Ｃｕめっき層は、公知の方法により形成されるもので、配線１５５、ブラインドビアの導通部を形成するための電解Ｃｕめっきを施す際の、通電層となる厚さがあり、フラッシュエッチングにて不要の無電解ＣｕめっきによるＣｕ層が、他を損傷せずに容易に除去できる厚さであれば良い。
絶縁性樹脂層１６０としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が挙げられる。
レーザ光としては、ＣＯ2 レーザあるいはＵＶレーザが絶縁性樹脂層１６０の材質に合せて用いられる。
次いで、本例は第２層目の配線層の配線１５５にカバーレイヤーが必要な場合で、第２層目の配線層の端子部を形成する領域を開口して露出させて、第２層目配線層の配線を覆うように絶縁性の樹脂層（ソルダーレジスト層等）１７０を形成し、Ｃｕ板１１０を給電層として電解めっきを行い、第２層目の配線層の端子部を形成する領域に、選択的に、順にＮｉ層１８１、Ａｕ層１８２を形成する。（図２（ｉ））
通常、感光性の絶縁性の樹脂層（ソルダーレジスト層等）を所定のフォトマスク等を用いてマスクマスキング露光し、更に、現像して形成するフォトリソグラフィー法にて、絶縁性の樹脂層（ソルダーレジスト層等）１７０を形成する。
絶縁性の樹脂層（ソルダーレジスト層等）１７０の厚さは、通常、２５μｍ程度とする。
Ａｕ層１８２の厚さは、半田ボール接続するには、通常、０．１μｍ〜０．３μｍ程度とする。
また、Ｎｉ層１８１の厚さは、２μｍ程度と程度とする。
次いで、Ｃｕ板１１０をエッチング除去し（図２（ｊ））、更に、Ｃｕ板１１０をエッチング除去したことにより露出したＮｉ層１３１、Ｎｉ層１４０をエッチング除去して、Ａｕ層１３２を露出させた状態とする。（図２（ｋ））
Ｃｕ板１１０のエッチングは、通常、Ｃｕキレート剤を含むアルカリエッチング液にて行う。
また、Ｎｉ層１３１のエッチングは、Ｃｕのインヒビター（禁止材）と硫酸、過酸化水素等を含む酸性エッチング液にて行う。
このようにして、１方の側に、Ａｕめっきを施した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、）他方の面に配線基板へ接続するための端子部を備えたインターポーザとしての半導体パッケージ用の配線基板で、配線層を表裏の２層だけとする配線基板が製造できる。
通常、感光性の絶縁性の樹脂層（ソルダーレジスト層等）を所定のフォトマスク等を用いてマスクマスキング露光し、更に、現像して形成するフォトリソグラフィー法にて、絶縁性の樹脂層（ソルダーレジスト層等）１７０を形成する。
絶縁性の樹脂層（ソルダーレジスト層等）１７０の厚さは、通常、２５μｍ程度とする。
Ａｕ層１８２の厚さは、半田ボール接続するには、通常、０．１μｍ〜０．３μｍ程度とする。
また、Ｎｉ層１８１の厚さは、２μｍ程度と程度とする。
次いで、Ｃｕ板１１０をエッチング除去し（図２（ｊ））、更に、Ｃｕ板１１０をエッチング除去したことにより露出したＮｉ層１３１、Ｎｉ層１４０をエッチング除去して、Ａｕ層１３２を露出させた状態とする。（図２（ｋ））
Ｃｕ板１１０のエッチングは、通常、Ｃｕキレート剤を含むアルカリエッチング液にて行う。
また、Ｎｉ層１３１のエッチングは、Ｃｕのインヒビター（禁止材）と硫酸、過酸化水素等を含む酸性エッチング液にて行う。
このようにして、１方の側に、Ａｕめっきを施した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、）他方の面に配線基板へ接続するための端子部を備えたインターポーザとしての半導体パッケージ用の配線基板で、配線層を表裏の２層だけとする配線基板が製造できる。
尚、本例では、第１層目の配線層上に、第２層目の配線層をセミアディティブ工法にて形成し、２層の配線層を有する配線基板としたが、第２のレジスト１３５を剥離した後、第１層目の配線層の配線１５０上にアディティブ工法、セミアディティブ工法、サブトラクティブ工法等により配線層を１層以上、前記第１の配線を含めて、各配線層間を接続した状態で形成し、所望の配線層数Ｎ（但しＮは２以上の整数）の多層配線としても、本例と同等、一方の側に、Ａｕめっきを施した端子部と、Ｃｕ無垢の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、他方の面に配線基板へ接続するための端子部を備えた、配線層が２層以上の配線基板が製造できる。
次に、本発明の配線基板の実施の形態例の１例を図２（ｋ）に基づいて説明する。
本例は、図１〜図２に示す製造方法にて形成されたもので、図２（ｋ）に示すように、 １方の側に、Ａｕめっきを施した第１の端子部１３０と、Ｃｕ無垢の第２の端子部１５０Ａとの２種類の、半導体チップとの接続用の端子部を有し、他方側にＡｕめっきを施した端子部１８０を有するもので、且つ、端子部１３０、１５０Ａの領域を含み前記１方の側を平面状にして形成している。
そして、端子部１３０、１５０Ａ側の端子部を含み配線１５０をアディテブ工法により形成している半導体パッケージ用のインターポーザとしての配線基板である。
各部については、上記の図１〜図２に示す製造方法における説明にて代え、省略する。 このような構成にしていることにより、端子部狭ピッチ化に精度良く対応でき、且つ、端子部１３０、１５０Ａ形成側で、半導体チップとのＦＣ接合とＷ／Ｂ接合とを問題なくできるものとしている。
本例の配線基板の変形例としては、配線層が３層以上のものも挙げられる。
このような配線基板は、図１〜図２に示す配線基板の製造方法において、第１層目の配線層上に、第２層目の配線層をセミアディティブ工法にて形成し、２層の配線層を有する配線基板としたが、第２のレジスト１２５を剥離した後、第１層目の配線層の配線１５０上にアディティブ工法、セミアディティブ工法、サブトラクティブ工法等により配線層を１層以上、前記第１の配線を含めて、各配線層間を接続した状態で形成し、所望の配線層数Ｎ（但しＮは２以上の整数）の多層配線とした場合のものである。
本例は、図１〜図２に示す製造方法にて形成されたもので、図２（ｋ）に示すように、 １方の側に、Ａｕめっきを施した第１の端子部１３０と、Ｃｕ無垢の第２の端子部１５０Ａとの２種類の、半導体チップとの接続用の端子部を有し、他方側にＡｕめっきを施した端子部１８０を有するもので、且つ、端子部１３０、１５０Ａの領域を含み前記１方の側を平面状にして形成している。
そして、端子部１３０、１５０Ａ側の端子部を含み配線１５０をアディテブ工法により形成している半導体パッケージ用のインターポーザとしての配線基板である。
各部については、上記の図１〜図２に示す製造方法における説明にて代え、省略する。 このような構成にしていることにより、端子部狭ピッチ化に精度良く対応でき、且つ、端子部１３０、１５０Ａ形成側で、半導体チップとのＦＣ接合とＷ／Ｂ接合とを問題なくできるものとしている。
本例の配線基板の変形例としては、配線層が３層以上のものも挙げられる。
このような配線基板は、図１〜図２に示す配線基板の製造方法において、第１層目の配線層上に、第２層目の配線層をセミアディティブ工法にて形成し、２層の配線層を有する配線基板としたが、第２のレジスト１２５を剥離した後、第１層目の配線層の配線１５０上にアディティブ工法、セミアディティブ工法、サブトラクティブ工法等により配線層を１層以上、前記第１の配線を含めて、各配線層間を接続した状態で形成し、所望の配線層数Ｎ（但しＮは２以上の整数）の多層配線とした場合のものである。
本例の配線基板（図５では５１０がこれに相当する）は、例えば、図５に示す半導体パッケージとして供せられる。
図５に示す半導体パッケージは、配線基板５１０上に、Ａｕめっきを施した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有する一方の側に、半導体チップ５６０をアンダーフィラー５６４により保持して搭載し、半導体チップ５６０上に接着剤層により半導体チップ５６５を搭載して、それぞれ、半導体チップ５６０を配線基板５１０とＦＣ接合により電気的に接続し、半導体チップ５６５を配線基板５１０とＷ／Ｂ接合により電気的に接続し、更に、前記一方の側に対向する配線基板５１０の他方の側の、Ａｕ被膜のある端子に半田ボール５７０を搭載して、半導体パッケージとして用いられる。
図５に示す半導体パッケージは、配線基板５１０上に、Ａｕめっきを施した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有する一方の側に、半導体チップ５６０をアンダーフィラー５６４により保持して搭載し、半導体チップ５６０上に接着剤層により半導体チップ５６５を搭載して、それぞれ、半導体チップ５６０を配線基板５１０とＦＣ接合により電気的に接続し、半導体チップ５６５を配線基板５１０とＷ／Ｂ接合により電気的に接続し、更に、前記一方の側に対向する配線基板５１０の他方の側の、Ａｕ被膜のある端子に半田ボール５７０を搭載して、半導体パッケージとして用いられる。
１１０ Ｃｕ板（支持基板とも言う）
１２０ レジスト（第１のレジストとも言う）
１２１ （レジストの）開口
１２５ レジスト（第２のレジストとも言う）
１２６ （レジストの）開口（開口
１３０ 端子部
１３１ Ｎｉ層
１３２ Ａｕ層
１４０ Ｎｉ層
１５０ 配線（第１の配線層の配線あるいは単にＣｕ層とも言う）
１５０Ａ 端子部
１５５ 配線（第２の配線層の配線とも言う）
１５８、１５９ ブラインドビア
１６０ 絶縁性樹脂層
１７０ 絶縁性の樹脂層（ソルダーレジスト層等）
１７５ （絶縁性の樹脂層の）開口
１８０ 端子部
１８１ Ｎｉ層
１８２ Ａｕ層
３１０ Ｃｕ板（支持基板とも言う）
３２０ レジスト
３２５ レジスト開口
３３０ 端子部
３３１ Ｎｉ層
３３２ Ａｕ層
３３３ Ｎｉ層
３４０ 絶縁性の樹脂層
３４５ ブラインドビア孔
３１８ ブラインドビア
３１５ Ｃｕ配線
３６０ 絶縁性の樹脂層（ソルダーレジスト）
３６５ 絶縁性の樹脂層の開口（ソルダーレジスト開口）
３８０ 端子部
３８１ Ｎｉ層
３８２ Ａｕ層
５１０ 配線基板
５２０ 絶縁性の樹脂層
５３０ 端子
５３１ 配線（第１の配線層の配線とも言う）
５３１Ａ 端子
５３２ Ｎｉ層
５３３ Ａｕ層
５３５ 配線（第２の配線層の配線とも言う）
５３６ Ｎｉ層
５３７ Ａｕ層
５３８、５３９ ブラインドビア
５５０ 絶縁性の樹脂層（ソルダーレジスト層等）
５６０、５６５ 半導体チップ
５６１、５６２ 端子（パッドとも言う）
５６３ 半田ボール
５６４ アンダーフィラー
５６７ ボンディングワイヤ
５６８ 接着剤層
５７０ 半田ボール
６１０ 配線基板
６１１、６１２ 端子部
６２０、６２５ 半導体チップ
６２１、６２６ 端子部（パッドあるいはバンプとも言う）
６３０ ボンディングワイヤ
６３５ 半田ボール
６３７ アンダーフィラー
６４０ 半田ボール
１２０ レジスト（第１のレジストとも言う）
１２１ （レジストの）開口
１２５ レジスト（第２のレジストとも言う）
１２６ （レジストの）開口（開口
１３０ 端子部
１３１ Ｎｉ層
１３２ Ａｕ層
１４０ Ｎｉ層
１５０ 配線（第１の配線層の配線あるいは単にＣｕ層とも言う）
１５０Ａ 端子部
１５５ 配線（第２の配線層の配線とも言う）
１５８、１５９ ブラインドビア
１６０ 絶縁性樹脂層
１７０ 絶縁性の樹脂層（ソルダーレジスト層等）
１７５ （絶縁性の樹脂層の）開口
１８０ 端子部
１８１ Ｎｉ層
１８２ Ａｕ層
３１０ Ｃｕ板（支持基板とも言う）
３２０ レジスト
３２５ レジスト開口
３３０ 端子部
３３１ Ｎｉ層
３３２ Ａｕ層
３３３ Ｎｉ層
３４０ 絶縁性の樹脂層
３４５ ブラインドビア孔
３１８ ブラインドビア
３１５ Ｃｕ配線
３６０ 絶縁性の樹脂層（ソルダーレジスト）
３６５ 絶縁性の樹脂層の開口（ソルダーレジスト開口）
３８０ 端子部
３８１ Ｎｉ層
３８２ Ａｕ層
５１０ 配線基板
５２０ 絶縁性の樹脂層
５３０ 端子
５３１ 配線（第１の配線層の配線とも言う）
５３１Ａ 端子
５３２ Ｎｉ層
５３３ Ａｕ層
５３５ 配線（第２の配線層の配線とも言う）
５３６ Ｎｉ層
５３７ Ａｕ層
５３８、５３９ ブラインドビア
５５０ 絶縁性の樹脂層（ソルダーレジスト層等）
５６０、５６５ 半導体チップ
５６１、５６２ 端子（パッドとも言う）
５６３ 半田ボール
５６４ アンダーフィラー
５６７ ボンディングワイヤ
５６８ 接着剤層
５７０ 半田ボール
６１０ 配線基板
６１１、６１２ 端子部
６２０、６２５ 半導体チップ
６２１、６２６ 端子部（パッドあるいはバンプとも言う）
６３０ ボンディングワイヤ
６３５ 半田ボール
６３７ アンダーフィラー
６４０ 半田ボール
Claims (7)
- １方の側に、その表面にＡｕめっき層を被膜した第１の端子部と、Ｃｕ無垢の第２の端子部との２種類の、半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成し、他方の面に配線基板へ接続するための端子部を備えた配線基板の製造方法であって、順に、（ａ）支持基材とするＣｕ板上の一面全面に、形成しようとする前記第１の端子部の形状に合わせて、第１のレジストを配設し、第１のレジストを耐めっきマスクとして電解めっきを行い、順に、Ｎｉ層、Ａｕ層を形成し、第１の端子部用のめっき層の形成を行う第１の端子めっき工程と、（ｂ）第１のレジストを剥離した後、前記第１の端子部用のめっき層の形成領域、および、Ｃｕ板側に形成しようとするＣｕ無垢の第２の端子部を含み、形成しようとする配線の形状に合わせて、第２のレジストを配設し、第２のレジストを耐めっきマスクとして電解めっき法により順にＮｉ層、Ｃｕ層を析出させ、Ｃｕ無垢の第２の端子部を含む第１の配線を形成する第１の配線形成工程と、（ｃ）第２のレジストを剥離した後、アディティブ工法、セミアディティブ工法、サブトラックテブ工法等により配線層を１層以上、前記第１の配線を含めて、各配線層間を接続した状態で形成し、所望の配線層数Ｎ（但しＮは２以上の整数）の多層配線とする配線層形成工程と、（ｄ）Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程と、（ｅ）Ｃｕ板をエッチング除去し、更に、Ｃｕ板をエッチング除去により露出したＮｉ層をエッチングして、第１の端子めっき工程で形成したＡｕ層を露出させた状態とするＮｉエッチング工程とを、行うことを特徴とする配線基板の製造方法。
- 請求項１に記載の配線基板の製造方法であって、配線層形成工程後、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域を開口して露出させて、Ｎ層目配線層を覆うように絶縁性の樹脂層（ソルダーレジスト層等）を形成し、更に、Ｃｕ板を給電層として電解めっきを行い、Ｎ層目の配線層の（Ａｕめっき層を被膜した）端子部を形成する領域に、選択的に、順にＮｉ層、Ａｕ層を形成する第２の端子めっき工程を行うことを特徴とする配線基板の製造方法。
- 請求項１ないし２のいずれか１に記載の配線基板の製造方法であって、Ｎ＝２であり、２層目の配線層の形成およびブラインドビアの形成は、第２のレジストを剥離した後、絶縁性の樹脂をラミネートし、レーザによりブラインドビア形成用の孔を開け、Ｃｕ無電解めっきを全面に行い、形成する配線やブラインドビアの形状に合わせてレジスト製版を行い、Ｃｕ無電解めっき層を通電層としてＣｕ電解めっきを行い、レジスト剥離、不要のＣｕ無電解めっき層のエッチングを経て、ブラインドビア形成とともに第２層目の配線を形成する、セミアディティブ工法によるものであることを特徴とする配線基板の製造方法。
- 請求項１ないし３のいずれか１に記載の配線基板の製造方法であって、インターポーザとしての半導体パッケージ用の配線基板の製造方法であることを特徴とする配線基板の製造方法。
- １方の側に、Ａｕめっきを施した端子部と、Ｃｕ無垢の端子部との２種類の、いずれもアディティブ工法により形成された半導体チップとの接続用の端子部を有し、且つ、これらの端子部領域を含み前記１方の側を平面状にして形成している配線基板であることを特徴とする配線基板。
- 請求項５に記載の配線基板であって、インターポーザとしての半導体パッケージ用の配線基板であることを特徴とする配線基板。
- 請求項６に記載の配線基板を用いていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042549A JP2005235982A (ja) | 2004-02-19 | 2004-02-19 | 配線基板の製造方法と配線基板、および半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042549A JP2005235982A (ja) | 2004-02-19 | 2004-02-19 | 配線基板の製造方法と配線基板、および半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005235982A true JP2005235982A (ja) | 2005-09-02 |
Family
ID=35018626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004042549A Withdrawn JP2005235982A (ja) | 2004-02-19 | 2004-02-19 | 配線基板の製造方法と配線基板、および半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005235982A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502734A (ja) * | 2009-08-24 | 2013-01-24 | エプコス アクチエンゲゼルシャフト | キャリア装置、このようなキャリア装置を含む構成、および少なくとも１つのセラミック層を含む積層をパターン形成する方法 |
| JP2013131775A (ja) * | 2013-03-21 | 2013-07-04 | Shinko Electric Ind Co Ltd | 配線基板 |
| US8790504B2 (en) | 2009-06-11 | 2014-07-29 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring substrate |
| JP2022027927A (ja) * | 2019-12-10 | 2022-02-14 | 日東電工株式会社 | 配線回路基板の製造方法 |
-
2004
- 2004-02-19 JP JP2004042549A patent/JP2005235982A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8790504B2 (en) | 2009-06-11 | 2014-07-29 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring substrate |
| JP2013502734A (ja) * | 2009-08-24 | 2013-01-24 | エプコス アクチエンゲゼルシャフト | キャリア装置、このようなキャリア装置を含む構成、および少なくとも１つのセラミック層を含む積層をパターン形成する方法 |
| US9001523B2 (en) | 2009-08-24 | 2015-04-07 | Epcos Ag | Carrier device, arrangement comprising such a carrier device, and method for patterning a layer stack comprising at least one ceramic layer |
| KR101753217B1 (ko) * | 2009-08-24 | 2017-07-04 | 스냅트랙, 인코포레이티드 | 캐리어 디바이스, 그러한 캐리어 디바이스를 포함하는 장치, 및 적어도 하나의 세라믹 층을 포함하는 층 적층물을 패터닝하기 위한 방법 |
| JP2013131775A (ja) * | 2013-03-21 | 2013-07-04 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2022027927A (ja) * | 2019-12-10 | 2022-02-14 | 日東電工株式会社 | 配線回路基板の製造方法 |
| JP7203939B2 (ja) | 2019-12-10 | 2023-01-13 | 日東電工株式会社 | 配線回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| US8692129B2 (en) | Package-substrate-mounting printed wiring board and method for manufacturing the same | |
| US8528200B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP3934104B2 (ja) | ボールグリッドアレイ基板の作製方法 | |
| US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP4974119B2 (ja) | 回路基板の製造方法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| JP2005235980A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP2004349414A (ja) | 回路基板とその製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP4402256B2 (ja) | 半導体チップ塔載用配線部材の製造方法 | |
| JP2005142267A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |