JP3399518B2 - 半導体構造およびその製造方法 - Google Patents

半導体構造およびその製造方法

Info

Publication number
JP3399518B2
JP3399518B2 JP2000049474A JP2000049474A JP3399518B2 JP 3399518 B2 JP3399518 B2 JP 3399518B2 JP 2000049474 A JP2000049474 A JP 2000049474A JP 2000049474 A JP2000049474 A JP 2000049474A JP 3399518 B2 JP3399518 B2 JP 3399518B2
Authority
JP
Japan
Prior art keywords
substrate
contacts
solder
contact
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000049474A
Other languages
English (en)
Other versions
JP2000260804A (ja
Inventor
トーマス・ジイ・フェレンス
ウエイン・ジェイ・ハウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000260804A publication Critical patent/JP2000260804A/ja
Application granted granted Critical
Publication of JP3399518B2 publication Critical patent/JP3399518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体構造および
その製造方法に関する。本発明は、半導体構造中におい
て２つの基板を接合する構造に関する。また、本発明
は、２つの基板を接合する方法に関する。
【０００２】
【従来の技術】半導体構造の作製においては、２つの小
さな構造を接合して、大きな全体構造、あるいは、さら
に大きな構造の一部分を形成することがよく行なわれて
いる。例として、相互に接合された２つの半導体チップ
や、チップ支持体すなわちリードフレームのような構造
に接合された半導体チップが挙げられる。２つの小さな
構造を接合して大きな半導体装置を形成する構成を利用
する半導体構造およびその製造方法として、上記２つの
小さな構造の間に複数のはんだ接続を設ける工程を有す
るものがある。
【０００３】２つの半導体構造を相互接合するする独特
の方法として、コントロール・コラプス・チップ・コネ
クション(controlled collapse chip connection) すな
わち「Ｃ４」と呼ばれるものがある。Ｃ４は、上記２つ
の構造の間に複数のはんだボールまたははんだバンプを
設ける工程を有する。上記はんだボールまたははんだバ
ンプは、各チップ上の配線部に付着させることができ
る。このような製造方法によれば、シード（種）層は、
パターニングした後、鉛−スズによってはんだ付けする
ことができる。
【０００４】Ｃ４は、接合された２つの構造の適切な位
置決めを保証する自己整合（自己位置決め）能力を有す
る。この自己整合能力は、Ｃ４接続中のはんだに本来備
わっている表面張力に起因する。上記はんだは、接合さ
れている２つの構造の上の、パッドのような接続部に付
着する。上記表面張力は、上記２つの構造を互いに引っ
張り、上記はんだが付着している上記接続部を位置決め
させる。
【０００５】通常の典型的なデュアル・チップＩ／Ｏ帯
域幅は、新たに作ることができ、２つのチップの間を確
実に接合することのできるＣ４相互接続の大きさおよび
ピッチによって制限される。Ｃ４相互接続に関する現行
の標準には、約１００μｍの直径、約２２５μｍのピッ
チを有するＣ４接続が含まれている。これにより、約１
ｃｍ2 の面積を有するチップにおいては、約２０００個
の相互接続を備えることが可能になっている。
【０００６】２つの半導体基板を相互接続するのに利用
されるもう一つ別の構造およびその製造方法としては、
通常、ポリマー金属合成物（ＰＭＣ）として知られてい
るものがある。その名が示唆するように、ＰＭＣ接続
は、通常、電気的かつ機械的な接続をなすのに必要なポ
リマー成分と金属成分とを有する合成材料を有してい
る。
【０００７】
【課題を解決するための手段】本発明は、２つの半導体
基板の間に非常に小さな相互接続を確実に形成する構造
およびプロセスを提供する。本発明は、他の位置決め構
造と共に、または他の位置決め構造と組み合わせて利用
することができる。
【０００８】本発明は、第１の基板と、該第１の基板に
接合された第２の基板とを含む半導体構造を提供する。
上記第１の基板と上記第２の基板との間には、複数のコ
ンタクトが配置されている。上記第１の基板と上記第２
の基板との間には、上記コンタクトを位置決めするため
に、複数の第１のはんだバンプが接続されている。
【０００９】また、本発明は、半導体構造の製造方法を
提供する。該半導体構造の製造方法は、第１の基板およ
び第２の基板を準備する工程を有する。上記第１の基板
および上記第２の基板のうちのどちらか一方の上にコン
タクトを設ける。上記第１の基板および上記第２の基板
のうちのどちらか一方の上に第１のはんだバンプを設け
る。上記第１の基板と上記第２の基板とを互いに接合す
る。そして、上記コンタクトを表面張力によって位置決
めするために、上記第１のはんだバンプをリフローす
る。
【００１０】本発明のさらに他の目的および利点は、以
下で述べる詳細な記述から当業者にとって容易に明らか
になる。該詳細な記述中においては、本発明の好適な実
施形態のみを、本発明を実施するにあたって最良の形態
であると考えられるものを例示することにより示し、か
つ記述してある。以下で了解されるように、本発明は、
他の、そして異なった実施形態をとることができる。本
発明のそれぞれの詳細な記述は、種々の自明な点におい
て、本発明から離れることなく変形することができる。
したがって、図面および記述は、事実上本発明を例示す
るものとみなすべきであり、本発明を限定するものとみ
なすべきではない。
【００１１】
【発明の実施の形態】現在、Ｃ４相互接続技術の限界に
は、約５０μｍの直径、約１００μｍのピッチを有する
Ｃ４接続の配列が含まれている。この限界のために、約
１ｃｍ2 の面積を有するチップは、高々１００００個程
度のＣ４相互接続を有し得るに過ぎない。本発明は、現
行のＣ４技術に比べて非常に多くの相互接続をもたらす
構造、およびその構造を作製する方法を提供することに
より、上記課題を解決しようとするものである。
【００１２】上述した相互接続構造に関する別の課題
は、ＰＭＣ接続がはんだ接続に比べて自己整合能力に欠
ける点に関係している。これにより、非常に小さな良好
に位置決めされた相互接続を、ＰＭＣを利用して形成す
る能力が制限される。
【００１３】本発明は、２つの、半導体チップのような
基板の間に形成すべき相互接続の数を、現行の構造およ
びプロセスと比べて、極めて大きくすることを可能にす
る相互接続構造および該相互接続構造の製造方法を提供
する。本発明の相互接続は、周知の相互接続構造よりも
小さい、そして、非常に高密度に形成することができ
る。このように、現行の周知技術が１平方センチメート
ル当り高々１００００個程度の相互接続を形成すること
ができるに過ぎないのに対して、本発明は、２つのチッ
プの間に１平方センチメートル当り１０００００個超の
相互接続を形成するのに利用することができる。本発明
の別の利点は、本発明が極めて高いＩ／Ｏ帯域幅のチッ
プ間通信を容易にする点にある。
【００１４】一般に、本発明は、第１の基板と、該第１
の基板に接合された第２の基板とを有する半導体構造を
提供する。第１の基板と第２の基板との間には、複数の
コンタクトが存在する。また、この半導体構造は、コン
タクトを位置決めするために第１の基板と第２の基板と
の間に接続された複数の第１のはんだバンプを有してい
る。
【００１５】第１の基板および第２の基板のうちの少な
くとも１つには、集積回路チップを用いることができ
る。実際には、第１の基板および第２の基板の双方に集
積回路チップを用いてもよい。しかしながら、第１の基
板および第２の基板のうちの一方または双方には、半導
体チップ以外の構造を用いることもできる。例えば、第
１の基板および第２の基板のうちの一方には、半導体チ
ップ、および、これとは別の半導体チップ支持体（リー
ドフレームあるいは他の同様の構造）を用いることがで
きる。
【００１６】第１のはんだバンプは、コンタクトが各基
板上の望ましい相互接続点間に位置決めされるように、
上記２つの半導体構造を位置決めするのに役立つ。通
常、第１のはんだバンプは、コンタクトよりも大きい。
第１のはんだバンプをコンタクトよりも大きく形成する
ことにより、２つの基板を、第１のはんだバンプによっ
て２つの基板を位置決めする以前に、双方の基板がコン
タクトによって接触するのを避けるのに十分な距離だけ
離しておくのを容易にすることができる。
【００１７】本発明の主眼をなす発明概念は、２つの半
導体構造を接続するときに、非常に小さな上記コンタク
トの相互接続をなすのに必要な高精細な位置決めを達成
する、より大きなはんだバンプを使用する点にある。こ
のように、はんだバンプを事前に位置決めすることによ
って、非常に微細なピッチで設置した極めて小さなコン
タクトを使用することが可能になる。これにより、接続
密度を、はんだバンプを使用しない場合に可能な接続密
度よりもはるかに高かいものにすることができる。
【００１８】上記コンタクトは、第１のはんだバンプよ
りも小さくすることができる。通常、例えば、コンタク
トは、直径で計った大きさが第１のはんだバンプの直径
の約２０％の大きさを有するようにすることができる。
【００１９】第１のはんだバンプによって、２つの基板
の粗い自己整合（自己位置決め）がなし遂げられる。こ
れを達成するために、第１のはんだバンプをより大きく
するだけでなく、コンタクトをはんだによって形成する
場合には、第１のはんだバンプが、コンタクトよりも低
い温度で溶融するような合成物を有するようにしてもよ
い。コンタクトを形成するのに利用することのできる材
料の例としては、９０：１０〜９７：３の鉛：スズはん
だがある。換言すると、約９０％鉛および約１０％スズ
から約９７％鉛および約３％スズまでのはんだである。
他方、はんだバンプは、約３７％鉛および約６３％スズ
の合成物を有し、約摂氏１８３度の共融温度を有する共
融鉛／スズはんだによって形成することができる。さら
に、本発明には、非鉛ベースのはんだを用いることもで
きる。
【００２０】許容できるコンタクト相互接続のために必
要とされる精細な位置決めをなし遂げるために、通常、
コンタクトは、その直径の約５０％の範囲内に位置決め
をするべきである。これは、はんだバンプの粗い位置決
め能力を利用することによりなし遂げることができる。
はんだバンプをリフローすることにより、上記２つの基
板をはんだバンプ直径の約１０％の範囲内に位置決めす
ることが可能になる。
【００２１】約１０００００コンタクト／ｃｍ2 のコン
タクト密度では、直径約１５μｍ、ピッチ約３０μｍに
なる。上記したように、コンタクトの約５０％の位置決
め精度を得るには、粗い位置決めはんだバンプでは７．
５μｍの位置決め裕度が必要になる。したがって、上述
したように、粗い位置決め用はんだバンプが約１０％の
位置決め能力をもっている場合、１５０μｍのピッチで
直径が約７５μｍのはんだバンプを使用すればよい。こ
れは、現行技術の限界内に十分納まっている。
【００２２】この約５倍（５ｘ）のコンタクト位置決め
直径対粗い位置決め直径の比は、設計基準として用いる
ことができる。しかし、これと異なっていてもかまわな
い。表１は、種々の粗い位置決めはんだバンプ直径に対
して達成され得るコンタクト密度の概略値をいくつか示
している。
【００２３】
【表１】
【００２４】本発明のコンタクトは、はんだまたは別の
材料によって形成することができる。コンタクトをはん
だによって形成する場合には、接続される２つの基板の
位置決めを精度良く行なうことができる。このように、
ここでは、位置決め精度は、通常、はんだバンプ直径の
１０％以内であるとみなす。
【００２５】コンタクトをはんだによって形成した場合
には、コンタクトの直径ははんだバンプよりも小さい。
しかし、コンタクトは第１のはんだバンプよりも数が多
いから、コンタクトが占める相互接続表面積の合計は、
第１のはんだバンプよりも大きい。
【００２６】図１（ａ）〜（ｃ）は、本発明によるコン
タクトおよびはんだバンプから成る構造の一実施形態を
利用して、本発明による半導体構造を作製する方法の種
々の段階における２つの基板を示している。このよう
に、図１（ａ）は、基板１０６および１０８を、コンタ
クト１１０、コンタクト・パッド１１２、はんだバンプ
１１４、はんだバンプ１１６を設け、上記基板を互いに
マウントした後の状態で示している。図１（ａ）が示す
段階においては、はんだバンプおよびコンタクトによる
接合位置は、位置決めがはずれている。図１（ｂ）は、
はんだバンプが溶融した時の基板、および基板の粗い位
置決め状態を示している。図１（ｂ）から分かるよう
に、はんだバンプの粗い位置決めによって、コンタクト
・パッド１１２は、コンタクト１１０と大雑把な位置決
め状態に置かれている。コンタクトが溶融すると、図１
（ｃ）に示すように、接合されている基板の精細な位置
決めが達成される。
【００２７】通常、互いに接合されている２つの構造が
双方の構造を接触するのに先立って粗く位置決めされる
のを容易にするために、コンタクトがはんだの場合に
は、コンタクトは、第１のはんだバンプよりも高い融点
を有するようにされている。これにより、粗い位置決め
用はんだバンプのはんだが始めに溶融し、図１（ｂ）示
すように、２つの基板を粗く位置決めすることができる
ようになる。さらに、温度を上げると、コンタクトが溶
融するので、２つの基板をより精細に位置決めすること
ができる。そして、図１（ｃ）示すように、２つの基板
の間に接続を形成することができる。コンタクトの合計
面積は粗い位置決め用はんだバンプよりも大きいから、
さらに精細な位置決めが達成される。
【００２８】図２は、本発明によるコンタクトとはんだ
バンプとを格子状に配置したものの例を示している。当
然のことながら、これは、コンタクトおよび粗い位置決
めはんだバンプの配置の単なる一例を示すものに過ぎな
い。別の配置も同様に機能し得る。
【００２９】図２に示す構造は、その上に第１のはんだ
バンプ１０２およびコンタクト１０４を備えた基板１０
０を有している。図２に示す実施形態においては、基板
１００上にコンタクト１０４が占める相互接続の表面積
は、第１のはんだバンプよりも約３５％大きい。また、
この実施形態においては、各コンタクトの直径は、各第
１のはんだバンプの直径の約５分の１である。
【００３０】別の実施形態によれば、コンタクトは、は
んだによって形成する以外に、導電性のエポキシによっ
て構成することができる。さらに、コンタクトは、ポリ
マー−金属合成物によって構成することができる。エポ
キシおよび上記合成物の例としては、それぞれエポテッ
ク(Epo-tech: Epoxy Tecnology, Inc.から入手できる）
およびＰＭＣ(polymer metal composite) ペーストがあ
る。
【００３１】また、コンタクト用の相互接続は、上述し
たものに限らない。別の例としては、樹枝状晶や自己イ
ンターロック・マイクロ・コネクタがある。これらは、
米国特許第５８１８７４８号に詳細に述べられている。
【００３２】粗く位置決めされた第１のはんだバンプを
はんだ以外の相互接続方法を組み合わせて利用すること
により、本発明によれば、別の点で周知である上記代わ
りの相互接続方法によって、より精細なピッチの相互接
続構造を形成することが可能になる。
【００３３】本発明の一例を図３に示す。図３は、コン
タクトおよび第１のはんだバンプのリフローに先立つ、
本発明による構造の一実施形態の断面図を示している。
図３に示す構造は、２つの集積回路チップ１、３を接合
している。集積回路チップ１、３は、コンタクトに接続
するために相互接続パッド９および相互接続パッド１１
をそれぞれ有している。また、集積回路チップ１、３
は、第１のはんだバンプに接続するために相互接続パッ
ド１３および相互接続パッド１５をそれぞれ有してい
る。
【００３４】上記構造は、第１のはんだバンプ５および
コンタクト７を有している。図３に示す実施形態におけ
るコンタクトは、はんだによって形成されている。上記
コンタクトは、相互接続パッド９を覆って集積回路チッ
プ３上に配置されている。本発明の構造を形成すると
き、コンタクト７は、集積回路チップ１、３上に相互接
続パッド９とコンタクト・パッド１１との間の相互接続
をそれぞれ提供する。第１のはんだバンプ５は、集積回
路チップ３上の相互接続パッド１３と、集積回路チップ
１上の相互接続パッド１５との間を接続することができ
る。
【００３５】また、図３は、本発明の実施形態に含める
ことのできる、さらなる側面をも示している。この側面
によると、集積回路チップのうちの１つは、異なった高
さに配置された表面を有することができる。このよう
に、集積回路チップ３の上面は、相互接続パッド１３を
備えることができ、第１のはんだバンプ５が接触するこ
とのできる平面１７を有する。集積回路チップ３の上面
は、さらに、相互接続パッド９を備えることができ、そ
の上にコンタクト７を配置することのできる第２の平面
１９を有する。他方、集積回路チップ１の下面は、単一
の高さに配置することができる。すなわち、図３に示さ
れており、かつ、本発明のコンタクト構造に含まれる少
なくとも一部分は、単一の高さに配置することができ
る。また、集積回路チップ３上の、図３に示す棚によ
り、第１のはんだバンプおよびコンタクトの双方の一側
面が、同一平面内に存在するようになるのが容易にな
る。
【００３６】別の実施形態によれば、下側基板の上面を
同一平面にすることができ、その一方で、上側基板の下
面を２以上の平面に並べることができる。
【００３７】１つの表面と少なくとも２つの平面を有す
る、集積回路チップのような基板を備えることにより、
本発明は、図３に示すように、大きな第１のはんだバン
プ５を収容することができる。このような実施形態にお
いて、第１のはんだバンプは、ある程度つぶれることだ
けは必要である。ある程度とは、集積回路チップ３の表
面１９と集積回路チップ１の表面２１とが、コンタクト
７が２つの集積回路チップの間に接続を形成することが
できるように、互いに接近する程度である。コンタクト
７は、はんだバンプ５よりも小さく形成することができ
る。チップ３の上面が２つの高さを有するようにする
と、第１のはんだバンプ５がつぶれるのに必要とする量
を少なくするのを容易にすることができる。
【００３８】図４は、第１のはんだバンプ５およびコン
タクト７を形成するはんだのリフロー後の、図３に示す
構造の断面図であり、本発明によるＣ４接続の最終的な
形態を例示している。
【００３９】図５は、はんだとは別の材料によって形成
したコンタクト２３を有する、本発明の一実施形態の断
面図である。例えば、図５に示すコンタクト２３は、ポ
リマー金属合成物によって形成することができる。
【００４０】理解を容易にするために、コンタクト２３
以外の図５に示す構造には、図３および図４に示す構造
におけるものと同じ符号が付してある。したがって、図
５は、集積回路チップ１、３を示している。集積回路チ
ップ３は相互接続パッド９、１３を有しており、集積回
路チップ１はコンタクトパッド１１、１５を有してい
る。
【００４１】図５は、第１のはんだバンプ５のリフロー
に先立つ構造を示している。今度は、コンタクト２３の
上面と集積回路チップ１の下面との間にギャップ２５が
存在する。図６は、はんだバンプ５がつぶれた後の、図
５に示す構造の断面図である。図６に示す構造におい
て、コンタクト９は、はんだバンプ５のつぶれによって
圧縮されている。また、相互接続９、１１も第１のはん
だバンプ５のつぶれによって位置決めされている。
【００４２】図７（ａ）は、本発明による構造のさらに
別の実施形態を示している。再び、理解を容易にするた
めに、図３〜図６に示した実施形態における構造と同様
の図７（ａ）における構造には、同様の符号が付してあ
る。図７（ａ）に示す構造は、樹枝状晶２９が集積回路
チップ１上の各相互接続パッド１１に取り付けられてい
る点を除いて、図３に示した構造と同様である。図７
（ａ）は、はんだリフローに先立つデバイスを示してい
る。
【００４３】図７（ｂ）は、第１のはんだバンプ５およ
びコンタクト７のリフロー後における図７（ａ）に示す
構造を示している。はんだバンプ５がリフローしてつぶ
れると、集積回路チップ１が集積回路チップ３の方へ移
動するので、樹枝状晶２９ははんだ７に接触する。別の
実施形態におけるのと同様に、表面張力によって、上記
構造の精細位置決めを達成するのが容易になる。しかし
ながら、樹枝状晶２９は、コンタクト７が噛み合う表面
積をより大きくすることにより、位置決め精度を高める
ことができる。また、樹枝状晶２９は、はんだコンタク
ト７中に伸びてゆく構造をも提供する。
【００４４】図８（ａ）〜図８（ｃ）は、図３および図
４に示した実施形態と同様の、本発明の一実施形態を示
している。しかしながら、図８（ａ）〜図８（ｃ）に示
す実施形態は、２つの異なった高さの表面を有する基板
を有していない。図３および図４に示す実施形態と図８
（ａ）〜図８（ｃ）に示す実施形態とは異なるので、構
造の全ての部分の符号を付け替えてある。
【００４５】このように、図８（ａ）〜図８（ｃ）は、
２つの基板３１、３３を示している。基板３１は、第１
のはんだバンプ３９およびコンタクト４１をそれぞれ相
互接続させるために、相互接続パッド３５、３７を有す
る。同様に、基板３３は、第１のはんだバンプ３９およ
びコンタクト４１をそれぞれ相互接続させるために、相
互接続パッド４３、４５を有する。
【００４６】図３および図４に示した基板３と異なり、
図８（ａ）〜図８（ｃ）に示す基板３３は、２つの異な
った高さを有する表面を有さない。図８（ａ）〜図８
（ｃ）に示す基板３３の上面３４の、少なくとも図示し
てある部分は、単一の平面内に配置されている。この実
施形態における上記第１のはんだバンプおよびコンタク
トは、別の図に示し、かつ上述した実施形態におけるの
と同様の大きさを有することができるが、第１のはんだ
バンプを通して２つの基板を相互接続させる相互接続パ
ッド３５、４３は、この実施形態の方が大きくすること
ができる。より大きな相互接続パッドを有することによ
り、この実施形態における第１のはんだバンプは、例え
ば図３〜図６に示した実施形態における第１のはんだバ
ンプよりも大きな程度につぶすことができる。これによ
り、基板がより近くに相互に接近することが可能になる
と共に、段差の無い基板を用いることが可能になる。
【００４７】図８（ｂ）は、はんだリフロー工程が開始
する時点における図８（ａ）に示す実施形態の断面図で
ある。したがって、図８（ｂ）は、部分的につぶれた第
１のはんだバンプ３９を示している。第１の半導体バン
プ３９は、基板３１および３３を互いに近づけて、これ
らの基板の位置決めを開始する。図８（ｃ）において
は、はんだリフローが完成している。第１のはんだバン
プ３９およびコンタクト４１の双方がリフローしてお
り、基板３１および３３の双方に接合されている。
【００４８】基板、はんだバンプ、およびコンタクトが
備えることのできる、種々の構造、大きさ、および他の
パラメーターは、本質的に、上述したのと同様にするこ
とができる。例えば、コンタクトをはんだによって形成
する場合、それらは第２のはんだバンプを形成すること
ができる。第２のはんだバンプは、リフローすることが
できる。その場合、第２のはんだバンプは、丸まって第
１の基板と第２の基板とを接触させる。第１のはんだバ
ンプがリフローしているとき、第１のはんだバンプは、
第１の基板を第２の基板に向けて引っ張ることができ
る。その結果、コンタクトは、第１の基板および第２の
基板と接触することになる。
【００４９】また、本発明は、半導体構造の製造方法を
も提供する。この半導体構造の製造方法によれば、まず
第１の基板および第２の基板を準備する。第１の基板お
よび第２の基板のうちの一方の上にコンタクトを形成す
る。第１の基板および第２の基板のうちの一方の上に第
１のはんだバンプを形成する。第１の基板および第２の
基板を互いの上にマウントする。そして、コンタクトを
位置決めする表面張力を得るために、第１のはんだバン
プをリフローする。
【００５０】また、本発明には、リフトオフ・ステンシ
ルを利用する、Ｃ４相互接続の新しい形成方法が含まれ
る。リフトオフ・ステンシルは、薄膜プロセスにおいて
利用される通常のステンシルである。リフトオフ・ステ
ンシルとは別に、サブトラクティブ・エッチング(subtr
active etch)を利用することもできる。
【００５１】図９（ａ）〜図９（ｄ）は、リフトオフ・
ステンシルを利用してコンタクトを形成する、本発明に
よる製造方法の一実施形態の種々の段階における構造を
示している。このように、図９（ａ）は、その上にコン
タクトが形成されるべきコンタクト・パッド４９を有す
る基板４７を示している。基板４７の上面５１上には、
フォトレジストの層が堆積されている。該フォトレジス
トは、露光および現像を施され、フォトレジストの領域
５３を残存させて、コンタクトを形成するためのマスク
（即ち、ステンシル）を形成している。
【００５２】フォトレジスト層およびステンシルの寸法
は、実施形態に従って変化させることができるが、一実
施形態によると、フォトレジスト領域５３は、約６μｍ
の厚さ５５を有する。フォトレジスト層中に形成された
開口の幅５７は、差し渡し約１４μｍとすることができ
る。通常、フォトレジスト中の開口５４は、基板４７中
のコンタクト・パッド４９に位置決めされている。通
常、コンタクト・パッド４９は、金属および／または合
金によって形成する。
【００５３】上記ステンシル（即ち、マスク）を形成し
て図９（ａ）に示す構造を形成した後、コンタクトを形
成すべき材料を、該構造の全面に堆積させることができ
る。一実施形態によれば、上記ステンシル（即ち、マス
ク）上に、はんだの薄膜を蒸着させる。図９（ｂ）は、
マスク上にはんだの薄膜が蒸着されている、本発明の一
実施形態の例を示している。マスクの全面に堆積する材
料は、はんだとは別の材料にすることができる。また、
メタルを形成するのに、蒸着以外のプロセスを利用する
ことができる。
【００５４】材料５９を堆積した後、マスクを形成して
いるフォトレジスト領域５３、およびフォトレジスト領
域の上に堆積されている全ての材料を除去して、基板４
７の表面５１上にコンタクト６１を残すことができる。
このような構造の例を、断面図として図９（ｃ）に示
す。図９（ｄ）は、リフロー後のはんだコンタクト６１
を示している。
【００５５】また、上述し、図９（ａ）〜図９（ｄ）に
示した製造方法は、上述した材料のような別の材料のコ
ンタクトを形成するのに利用することができる。
【００５６】上述した発明の記述は、本発明を例示し、
かつ記述するものである。さらに、その開示は、本発明
の好適な実施形態のみを示し、かつ記述するものであ
る。しかし、上述したように、本発明は、種々の別の組
み合わせ、変更、および環境の下で用いることができ
る。また、本発明は、ここで示した発明概念、上述した
教示と同等の発明概念、および／または、関連する技術
の熟練あるいは知識の範囲内において、変形または変更
をすることができる。さらに、上述した実施形態は、本
発明を実施するのにあたって知る限りの最良の形態を説
明することを意図している。また、上述した実施形態
は、当業者が、上記の（または別の）実施形態におい
て、本発明を個別に適用または使用するにあたって必要
とされる種々の変更を行なって、本発明を利用するのを
可能にすることを意図している。したがって、その記述
は、本発明をここに開示した形態に限定することを意図
していない。また、特許請求の範囲は、代替可能な実施
形態を包含するように解釈するべきである。
【図面の簡単な説明】
【図１】本発明によるはんだのバンプおよびコンタクト
によって、粗い位置決めおよび精細な位置決めの種々の
段階における２つの基板のＸ線図である。
【図２】本発明による構造の一実施形態の表面図であ
る。
【図３】コンタクトのリフローに先立ち、はんだバンプ
のリフローに続くはんだのコンタクトおよびバンプを例
示する、本発明の一実施形態の断面図である。
【図４】コンタクトのリフローに続く、図３に例示した
構造の断面図である。
【図５】はんだとは別の材料から成るコンタクトを有
し、位置決め用はんだバンプを有する、本発明の別の実
施形態の断面図であって、はんだバンプのリフローに先
立つものを示す図である。
【図６】はんだバンプのリフロー後の、図５に例示した
構造の断面図である。
【図７】（ａ）はんだコンタクトおよび樹枝状晶コンタ
クトを有する、本発明によるさらに別の実施形態の断面
図であって、はんだのリフローに先立つものを示す図で
ある。（ｂ）図７（ａ）に例示した構造の断面図であっ
て、はんだのリフローに続くものを示す図である。
【図８】（ａ）はんだコンタクトおよびはんだバンプを
有する、本発明によるさらに別の実施形態の断面図であ
って、はんだのリフロー以前のものを示す図である。
（ｂ）図８（ａ）に例示した構造の断面図であって、は
んだバンプのリフローに続くものを示す図である。
（ｃ）図８（ａ）および（ｂ）に例示した構造の断面図
であって、コンタクトのリフロー後のものを示す図であ
る。
【図９】本発明による相互接続の一実施形態を形成する
本発明によるプロセスの一実施形態の種々の段階におけ
る構造の断面図である。
【符号の説明】
１０６ 基板 １０８ 基板 １１０ コンタクト １１２ コンタクト・パッド １１４ はんだバンプ １１６ はんだバンプ
フロントページの続き (72)発明者 ウエイン・ジェイ・ハウエル アメリカ合衆国 05495 バーモント州 ウイリストン 42 タマラック ドラ イブ (56)参考文献 特開 昭61−159745（ＪＰ，Ａ) 特開 平６−112463（ＪＰ，Ａ) 特開 平６−45402（ＪＰ，Ａ) 特開 平４−22130（ＪＰ，Ａ) 特開 平３−217024（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の基板と、 前記第１の基板に接合された第２の基板と、 前記第１の基板と前記第２の基板との間を結ぶ複数のコ
    ンタクトと、 前記第１の基板と前記第２の基板との間に接続された複
    数の第１のはんだバンプと 前記第１の基板および前記第２の基板のうちの少なくと
    も１つの上に形成された棚とを含み、 前記コンタクトは前記第１のはんだバンプよりも小さく
    且つ前記棚の上に配置されており、 前記はんだバンプは前記棚に近接して配置されている、 半導体構造。
  2. 【請求項２】前記コンタクトが、第１のはんだバンプよ
    りも高い融点を有する第２のはんだバンプから成る、請
    求項１記載の半導体構造。
  3. 【請求項３】前記コンタクトが、導電性エポキシ又はポ
    リマー−金属合成物から成る、請求項１又は２に記載の
    半導体構造。
  4. 【請求項４】前記コンタクトが、樹枝状晶および自己イ
    ンターロック・マイクロ・コネクタから成る群から選択
    された少なくとも１つのものから成る、請求項１又は２
    に記載の半導体構造。
  5. 【請求項５】前記第１の基板および前記第２の基板のう
    ちの少なくとも一方が、集積回路チップである請求項１
    〜４のいずれか１項に記載の半導体構造。
  6. 【請求項６】前記コンタクトの密度が１００００個／cm
    2 以上である請求項１〜７のいずれか1項に記載の半導
    体構造。
  7. 【請求項７】 第１の基板および第２の基板を準備する
    工程と、 前記第１の基板および前記第２の基板のうちの少なくと
    も１つの上に棚を形成する工程と、 前記棚の上に複数のコンタクトを設ける工程と、 前記棚に近接して第１のはんだバンプを設ける工程と、 前記第２の基板上に前記第１の基板をマウントする工程
    と、 前記コンタクトを表面張力によって位置決めするため
    に、前記第１のはんだバンプをリフローする工程と、 を含む、請求項１〜６のいずれか1項記載の半導体構造
    を製造する方法。
JP2000049474A 1999-03-03 2000-02-25 半導体構造およびその製造方法 Expired - Fee Related JP3399518B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26132899A 1999-03-03 1999-03-03
US09/261328 1999-03-03

Publications (2)

Publication Number Publication Date
JP2000260804A JP2000260804A (ja) 2000-09-22
JP3399518B2 true JP3399518B2 (ja) 2003-04-21

Family

ID=22992825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049474A Expired - Fee Related JP3399518B2 (ja) 1999-03-03 2000-02-25 半導体構造およびその製造方法

Country Status (2)

Country Link
US (3) US20020068381A1 (ja)
JP (1) JP3399518B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
US6787392B2 (en) * 2002-09-09 2004-09-07 Semiconductor Components Industries, L.L.C. Structure and method of direct chip attach
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US7312529B2 (en) * 2005-07-05 2007-12-25 International Business Machines Corporation Structure and method for producing multiple size interconnections
WO2007023747A1 (ja) * 2005-08-23 2007-03-01 Rohm Co., Ltd. 半導体チップおよびその製造方法ならびに半導体装置
FR2890235B1 (fr) * 2005-08-30 2007-09-28 Commissariat Energie Atomique Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede
JP4738356B2 (ja) * 2007-01-24 2011-08-03 株式会社日立製作所 電子部品のリペア装置
FR2914490B1 (fr) * 2007-03-26 2009-05-29 Commissariat Energie Atomique Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure.
US8072084B2 (en) * 2007-09-14 2011-12-06 Qimonda Ag Integrated circuit, circuit system, and method of manufacturing
US9960105B2 (en) * 2012-09-29 2018-05-01 Intel Corporation Controlled solder height packages and assembly processes
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
US11393759B2 (en) 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US5866363A (en) * 1985-08-28 1999-02-02 Pieczenik; George Method and means for sorting and identifying biological information
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US5824469A (en) * 1986-07-17 1998-10-20 University Of Washington Method for producing novel DNA sequences with biological activity
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
ATE126535T1 (de) * 1990-04-05 1995-09-15 Roberto Crea ''walk-through''-mutagenese.
US5512463A (en) * 1991-04-26 1996-04-30 Eli Lilly And Company Enzymatic inverse polymerase chain reaction library mutagenesis
CA2138032A1 (en) * 1992-06-19 1994-01-06 Allen D. Hertz Self-aligning electrical contact array
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5837458A (en) * 1994-02-17 1998-11-17 Maxygen, Inc. Methods and compositions for cellular and metabolic engineering
US6117679A (en) * 1994-02-17 2000-09-12 Maxygen, Inc. Methods for generating polynucleotides having desired characteristics by iterative selection and recombination
US5928905A (en) * 1995-04-18 1999-07-27 Glaxo Group Limited End-complementary polymerase reaction
US6165793A (en) * 1996-03-25 2000-12-26 Maxygen, Inc. Methods for generating polynucleotides having desired characteristics by iterative selection and recombination
US5834252A (en) * 1995-04-18 1998-11-10 Glaxo Group Limited End-complementary polymerase reaction
US5605793A (en) * 1994-02-17 1997-02-25 Affymax Technologies N.V. Methods for in vitro recombination
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5514588A (en) * 1994-12-13 1996-05-07 Exxon Research And Engineering Company Surfactant-nutrients for bioremediation of hydrocarbon contaminated soils and water
HUP9801871A3 (en) * 1995-04-24 1999-12-28 Chromaxome Corp San Diego Methods for generating and screening novel metabolic pathways
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
CN1107979C (zh) * 1995-07-14 2003-05-07 松下电器产业株式会社 半导体器件的电极结构、形成方法及安装体和半导体器件
US6004788A (en) * 1995-07-18 1999-12-21 Diversa Corporation Enzyme kits and libraries
US5958672A (en) * 1995-07-18 1999-09-28 Diversa Corporation Protein activity screening of clones having DNA from uncultivated microorganisms
US6168919B1 (en) * 1996-07-17 2001-01-02 Diversa Corporation Screening methods for enzymes and enzyme kits
US6057103A (en) * 1995-07-18 2000-05-02 Diversa Corporation Screening for novel bioactivities
US6030779A (en) * 1995-07-18 2000-02-29 Diversa Corporation Screening for novel bioactivities
US5962258A (en) * 1995-08-23 1999-10-05 Diversa Corporation Carboxymethyl cellulase fromthermotoga maritima
US5756316A (en) * 1995-11-02 1998-05-26 Genencor International, Inc. Molecular cloning by multimerization of plasmids
US6171820B1 (en) * 1995-12-07 2001-01-09 Diversa Corporation Saturation mutagenesis in directed evolution
US5965408A (en) * 1996-07-09 1999-10-12 Diversa Corporation Method of DNA reassembly by interrupting synthesis
US5830696A (en) * 1996-12-05 1998-11-03 Diversa Corporation Directed evolution of thermophilic enzymes
US5939250A (en) * 1995-12-07 1999-08-17 Diversa Corporation Production of enzymes having desired activities by mutagenesis
US5814473A (en) * 1996-02-09 1998-09-29 Diversa Corporation Transaminases and aminotransferases
US20030215798A1 (en) * 1997-06-16 2003-11-20 Diversa Corporation High throughput fluorescence-based screening for novel enzymes
US5962283A (en) * 1995-12-07 1999-10-05 Diversa Corporation Transminases and amnotransferases
US5942430A (en) * 1996-02-16 1999-08-24 Diversa Corporation Esterases
US5958751A (en) * 1996-03-08 1999-09-28 Diversa Corporation α-galactosidase
US6096548A (en) * 1996-03-25 2000-08-01 Maxygen, Inc. Method for directing evolution of a virus
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US5783431A (en) * 1996-04-24 1998-07-21 Chromaxome Corporation Methods for generating and screening novel metabolic pathways
US5789228A (en) * 1996-05-22 1998-08-04 Diversa Corporation Endoglucanases
US5877001A (en) * 1996-06-17 1999-03-02 Diverso Corporation Amidase
US5763239A (en) * 1996-06-18 1998-06-09 Diversa Corporation Production and use of normalized DNA libraries
US5939300A (en) * 1996-07-03 1999-08-17 Diversa Corporation Catalases
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US5948666A (en) * 1997-08-06 1999-09-07 Diversa Corporation Isolation and identification of polymerases
US5876997A (en) * 1997-08-13 1999-03-02 Diversa Corporation Phytase
US5940691A (en) * 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
DE19911005A1 (de) * 1999-03-12 2000-09-28 Leica Microsystems Verfahren zur Steuerung eines Scheibenmikrotoms
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package

Also Published As

Publication number Publication date
US20050064697A1 (en) 2005-03-24
US20020068381A1 (en) 2002-06-06
US20050161493A1 (en) 2005-07-28
JP2000260804A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
EP0586243B2 (en) Method and apparatus for assembling multichip modules
US20050161493A1 (en) Ultra-fine contact alignment
US6251766B1 (en) Method for improving attachment reliability of semiconductor chips and modules
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
JP3480826B2 (ja) 電子モジュール製造方法、基板間接合方法、円錐形状半田形成方法、及び基板
US7960270B2 (en) Method for fabricating circuit component
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
US6940169B2 (en) Torch bump
US9545014B2 (en) Flip chip interconnect solder mask
US9269683B2 (en) Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US20060076661A1 (en) Attachment of integrated circuit structures and other substrates to substrates with vias
US20010018231A1 (en) Bumpless flip chip assembly with strips and via-fill
WO2005059993A2 (en) Packaging substrates for integrated circuits and soldering methods
US5773897A (en) Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
JPH098451A (ja) チップ実装回路カードを作製する方法
US7271028B1 (en) High density electronic interconnection
WO1990007792A1 (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US6429046B1 (en) Flip chip device and method of manufacture
JP4629912B2 (ja) はんだバンプの形成方法
US6956293B2 (en) Semiconductor device
JP3173109B2 (ja) 半導体素子及びその製造方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees