JP3393755B2 - 低融点金属キャップを有するリフローはんだボールによる相互接続構造 - Google Patents
低融点金属キャップを有するリフローはんだボールによる相互接続構造Info
- Publication number
- JP3393755B2 JP3393755B2 JP14467396A JP14467396A JP3393755B2 JP 3393755 B2 JP3393755 B2 JP 3393755B2 JP 14467396 A JP14467396 A JP 14467396A JP 14467396 A JP14467396 A JP 14467396A JP 3393755 B2 JP3393755 B2 JP 3393755B2
- Authority
- JP
- Japan
- Prior art keywords
- interconnect structure
- substrate
- solder
- ball
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 156
- 238000002844 melting Methods 0.000 title claims abstract description 80
- 230000008018 melting Effects 0.000 title claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 69
- 239000002184 metal Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 52
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052718 tin Inorganic materials 0.000 claims abstract description 47
- 230000005496 eutectics Effects 0.000 claims abstract description 31
- 229910052802 copper Inorganic materials 0.000 claims abstract description 21
- 229910052738 indium Inorganic materials 0.000 claims abstract description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052797 bismuth Inorganic materials 0.000 claims abstract description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000005272 metallurgy Methods 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 17
- 239000000956 alloy Substances 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 230000003993 interaction Effects 0.000 claims 1
- 239000010949 copper Substances 0.000 abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 239000006023 eutectic alloy Substances 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract description 5
- 230000006872 improvement Effects 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000005304 joining Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000008439 repair process Effects 0.000 abstract 1
- 238000010561 standard procedure Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910000978 Pb alloy Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/11902—Multiple masking steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Combinations Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、一般に、はんだボ
ールを少なくとも1つの低融点金属のキャップでキャッ
ピングする新しい構造および方法に関する。さらに詳細
には、すでにリフロー済みのはんだボールを少なくとも
1つのスズの層でキャッピングした構造に関する。その
ようなスズをキャッピングする方法も開示する。
ールを少なくとも1つの低融点金属のキャップでキャッ
ピングする新しい構造および方法に関する。さらに詳細
には、すでにリフロー済みのはんだボールを少なくとも
1つのスズの層でキャッピングした構造に関する。その
ようなスズをキャッピングする方法も開示する。
【0002】
【従来の技術】半導体デバイスは、新しい技術の発展と
ともに小型化、高密度化しつつある。しかしながら、回
路密度が高くなると、それに応じて、競争力を維持する
ためにチップおよびチップ接続を改善するという課題が
生じる。したがって、チップ・メーカーは、製品を識別
し改善することによって製品の質を改善することを絶え
ず迫られている。一方、プロセスのばらつきを小さくす
ることによって、大幅なプロセスの改善が行われてい
る。プロセスの改善だけでは、これらの製品の歩留りと
信頼性の両方を高めるには不十分である。
ともに小型化、高密度化しつつある。しかしながら、回
路密度が高くなると、それに応じて、競争力を維持する
ためにチップおよびチップ接続を改善するという課題が
生じる。したがって、チップ・メーカーは、製品を識別
し改善することによって製品の質を改善することを絶え
ず迫られている。一方、プロセスのばらつきを小さくす
ることによって、大幅なプロセスの改善が行われてい
る。プロセスの改善だけでは、これらの製品の歩留りと
信頼性の両方を高めるには不十分である。
【0003】一般に、電子製品は複数の部品から構成さ
れる。これらの部品のパッケージングは、階層に従って
行い半導体マイクロデバイスから構成される集積回路
(IC)チップを、金属相互接続線の1つまたは複数の
層を含むセラミックまたは有機ラミネートできたキャリ
ヤに接続する(第1レベルのアセンブリ)。これらのキ
ャリヤは、コンデンサ、抵抗などの離散デバイスをも含
む。ある種の密封冷却方法とともに、このようにしてア
センブルしたICチップを有するキャリヤは、モジュー
ルと呼ばれる。これらのモジュールを、通常カードの両
面にプリント基板を有する有機ラミネートできたカード
に接続する(第2レベルのアセンブリ)。次いで、これ
らのカードをボードに接続する(第3レベルのアセンブ
リ)。アセンブリのレベルの数は、主として所要の機能
の複雑さによって決まる。
れる。これらの部品のパッケージングは、階層に従って
行い半導体マイクロデバイスから構成される集積回路
(IC)チップを、金属相互接続線の1つまたは複数の
層を含むセラミックまたは有機ラミネートできたキャリ
ヤに接続する(第1レベルのアセンブリ)。これらのキ
ャリヤは、コンデンサ、抵抗などの離散デバイスをも含
む。ある種の密封冷却方法とともに、このようにしてア
センブルしたICチップを有するキャリヤは、モジュー
ルと呼ばれる。これらのモジュールを、通常カードの両
面にプリント基板を有する有機ラミネートできたカード
に接続する(第2レベルのアセンブリ)。次いで、これ
らのカードをボードに接続する(第3レベルのアセンブ
リ)。アセンブリのレベルの数は、主として所要の機能
の複雑さによって決まる。
【0004】第1レベルまたはチップ・レベルの相互接
続技術には次の3つの主要なものがある。すなわち、例
えばC4(Controlled Collapse Chip Connection)法
など、ワイヤ・ボンディング(WB)法、テープ自動式
ボンディング(TAB)法およびソルダ・ボンディング
(SB)法である。
続技術には次の3つの主要なものがある。すなわち、例
えばC4(Controlled Collapse Chip Connection)法
など、ワイヤ・ボンディング(WB)法、テープ自動式
ボンディング(TAB)法およびソルダ・ボンディング
(SB)法である。
【0005】現在市販されている多くの製品では、一般
に、チップをカードまたはボード上に直接ボンディング
するので第1レベルのパッケージが不要である。これに
より、パッケージの小型化、簡単化および低コスト化が
可能となる。低コスト製品の場合、チップをカード上に
直接接続する最も一般的な方法は、ワイヤ・ボンディン
グ(WB)法であった。テープ自動ボンディング(TA
B)法は、TAB自体が第1のレベルのアセンブリであ
ると考えられるので、今や、チップをカード(またはボ
ード)上に直接実装するのに広く一般に使用されるよう
になった。第2に、その機械的フレキシビリティのため
に、フレキシブル回路キャリヤ上にチップを実装するの
に適している。
に、チップをカードまたはボード上に直接ボンディング
するので第1レベルのパッケージが不要である。これに
より、パッケージの小型化、簡単化および低コスト化が
可能となる。低コスト製品の場合、チップをカード上に
直接接続する最も一般的な方法は、ワイヤ・ボンディン
グ(WB)法であった。テープ自動ボンディング(TA
B)法は、TAB自体が第1のレベルのアセンブリであ
ると考えられるので、今や、チップをカード(またはボ
ード)上に直接実装するのに広く一般に使用されるよう
になった。第2に、その機械的フレキシビリティのため
に、フレキシブル回路キャリヤ上にチップを実装するの
に適している。
【0006】しかしながら、超大規模集積回路チップお
よび超々大規模集積回路チップの出現とともに、チップ
上の入出力(I/O)端子の数が非常に増大し、I/O
パッドの間隔を密にする必要があるだけでなく、I/O
パッドのアレイ・パターンも必要となった。
よび超々大規模集積回路チップの出現とともに、チップ
上の入出力(I/O)端子の数が非常に増大し、I/O
パッドの間隔を密にする必要があるだけでなく、I/O
パッドのアレイ・パターンも必要となった。
【0007】アレイ・パターンの要件により、ワイヤ・
ボンディング法およびTAB法が適用できなくなる。
ボンディング法およびTAB法が適用できなくなる。
【0008】これらの方法を使用する場合の他の制限要
因は、これらの搭載したチップのテストまたはバーンイ
ンが困難なことである。このため、カードの歩留りが制
限され、したがって製品が高価になる。
因は、これらの搭載したチップのテストまたはバーンイ
ンが困難なことである。このため、カードの歩留りが制
限され、したがって製品が高価になる。
【0009】他の欠点は、再加工が経済的に実現不可能
であることである。
であることである。
【0010】これらの制限要因のために、チップをカー
ド上に直接接合するC4法などの技法を使用する必要が
ある。
ド上に直接接合するC4法などの技法を使用する必要が
ある。
【0011】C4法すなわちControlled Collapse Chip
Connection法は、チップのセラミック・キャリヤ上へ
の第1のレベルのアセンブリに使用されて成功を収めて
きた。C4技術は、多くの著者によって詳細に記載され
ている。例えば、その開示を参照により本明細書の一部
とする、ラーオ・R.トゥンマラ(Rao R. Tummala)お
よびユージン・J.リマシェフスキ(Eugene J. Rymasz
ewski)編、Microelectronics Packaging Handbook、36
6-391頁(1989)を参照のこと。
Connection法は、チップのセラミック・キャリヤ上へ
の第1のレベルのアセンブリに使用されて成功を収めて
きた。C4技術は、多くの著者によって詳細に記載され
ている。例えば、その開示を参照により本明細書の一部
とする、ラーオ・R.トゥンマラ(Rao R. Tummala)お
よびユージン・J.リマシェフスキ(Eugene J. Rymasz
ewski)編、Microelectronics Packaging Handbook、36
6-391頁(1989)を参照のこと。
【0012】C4相互接続は、ボール制限メタラジ(B
LM)と呼ばれるはんだリフロー可能パッドと、はんだ
のボールの2つの主要な要素から構成される。BLM
は、CrやTiWなどの接着層と、銅やニッケルなどの
はんだリフロー可能層とから構成される。BLM材料お
よびそれらの厚さは、構造を相互接続する際に良好かつ
確実な電気的、機械的および熱的な安定性が得られるよ
うに慎重に選択される。C4に使用されるはんだ材料
は、低い比率(約2パーセントないし約10パーセン
ト)のスズを鉛と合金化したものが好ましい。この組合
せは、最初、相互接続の次のレベルの際に、リフローは
んだボールまたはC4が溶解するのを防止するのに使用
していたが、現在は、主として(i)過剰な銅とスズの
金属間化合物に起因する大きい応力が下地の不動態化皮
膜に大きい応力を集中させるとき、BLMの銅とスズの
間の反応を小さくするため、および(ii)スズの比率
が小さいことによって生じる熱疲労特性を改善するため
に使用される。
LM)と呼ばれるはんだリフロー可能パッドと、はんだ
のボールの2つの主要な要素から構成される。BLM
は、CrやTiWなどの接着層と、銅やニッケルなどの
はんだリフロー可能層とから構成される。BLM材料お
よびそれらの厚さは、構造を相互接続する際に良好かつ
確実な電気的、機械的および熱的な安定性が得られるよ
うに慎重に選択される。C4に使用されるはんだ材料
は、低い比率(約2パーセントないし約10パーセン
ト)のスズを鉛と合金化したものが好ましい。この組合
せは、最初、相互接続の次のレベルの際に、リフローは
んだボールまたはC4が溶解するのを防止するのに使用
していたが、現在は、主として(i)過剰な銅とスズの
金属間化合物に起因する大きい応力が下地の不動態化皮
膜に大きい応力を集中させるとき、BLMの銅とスズの
間の反応を小さくするため、および(ii)スズの比率
が小さいことによって生じる熱疲労特性を改善するため
に使用される。
【0013】現在、第2のレベルまたはその上のレベル
のアセンブリに関して、すなわちカード上への直接チッ
プ実装(DCA)に関して、現行のC4技術の使用を制
限している2つの問題がある。第1に、第2のレベルの
相互接続がピン・スルーホール(PTH)技術に限ら
れ、また、SMTはんだの融点よりも高い接合温度が必
要であるので、費用効果が高く場所をとらない面実装技
術(SMT)が使用できない。第2に、比較的高い接合
温度(340℃〜380℃)によりカードの有機物が炭
化する。
のアセンブリに関して、すなわちカード上への直接チッ
プ実装(DCA)に関して、現行のC4技術の使用を制
限している2つの問題がある。第1に、第2のレベルの
相互接続がピン・スルーホール(PTH)技術に限ら
れ、また、SMTはんだの融点よりも高い接合温度が必
要であるので、費用効果が高く場所をとらない面実装技
術(SMT)が使用できない。第2に、比較的高い接合
温度(340℃〜380℃)によりカードの有機物が炭
化する。
【0014】DCAの接合温度を下げるには2通りの方
法がある。1つの方法は、共融(または低融点)はんだ
をカード・メタライゼーション上に設けることである。
この方法に関係する方法は、現在本特許願の譲渡人に譲
渡された、レッグ(Legg)およびシュロトケ(Schrottk
e)の米国特許第4967950号に記載されている。
上記特許は、C−4を使用して回路チップをフレキシブ
ル基板(ラミネート)に実装する一般的な方法を記載し
ている。基板は、チップのベース上のはんだボールを有
する接触領域内で共融成分の合金で「スズめっき」され
る。
法がある。1つの方法は、共融(または低融点)はんだ
をカード・メタライゼーション上に設けることである。
この方法に関係する方法は、現在本特許願の譲渡人に譲
渡された、レッグ(Legg)およびシュロトケ(Schrottk
e)の米国特許第4967950号に記載されている。
上記特許は、C−4を使用して回路チップをフレキシブ
ル基板(ラミネート)に実装する一般的な方法を記載し
ている。基板は、チップのベース上のはんだボールを有
する接触領域内で共融成分の合金で「スズめっき」され
る。
【0015】共融はんだによってカードまたは有機キャ
リヤを事前被覆する方法は、1995年2月13日出願
のファロン(Fallon)他の米国特許出願第08/387
686号、「Process for Selective Application of S
older to Circuit Packages」に教示されている。この
方法では、共融はんだをプリントカードの銅導体上の、
チップC4バンプがそこに接触する正確な個所に電気メ
ッキする。
リヤを事前被覆する方法は、1995年2月13日出願
のファロン(Fallon)他の米国特許出願第08/387
686号、「Process for Selective Application of S
older to Circuit Packages」に教示されている。この
方法では、共融はんだをプリントカードの銅導体上の、
チップC4バンプがそこに接触する正確な個所に電気メ
ッキする。
【0016】DCA(直接チップ実装)の接合温度を下
げる他の方法は、低融点はんだをキャリヤ導体上にでは
なくチップC4上に設けることである。本願の譲渡人に
譲渡された、ケアリー(Carey)他の米国特許第507
5965号、およびアガルワラ(Agarwala)他の米国特
許第5251806号および第5130779号、およ
びエイジ(Eiji)他の特公昭62−117346号は、
低融点はんだをチップ上に設ける様々な方法を記載して
いる。
げる他の方法は、低融点はんだをキャリヤ導体上にでは
なくチップC4上に設けることである。本願の譲渡人に
譲渡された、ケアリー(Carey)他の米国特許第507
5965号、およびアガルワラ(Agarwala)他の米国特
許第5251806号および第5130779号、およ
びエイジ(Eiji)他の特公昭62−117346号は、
低融点はんだをチップ上に設ける様々な方法を記載して
いる。
【0017】米国特許第5075965号は、不均一な
異方性カラムが、共融合金を形成するのに十分な厚さの
鉛リッチな底面とスズ・リッチな上面とから構成される
方法を開示している。その場合、得られた付着したまま
でリフローしていないカラムをカードの導体上に接合す
る。
異方性カラムが、共融合金を形成するのに十分な厚さの
鉛リッチな底面とスズ・リッチな上面とから構成される
方法を開示している。その場合、得られた付着したまま
でリフローしていないカラムをカードの導体上に接合す
る。
【0018】内部拡散が熱力学的に駆動される傾向を回
避するために、米国特許第5251806号および第5
130779号は、バリヤ金属層を挿入することによっ
て低融点成分を高融点成分から分離した構造を開示して
いる。この構造は、はんだ材料の階層を示すが、この構
造では、高融点はんだのカラムがリフローしない。スタ
ック化したはんだはリフローしないので、はんだスタッ
クとボール制限メタラジ(BLM)の接着パッドとの間
にメタラジ反応が起こらない。その結果、C4接合の機
械的完全性が劣化することが分かっている。
避するために、米国特許第5251806号および第5
130779号は、バリヤ金属層を挿入することによっ
て低融点成分を高融点成分から分離した構造を開示して
いる。この構造は、はんだ材料の階層を示すが、この構
造では、高融点はんだのカラムがリフローしない。スタ
ック化したはんだはリフローしないので、はんだスタッ
クとボール制限メタラジ(BLM)の接着パッドとの間
にメタラジ反応が起こらない。その結果、C4接合の機
械的完全性が劣化することが分かっている。
【0019】特公昭62−117346号は、低融点は
んだおよび高融点はんだの異方性カラム構造を記載して
いる。この発明の基本的な目的は、本質上、低融点はん
だ接合プロセスの代わりに、はんだ接合の高さを増すこ
とである。上記特許では、高融点金属層をチップに固定
し、次いで基板と低融点金属層を形成する。次いで、2
つの低融点金属層を接合し、それによりチップを基板に
接合する。
んだおよび高融点はんだの異方性カラム構造を記載して
いる。この発明の基本的な目的は、本質上、低融点はん
だ接合プロセスの代わりに、はんだ接合の高さを増すこ
とである。上記特許では、高融点金属層をチップに固定
し、次いで基板と低融点金属層を形成する。次いで、2
つの低融点金属層を接合し、それによりチップを基板に
接合する。
【0020】W.A.ドーソン(Dawson)他、「Indium
-Lead-Indium Chip Joining」、IBMテクニカル・デ
ィスクロージャ・ブルテン、Vol.11、No.1
1、1528頁(1969年4月)は、拡散ボンディング用のイ
ンジウムまたはスズによる鉛の標準的キャッピングを開
示している。基板の表面上にチップが圧潰する問題を緩
和するために、中間温度を使用する。
-Lead-Indium Chip Joining」、IBMテクニカル・デ
ィスクロージャ・ブルテン、Vol.11、No.1
1、1528頁(1969年4月)は、拡散ボンディング用のイ
ンジウムまたはスズによる鉛の標準的キャッピングを開
示している。基板の表面上にチップが圧潰する問題を緩
和するために、中間温度を使用する。
【0021】本発明では、完全に低融点共融成分から構
成されるバンプは、高含有率のスズが接着層(ボール制
限メタラジ、BLM)のすべての銅と反応して厚い金属
間層を与えるので、回避すべきフィーチャである。反応
したBLMの大きい応力が原因で、はんだパッドが剥が
れたり、絶縁亀裂が生じることが分かっている。共融は
んだバンプはまた、電気移動度が不十分であり、熱疲労
寿命が短い。また、低融点共融はんだには、熱移動によ
ってボイドが形成し回路故障を引き起こす問題があるこ
とが周知である。
成されるバンプは、高含有率のスズが接着層(ボール制
限メタラジ、BLM)のすべての銅と反応して厚い金属
間層を与えるので、回避すべきフィーチャである。反応
したBLMの大きい応力が原因で、はんだパッドが剥が
れたり、絶縁亀裂が生じることが分かっている。共融は
んだバンプはまた、電気移動度が不十分であり、熱疲労
寿命が短い。また、低融点共融はんだには、熱移動によ
ってボイドが形成し回路故障を引き起こす問題があるこ
とが周知である。
【0022】不均一異方性はんだカラムの他の欠点は、
この構造が、電気プローブが低融点キャップに貫入しチ
ップを破壊するので、チップをキャリヤに接合する前に
回路を電気テストするのに不向きなことである。さら
に、また、チップ・バーンインに関して、一般にバーン
インに使用される温度は120℃〜150℃であり、し
たがって接合操作を開始する前でも、低融点成分および
高融点成分の内部拡散が起こることになるので、周知の
どの多層はんだボールも使用することができない。
この構造が、電気プローブが低融点キャップに貫入しチ
ップを破壊するので、チップをキャリヤに接合する前に
回路を電気テストするのに不向きなことである。さら
に、また、チップ・バーンインに関して、一般にバーン
インに使用される温度は120℃〜150℃であり、し
たがって接合操作を開始する前でも、低融点成分および
高融点成分の内部拡散が起こることになるので、周知の
どの多層はんだボールも使用することができない。
【0023】しかしながら本発明は、一般に、電子回路
パッケージに関し、さらに詳細には、新しいはんだ相互
接続、およびICチップを高位レベル・パッケージ上に
直接接合することによってそれを作成する方法に関す
る。
パッケージに関し、さらに詳細には、新しいはんだ相互
接続、およびICチップを高位レベル・パッケージ上に
直接接合することによってそれを作成する方法に関す
る。
【0024】本発明によれば、Controlled Collapse Ch
ip Connection(C4)操作の後に、元素金属と合金が
相互作用して低融点合金が同時に形成されることよって
ICチップを実装する方法が提供される。
ip Connection(C4)操作の後に、元素金属と合金が
相互作用して低融点合金が同時に形成されることよって
ICチップを実装する方法が提供される。
【0025】本発明はまた、剛性またはフレキシブルな
有機マイクロエレクトロニクス回路カード上にICチッ
プを有機カードの低温加工要件に適合するように、また
一般に高位レベルの相互接続に使用される面実装技術ま
たははんだボール技術に適合するように低い温度で接合
するための信頼できるメタラジ・システムを提供するこ
とに関する。
有機マイクロエレクトロニクス回路カード上にICチッ
プを有機カードの低温加工要件に適合するように、また
一般に高位レベルの相互接続に使用される面実装技術ま
たははんだボール技術に適合するように低い温度で接合
するための信頼できるメタラジ・システムを提供するこ
とに関する。
【0026】
【発明が解決しようとする課題】本発明の1つの目的
は、すでにリフロー済みのはんだボールよりも融点の低
い少なくとも1つの金属のキャップを有する少なくとも
1つのはんだボールを提供できる装置および方法を提供
することである。
は、すでにリフロー済みのはんだボールよりも融点の低
い少なくとも1つの金属のキャップを有する少なくとも
1つのはんだボールを提供できる装置および方法を提供
することである。
【0027】本発明の他の目的は、コストが低く、製造
が容易であり、かつ工程の歩留りが高い半導体モジュー
ルを準備することである。
が容易であり、かつ工程の歩留りが高い半導体モジュー
ルを準備することである。
【0028】本発明の一目的は、ICチップ上に低融点
相互接続メタラジを提供することである。
相互接続メタラジを提供することである。
【0029】本発明の他の目的は、複数の接合サイクル
および再加工サイクルに耐えられる半導体モジュールを
得ることである。
および再加工サイクルに耐えられる半導体モジュールを
得ることである。
【0030】本発明の他の目的は、接合の信頼性を高め
ることである。
ることである。
【0031】本発明の他の目的は、ウエハ・レベルの電
気テストおよびバーンインに適合するモジュールを得る
ことである。
気テストおよびバーンインに適合するモジュールを得る
ことである。
【0032】本発明の他の目的は、チップ・レベルのバ
ーンイン用の代用基板に集積回路チップを一時的に接合
することである。
ーンイン用の代用基板に集積回路チップを一時的に接合
することである。
【0033】
【課題を解決するための手段】本発明は、半導体集積チ
ップへのはんだ相互接続を行う新規の方法および構造に
関する。ただし、相互接続は、はんだ相互接続の高さの
先端でだけ融点が低下するように設計される。
ップへのはんだ相互接続を行う新規の方法および構造に
関する。ただし、相互接続は、はんだ相互接続の高さの
先端でだけ融点が低下するように設計される。
【0034】具体的には、少なくとも1つのはんだボー
ルを有しかつ前記はんだボールの少なくとも一部が少な
くとも1つの低融点金属の被覆を有する基板を含み、前
記低融点金属の融点が前記はんだボールの融点よりも低
い相互接続構造を与えるものである。
ルを有しかつ前記はんだボールの少なくとも一部が少な
くとも1つの低融点金属の被覆を有する基板を含み、前
記低融点金属の融点が前記はんだボールの融点よりも低
い相互接続構造を与えるものである。
【0035】したがって、1つの様態では、本発明は、
はんだボールに少なくとも1つの低融点金属の層をキャ
ッピングする方法を含み、(a)前記はんだボールを基
板上に形成するステップと、(b)前記はんだボールの
一部が露出するように、前記はんだボールの上にマスク
を配置するステップと、(c)前記マスクを介して前記
はんだボールの上に少なくとも1つの低融点金属の層を
付着して、前記はんだボールの少なくとも一部が前記低
融点金属のキャッピング層を有するようにし、かつ前記
低融点金属の融点が前記はんだの融点よりも低くなるよ
うにするステップとを含む。
はんだボールに少なくとも1つの低融点金属の層をキャ
ッピングする方法を含み、(a)前記はんだボールを基
板上に形成するステップと、(b)前記はんだボールの
一部が露出するように、前記はんだボールの上にマスク
を配置するステップと、(c)前記マスクを介して前記
はんだボールの上に少なくとも1つの低融点金属の層を
付着して、前記はんだボールの少なくとも一部が前記低
融点金属のキャッピング層を有するようにし、かつ前記
低融点金属の融点が前記はんだの融点よりも低くなるよ
うにするステップとを含む。
【0036】他の様態では、本発明は、少なくとも1つ
のはんだボールを有しかつ前記はんだボールの少なくと
も一部が低融点金属の少なくとも1つの被覆を有する基
板を含み、前記低融点金属の融点が前記はんだボールの
融点よりも低い、相互接続構造を含む。
のはんだボールを有しかつ前記はんだボールの少なくと
も一部が低融点金属の少なくとも1つの被覆を有する基
板を含み、前記低融点金属の融点が前記はんだボールの
融点よりも低い、相互接続構造を含む。
【0037】新規であると信じられる本発明の特徴、お
よび本発明に特徴的な要素は、添付の特許請求の範囲に
詳細に記載されている。図面は、例示のためのものにす
ぎず、一律の縮尺では描かれていない。さらに、同じ番
号は図面の同じ特徴を表す。しかしながら、本発明自体
は、その編成と操作方法の両方に関して、添付の図面に
関して行う以下の詳細な説明を参照すれば、最もよく理
解できよう。
よび本発明に特徴的な要素は、添付の特許請求の範囲に
詳細に記載されている。図面は、例示のためのものにす
ぎず、一律の縮尺では描かれていない。さらに、同じ番
号は図面の同じ特徴を表す。しかしながら、本発明自体
は、その編成と操作方法の両方に関して、添付の図面に
関して行う以下の詳細な説明を参照すれば、最もよく理
解できよう。
【0038】
【発明の実施の形態】本発明に関して使用する「はんだ
ボール」という用語は、鉛とスズとを化合させ、少なく
とも1回のリフロー・サイクルに通して「はんだボー
ル」を形成したことを意味することに留意されたい。し
たがって、本発明は、これらのすでに形成したはんだボ
ールまたはC4の改善であることが当業者には明らかで
あろう。
ボール」という用語は、鉛とスズとを化合させ、少なく
とも1回のリフロー・サイクルに通して「はんだボー
ル」を形成したことを意味することに留意されたい。し
たがって、本発明は、これらのすでに形成したはんだボ
ールまたはC4の改善であることが当業者には明らかで
あろう。
【0039】図1ないし図7は、ICチップを加工し、
低融点接合の準備ができている本発明の一実施形態を示
す。
低融点接合の準備ができている本発明の一実施形態を示
す。
【0040】基本的に、本発明の方法は、高融点鉛スズ
はんだなどのはんだの塊をチップ、ウエハまたは基板上
のはんだ濡れ性入出力端子に付着するステップと、付着
したはんだをリフローするステップと、電気テストおよ
びバーンイン(必要な場合)の後で、付着またはリフロ
ーしたはんだ塊のサイトに開口を有する金属または有機
マスクで基板を再マスクするステップと、そのはんだ塊
の上に、例えばスズなど、低融点金属の層を付着するス
テップとを含む。
はんだなどのはんだの塊をチップ、ウエハまたは基板上
のはんだ濡れ性入出力端子に付着するステップと、付着
したはんだをリフローするステップと、電気テストおよ
びバーンイン(必要な場合)の後で、付着またはリフロ
ーしたはんだ塊のサイトに開口を有する金属または有機
マスクで基板を再マスクするステップと、そのはんだ塊
の上に、例えばスズなど、低融点金属の層を付着するス
テップとを含む。
【0041】本発明は、はんだ塊の上に、付着したスズ
の塊の共融組成に等しい量の共融合金を形成するのに十
分なだけのはんだ塊を有するすでにリフローしたはんだ
塊合金の上にスズなどの低融点金属が付着されるという
予期しない結果に基づいている。すなわち、共融融解サ
イクルを複数回繰り返した後でも、比較的小さいまたは
それ以下の内部拡散しか起こらないことが分かった。し
たがって、バリヤを必要とせずに、固体はんだ塊の上に
所望の量の共融液体が形成される。回路キャリヤの銅相
互接合上に接合した後でも、接合温度を共融温度にまで
上げると、ある量の共融液体が残る。すなわち、接合界
面における液体形成は、ボード上の他の部品に機械的ま
たは熱的に影響を及ぼすことなくチップを交換するため
に、接合したチップを容易に除去できる理想的な状態を
示す。
の塊の共融組成に等しい量の共融合金を形成するのに十
分なだけのはんだ塊を有するすでにリフローしたはんだ
塊合金の上にスズなどの低融点金属が付着されるという
予期しない結果に基づいている。すなわち、共融融解サ
イクルを複数回繰り返した後でも、比較的小さいまたは
それ以下の内部拡散しか起こらないことが分かった。し
たがって、バリヤを必要とせずに、固体はんだ塊の上に
所望の量の共融液体が形成される。回路キャリヤの銅相
互接合上に接合した後でも、接合温度を共融温度にまで
上げると、ある量の共融液体が残る。すなわち、接合界
面における液体形成は、ボード上の他の部品に機械的ま
たは熱的に影響を及ぼすことなくチップを交換するため
に、接合したチップを容易に除去できる理想的な状態を
示す。
【0042】次に、図1ないし図7(同じ番号は同じま
たは類似の部品を表わす)を参照すると、図1には、C
4 18など、従来のはんだボール18の断面図が示さ
れている。はんだボールは、はんだウェット可能パッド
(ボール制限メタラジ(BLM))16上で、ビアを介
してICチップ内部配線12と接触するリフロー高融点
(鉛97パーセント、スズ3パーセント)はんだボール
が好ましい。内部配線12は、少なくとも1つの不動態
層14を有するチップまたはウエハなど、従来の基板1
0内にある。また、BLM16は、基板10との入出力
を行う。入出力パッドは、Cr、Tiw、整相したCr
とCu、Cu、Au、およびそれらの合金からなるグル
ープから選択できる。当業者には、ICチップ基板10
は、複数のデバイス(図示せず)を従来の方法によって
形成し、1つまたは複数の層内のICチップ内部配線に
よって相互接続した半導体ウエハが可能であることが明
らかであろう。
たは類似の部品を表わす)を参照すると、図1には、C
4 18など、従来のはんだボール18の断面図が示さ
れている。はんだボールは、はんだウェット可能パッド
(ボール制限メタラジ(BLM))16上で、ビアを介
してICチップ内部配線12と接触するリフロー高融点
(鉛97パーセント、スズ3パーセント)はんだボール
が好ましい。内部配線12は、少なくとも1つの不動態
層14を有するチップまたはウエハなど、従来の基板1
0内にある。また、BLM16は、基板10との入出力
を行う。入出力パッドは、Cr、Tiw、整相したCr
とCu、Cu、Au、およびそれらの合金からなるグル
ープから選択できる。当業者には、ICチップ基板10
は、複数のデバイス(図示せず)を従来の方法によって
形成し、1つまたは複数の層内のICチップ内部配線に
よって相互接続した半導体ウエハが可能であることが明
らかであろう。
【0043】はんだボール18は、例えば、鉛とスズの
合金から構成されるはんだボールなど、高融点はんだボ
ールであり、かつその合金が約2パーセント〜約10パ
ーセントのスズを含むか、または鉛スズ合金が98パー
セントから約90パーセントの鉛を含むことが好まし
い。ボール制限メタラジ16の上に形成するはんだボー
ルは、鉛含有量約97パーセント、スズ含有量約3パー
セントの高融点はんだボールであることが好ましい。リ
フローしていないはんだボール18は、例えば、はんだ
注入方法、蒸着方法またははんだ付着の電気めっき方法
などのプロセスによって形成することができる。ただ
し、場合によっては、はんだボール18は、低融点はん
だも可能である。本発明の発明ステップをはんだボール
18に適用する前に、図1を見ればよく分かるように、
ウエハ・テスト、電気テストなど、半導体のすべての加
工ステップが終了し、はんだがリフローして球形に戻っ
ていることが好ましい。
合金から構成されるはんだボールなど、高融点はんだボ
ールであり、かつその合金が約2パーセント〜約10パ
ーセントのスズを含むか、または鉛スズ合金が98パー
セントから約90パーセントの鉛を含むことが好まし
い。ボール制限メタラジ16の上に形成するはんだボー
ルは、鉛含有量約97パーセント、スズ含有量約3パー
セントの高融点はんだボールであることが好ましい。リ
フローしていないはんだボール18は、例えば、はんだ
注入方法、蒸着方法またははんだ付着の電気めっき方法
などのプロセスによって形成することができる。ただ
し、場合によっては、はんだボール18は、低融点はん
だも可能である。本発明の発明ステップをはんだボール
18に適用する前に、図1を見ればよく分かるように、
ウエハ・テスト、電気テストなど、半導体のすべての加
工ステップが終了し、はんだがリフローして球形に戻っ
ていることが好ましい。
【0044】図2は、低融点金属23、例えばスズ23
など、好ましくは純スズ23のキャップを初めのはんだ
ボール18構造の上に付着した本発明の好ましい実施形
態を示す。低融点金属23は、ビスマス、インジウム、
スズまたはそれらの合金からなるグループから選択する
ことが好ましい。
など、好ましくは純スズ23のキャップを初めのはんだ
ボール18構造の上に付着した本発明の好ましい実施形
態を示す。低融点金属23は、ビスマス、インジウム、
スズまたはそれらの合金からなるグループから選択する
ことが好ましい。
【0045】図3は、金属マスク20など、マスク20
を位置合せした後の、図1のはんだボール18の断面を
示す本発明の一実施形態を示す。使用する金属マスク2
0は、側壁22を有する開口を生成することによって作
成される。これは、マスク20を両面からエッチング
し、それによって側壁22内にマスク20の厚さのナイ
フ・エッジ24を作成することによって行う。このナイ
フ・エッジ24は、マスク20の厚さの中間にあること
が好ましい。ただし、このナイフ・エッジ24は、側壁
22の任意の位置に沿ってもよい。マスク20をはんだ
ボール18の上に配置する場合、ナイフ・エッジ24が
はんだボール18を破壊したり抉ったり破損したりしな
いように注意する必要がある。
を位置合せした後の、図1のはんだボール18の断面を
示す本発明の一実施形態を示す。使用する金属マスク2
0は、側壁22を有する開口を生成することによって作
成される。これは、マスク20を両面からエッチング
し、それによって側壁22内にマスク20の厚さのナイ
フ・エッジ24を作成することによって行う。このナイ
フ・エッジ24は、マスク20の厚さの中間にあること
が好ましい。ただし、このナイフ・エッジ24は、側壁
22の任意の位置に沿ってもよい。マスク20をはんだ
ボール18の上に配置する場合、ナイフ・エッジ24が
はんだボール18を破壊したり抉ったり破損したりしな
いように注意する必要がある。
【0046】図4は、図3の金属マスク20を使用し
て、低融点金属の層、例えばスズ23を付着した後の本
発明の構造の断面を示す。余分なスズ25をマスク20
の上に付着させ、その後当技術分野で周知の方法によっ
て除去し、あるいは本発明のスズ・キャッピング・プロ
セスの後でマスク自体を廃棄できる。図4を見ると分か
るように、はんだボール18は、その上面の一部にだけ
スズ23の被覆を有する。はんだボール18の上部に必
要なスズ23のクラウンに応じて、マスク20の厚さに
沿った適切な位置にナイフ・エッジ24が形成されるよ
うにマスク20を作成できる。
て、低融点金属の層、例えばスズ23を付着した後の本
発明の構造の断面を示す。余分なスズ25をマスク20
の上に付着させ、その後当技術分野で周知の方法によっ
て除去し、あるいは本発明のスズ・キャッピング・プロ
セスの後でマスク自体を廃棄できる。図4を見ると分か
るように、はんだボール18は、その上面の一部にだけ
スズ23の被覆を有する。はんだボール18の上部に必
要なスズ23のクラウンに応じて、マスク20の厚さに
沿った適切な位置にナイフ・エッジ24が形成されるよ
うにマスク20を作成できる。
【0047】図5は、他のマスク30、例えば金属マス
ク30などを位置合せした後の、図1のはんだボール1
8の断面を示す本発明の他の実施形態を示す。上述のよ
うに、ナイフ・エッジ24がはんだボール18を破壊す
る恐れがあるような状況では、他のマスク30を使用で
きる。金属マスク30は、片面にだけ穴をエッチング
し、それによってナイフ・エッジ34をマスク30の一
端まで隆起させることによって作成する。図5および図
6に示すように、側壁32は、リフローはんだボール1
8の半球構造に適合する傾斜を有する。
ク30などを位置合せした後の、図1のはんだボール1
8の断面を示す本発明の他の実施形態を示す。上述のよ
うに、ナイフ・エッジ24がはんだボール18を破壊す
る恐れがあるような状況では、他のマスク30を使用で
きる。金属マスク30は、片面にだけ穴をエッチング
し、それによってナイフ・エッジ34をマスク30の一
端まで隆起させることによって作成する。図5および図
6に示すように、側壁32は、リフローはんだボール1
8の半球構造に適合する傾斜を有する。
【0048】図6は、図5の他の金属マスク30を使用
して、低融点金属の層23、例えばスズ23を付着した
後の本発明の構造の断面を示す。余分なスズ35をマス
ク30の上に付着させ、その後当技術分野で周知の方法
によって除去するか、または本発明のスズ・キャッピン
グ・プロセスの後でマスク自体を廃棄できる。図6を見
ると明らかなように、はんだボール18は、その上面の
一部にだけスズ23の被覆を有する。はんだボール18
の上部に必要なスズ23のクラウンに応じて、マスク3
0の厚さに沿った適切な位置にナイフ・エッジ34が形
成されるようにマスク30を作成できる。
して、低融点金属の層23、例えばスズ23を付着した
後の本発明の構造の断面を示す。余分なスズ35をマス
ク30の上に付着させ、その後当技術分野で周知の方法
によって除去するか、または本発明のスズ・キャッピン
グ・プロセスの後でマスク自体を廃棄できる。図6を見
ると明らかなように、はんだボール18は、その上面の
一部にだけスズ23の被覆を有する。はんだボール18
の上部に必要なスズ23のクラウンに応じて、マスク3
0の厚さに沿った適切な位置にナイフ・エッジ34が形
成されるようにマスク30を作成できる。
【0049】図7は、図2のスズ・キャップ付きはんだ
ボールをメタラジ47を有するカード45に接合した後
のその断面を示す。メタラジ47は、線またはパッドが
可能である。メタラジ47、例えば銅47などは、スズ
・キャップ付きはんだボールと結合し、スズとはんだの
共融合金43を形成することが好ましい。メタラジ47
は、Au、Co、Cr、Cu、Fe、Ni、Tiw、整
相したCrとCu、Auと整相したCrとCu、および
それらの合金からなるグループから選択する。カード4
5は、有機回路キャリヤまたはセラミック回路キャリヤ
が可能である。カード45は、有機回路キャリヤの場
合、剛性有機回路キャリヤかまたはフレキシブル有機回
路キャリヤが好ましい。一般に、剛性有機回路キャリヤ
はエポキシ類から作成される。一方、フレキシブル有機
回路キャリヤは通常、ポリイミド類から作成される。
ボールをメタラジ47を有するカード45に接合した後
のその断面を示す。メタラジ47は、線またはパッドが
可能である。メタラジ47、例えば銅47などは、スズ
・キャップ付きはんだボールと結合し、スズとはんだの
共融合金43を形成することが好ましい。メタラジ47
は、Au、Co、Cr、Cu、Fe、Ni、Tiw、整
相したCrとCu、Auと整相したCrとCu、および
それらの合金からなるグループから選択する。カード4
5は、有機回路キャリヤまたはセラミック回路キャリヤ
が可能である。カード45は、有機回路キャリヤの場
合、剛性有機回路キャリヤかまたはフレキシブル有機回
路キャリヤが好ましい。一般に、剛性有機回路キャリヤ
はエポキシ類から作成される。一方、フレキシブル有機
回路キャリヤは通常、ポリイミド類から作成される。
【0050】形成される共融合金43の量は、はんだボ
ール18の上部に付着する低融点金属23の量に依存す
る。したがって、選択する低融点金属キャップの厚さ
は、はんだボール18の体積の約5パーセント〜約30
パーセント、好ましくははんだボール18の体積の約1
0パーセント〜約20パーセントの共融体積が得られる
ものであることが好ましい。
ール18の上部に付着する低融点金属23の量に依存す
る。したがって、選択する低融点金属キャップの厚さ
は、はんだボール18の体積の約5パーセント〜約30
パーセント、好ましくははんだボール18の体積の約1
0パーセント〜約20パーセントの共融体積が得られる
ものであることが好ましい。
【0051】モリブデン・マスクなどのマスクを作成す
る従来の方法では、マスクの両面をフォトマスキング
し、エッチングすることによって穴または開口を形成し
た。この電気化学エッチング・バイアスでは、穴の直径
が両面から小さくなりかつ穴の内部で最小値に達するエ
ッチング穴の構造ができ、したがってナイフ・エッジの
形が現れる。金属マスクの厚さがC4ボールの高さとほ
ぼ同じであるので、ナイフ・エッジは、C4またははん
だボールに貫入し、はんだボールに機械的損傷を与え
る。上述のように、この問題は、金属マスクを片面から
だけフォトマスキングし、電気エッチングすることによ
って解決できる。これにより、図5を見ると分かるよう
に、マスク30の上面にナイフ・エッジ34が形成さ
れ、それによりマスク30とはんだボール18の間に広
い空きができる。
る従来の方法では、マスクの両面をフォトマスキング
し、エッチングすることによって穴または開口を形成し
た。この電気化学エッチング・バイアスでは、穴の直径
が両面から小さくなりかつ穴の内部で最小値に達するエ
ッチング穴の構造ができ、したがってナイフ・エッジの
形が現れる。金属マスクの厚さがC4ボールの高さとほ
ぼ同じであるので、ナイフ・エッジは、C4またははん
だボールに貫入し、はんだボールに機械的損傷を与え
る。上述のように、この問題は、金属マスクを片面から
だけフォトマスキングし、電気エッチングすることによ
って解決できる。これにより、図5を見ると分かるよう
に、マスク30の上面にナイフ・エッジ34が形成さ
れ、それによりマスク30とはんだボール18の間に広
い空きができる。
【0052】説明のために、チップまたはウエハを基板
10として使用したが、基板10は、有機基板、多層有
機基板、セラミック基板、多層セラミック基板または集
積回路チップからなるグループから選択できる。
10として使用したが、基板10は、有機基板、多層有
機基板、セラミック基板、多層セラミック基板または集
積回路チップからなるグループから選択できる。
【0053】スズ23の被覆層は、高周波蒸着、電子ビ
ーム蒸着、電気めっき、化学めっき、または注入方法か
らなるグループから選択した方法によってはんだボール
18上に付着できる。
ーム蒸着、電気めっき、化学めっき、または注入方法か
らなるグループから選択した方法によってはんだボール
18上に付着できる。
【0054】上述のように、リフローはんだボール18
の露出した面に少なくとも1つの低融点金属23をキャ
ッピングする。はんだボールの露出面の約10パーセン
ト〜約90パーセントをキャッピングすること、好まし
くは、はんだボールの露出面の約20パーセント〜約8
0パーセントをキャッピングすること、さらに好ましく
は、はんだボールの露出面の約30パーセント〜約50
パーセントをキャッピングすることが好ましい。もちろ
ん、はんだボール18全体を低融点金属23によってキ
ャッピングまたは包囲することもできる。
の露出した面に少なくとも1つの低融点金属23をキャ
ッピングする。はんだボールの露出面の約10パーセン
ト〜約90パーセントをキャッピングすること、好まし
くは、はんだボールの露出面の約20パーセント〜約8
0パーセントをキャッピングすること、さらに好ましく
は、はんだボールの露出面の約30パーセント〜約50
パーセントをキャッピングすることが好ましい。もちろ
ん、はんだボール18全体を低融点金属23によってキ
ャッピングまたは包囲することもできる。
【0055】低融点金属23の層を有するはんだボール
18は一般に、次のレベルのパッケージング・アセンブ
リ45など、導電性アセンブリ45に基板10を固定す
る相互接続として使用する。一般に、導電性アセンブリ
は、ICチップ、コンデンサ、抵抗、回路キャリヤ・カ
ード、電源または増幅デバイスからなるグループから選
択できる。
18は一般に、次のレベルのパッケージング・アセンブ
リ45など、導電性アセンブリ45に基板10を固定す
る相互接続として使用する。一般に、導電性アセンブリ
は、ICチップ、コンデンサ、抵抗、回路キャリヤ・カ
ード、電源または増幅デバイスからなるグループから選
択できる。
【0056】
【実施例】以下の例は、本発明を詳細に例示するもので
あり、本発明の範囲をいかなる形でも限定するものでは
ない。
あり、本発明の範囲をいかなる形でも限定するものでは
ない。
【0057】実施例1
本発明の構造およびプロセスを使用して、半導体モジュ
ールを作成した。従来のはんだボール18の上にスズ2
3のキャッピング層を形成した。純スズの付着した被覆
層は、厚さ約13〜50ミクロン(0.5〜2.0ミ
ル)であり、蒸着によって付着した。はんだボール18
の上に付着するスズの量は、カードまたは基板45内の
露出した銅導体47を完全に覆うのに必要な共融はんだ
の量によって決まった。銅導体およびはんだマスクの開
口の幅および厚さによって、表面積、したがって所要の
共融合金の体積が決まる。高融点はんだボール18の体
積が最初6.6〜16.4×10-4mm3(40〜10
0立方ミル)である場合、共融はんだ43の体積は3.
3〜5.7×10-4mm3(20〜35立方ミル)であ
ることが好ましい。
ールを作成した。従来のはんだボール18の上にスズ2
3のキャッピング層を形成した。純スズの付着した被覆
層は、厚さ約13〜50ミクロン(0.5〜2.0ミ
ル)であり、蒸着によって付着した。はんだボール18
の上に付着するスズの量は、カードまたは基板45内の
露出した銅導体47を完全に覆うのに必要な共融はんだ
の量によって決まった。銅導体およびはんだマスクの開
口の幅および厚さによって、表面積、したがって所要の
共融合金の体積が決まる。高融点はんだボール18の体
積が最初6.6〜16.4×10-4mm3(40〜10
0立方ミル)である場合、共融はんだ43の体積は3.
3〜5.7×10-4mm3(20〜35立方ミル)であ
ることが好ましい。
【0058】以上、本発明について特定の好ましい実施
形態と関連して詳細に説明したが、上記の説明に照らせ
ば、多くの改変、修正および変更が可能であることを当
業者なら理解するであろうことは明白である。したがっ
て、添付の特許請求の範囲は、本発明の真の範囲および
精神に含まれるそのようなあらゆる改変、修正および変
更を含むものとする。
形態と関連して詳細に説明したが、上記の説明に照らせ
ば、多くの改変、修正および変更が可能であることを当
業者なら理解するであろうことは明白である。したがっ
て、添付の特許請求の範囲は、本発明の真の範囲および
精神に含まれるそのようなあらゆる改変、修正および変
更を含むものとする。
【0059】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0060】(1)少なくとも1つのはんだボールを有
しかつ前記はんだボールの少なくとも一部が少なくとも
1つの低融点金属の被覆を有する基板を含み、前記低融
点金属の融点が前記はんだボールの融点よりも低い相互
接続構造。 (2)前記はんだボールが、高融点はんだ、低融点はん
だまたはC4からなるグループから選択されることを特
徴とする、上記(1)に記載の相互接続構造。 (3)前記基板が、有機基板、多層有機基板、セラミッ
ク基板、多層セラミック基板または集積回路チップから
なるグループから選択されることを特徴とする、上記
(1)に記載の相互接続構造。 (4)前記低融点金属が、ビスマス、インジウム、スズ
またはそれらの合金からなるグループから選択されるこ
とを特徴とする、上記(1)に記載の相互接続構造。 (5)前記低融点金属の層を有するはんだボールが、導
電性アセンブリに固定されることを特徴とする、上記
(1)に記載の相互接続構造。 (6)前記導電性アセンブリが、ICチップ、コンデン
サ、抵抗、回路キャリヤ・カード、電源または増幅デバ
イスからなるグループから選択されることを特徴とす
る、上記(5)に記載の相互接続構造。 (7)はんだボールが、前記基板内の導電性フィーチャ
に固定されることを特徴とする、上記(1)に記載の相
互接続構造。 (8)前記導電性フィーチャ用の材料が、Au、Co、
Cr、Cu、Fe、Ni、Ta、Ti、Tiw、整相し
たCrとCu、およびそれらの合金からなるグループか
ら選択されることを特徴とする、上記(7)に記載の相
互接続構造。 (9)前記導電性フィーチャが少なくとも1つの内部導
電性フィーチャと電気的に接触することを特徴とする、
上記(7)に記載の相互接続構造。 (10)前記低融点金属キャップの厚さが、前記はんだ
ボールの体積の約5パーセント〜約30パーセントの共
融体積を提供することを特徴とする、上記(1)に記載
の相互接続構造。 (11)前記低融点金属キャップの厚さが、好ましく
は、前記はんだボールの体積の約10パーセント〜約2
0パーセントの共融体積を提供することを特徴とする、
上記(1)に記載の相互接続構造。 (12)前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約2パーセント〜約10パーセント
のスズを含むことを特徴とする、上記(1)に記載の相
互接続構造。 (13)前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約98パーセント〜約90パーセン
トの鉛を含むことを特徴とする、上記(1)に記載の相
互接続構造。 (14)前記低融点金属キャップの平均厚さが約15マ
イクロメートル〜約50マイクロメートルであることを
特徴とする、上記(1)に記載の相互接続構造。 (15)前記はんだボールが、Pb、Bi、In、S
n、Ag、Au、またはそれらの合金からなるグループ
から選択されることを特徴とする、上記(1)に記載の
相互接続構造。 (16)前記キャップ付きはんだボールの少なくとも一
部が第2の基板上の導電性フィーチャに固定されること
を特徴とする、上記(1)に記載の相互接続構造。 (17)前記導電性フィーチャ用の材料が、Au、C
o、Cr、Cu、Fe、Ni、Ta、Ti、Tiw、整
相したCrとCu、およびそれらの合金からなるグルー
プから選択されることを特徴とする、上記(16)に記
載の相互接続構造。 (18)前記第2の基板が、有機回路キャリヤまたはセ
ラミック回路キャリヤからなるグループから選択される
ことを特徴とする、上記(16)に記載の相互接続構
造。 (19)前記有機回路キャリヤが、剛性有機回路キャリ
ヤまたはフレキシブル有機回路キャリヤからなるグルー
プから選択されることを特徴とする、上記(18)に記
載の相互接続構造。 (20)前記剛性有機回路キャリヤ用の材料が、エポキ
シ類からなるグループから選択されることを特徴とす
る、上記(19)に記載の相互接続構造。 (21)前記フレキシブル有機回路キャリヤ用の材料
が、ポリイミド類からなるグループから選択されること
を特徴とする、上記(19)に記載の相互接続構造。 (22)前記低融点金属が、前記はんだボールの露出面
の約10パーセント〜約90パーセントをキャッピング
することを特徴とする、上記(1)に記載の相互接続構
造。 (23)前記低融点金属が、好ましくは、前記はんだボ
ールの露出面の約20パーセント〜約80パーセントを
キャッピングすることを特徴とする、上記(1)に記載
の相互接続構造。 (24)前記低融点金属が、さらに好ましくは、前記は
んだボールの露出面の約30パーセント〜約50パーセ
ントをキャッピングすることを特徴とする、上記(1)
に記載の相互接続構造。 (25)前記低融点金属が前記はんだボールを完全に包
囲することを特徴とする、上記(1)に記載の相互接続
構造。
しかつ前記はんだボールの少なくとも一部が少なくとも
1つの低融点金属の被覆を有する基板を含み、前記低融
点金属の融点が前記はんだボールの融点よりも低い相互
接続構造。 (2)前記はんだボールが、高融点はんだ、低融点はん
だまたはC4からなるグループから選択されることを特
徴とする、上記(1)に記載の相互接続構造。 (3)前記基板が、有機基板、多層有機基板、セラミッ
ク基板、多層セラミック基板または集積回路チップから
なるグループから選択されることを特徴とする、上記
(1)に記載の相互接続構造。 (4)前記低融点金属が、ビスマス、インジウム、スズ
またはそれらの合金からなるグループから選択されるこ
とを特徴とする、上記(1)に記載の相互接続構造。 (5)前記低融点金属の層を有するはんだボールが、導
電性アセンブリに固定されることを特徴とする、上記
(1)に記載の相互接続構造。 (6)前記導電性アセンブリが、ICチップ、コンデン
サ、抵抗、回路キャリヤ・カード、電源または増幅デバ
イスからなるグループから選択されることを特徴とす
る、上記(5)に記載の相互接続構造。 (7)はんだボールが、前記基板内の導電性フィーチャ
に固定されることを特徴とする、上記(1)に記載の相
互接続構造。 (8)前記導電性フィーチャ用の材料が、Au、Co、
Cr、Cu、Fe、Ni、Ta、Ti、Tiw、整相し
たCrとCu、およびそれらの合金からなるグループか
ら選択されることを特徴とする、上記(7)に記載の相
互接続構造。 (9)前記導電性フィーチャが少なくとも1つの内部導
電性フィーチャと電気的に接触することを特徴とする、
上記(7)に記載の相互接続構造。 (10)前記低融点金属キャップの厚さが、前記はんだ
ボールの体積の約5パーセント〜約30パーセントの共
融体積を提供することを特徴とする、上記(1)に記載
の相互接続構造。 (11)前記低融点金属キャップの厚さが、好ましく
は、前記はんだボールの体積の約10パーセント〜約2
0パーセントの共融体積を提供することを特徴とする、
上記(1)に記載の相互接続構造。 (12)前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約2パーセント〜約10パーセント
のスズを含むことを特徴とする、上記(1)に記載の相
互接続構造。 (13)前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約98パーセント〜約90パーセン
トの鉛を含むことを特徴とする、上記(1)に記載の相
互接続構造。 (14)前記低融点金属キャップの平均厚さが約15マ
イクロメートル〜約50マイクロメートルであることを
特徴とする、上記(1)に記載の相互接続構造。 (15)前記はんだボールが、Pb、Bi、In、S
n、Ag、Au、またはそれらの合金からなるグループ
から選択されることを特徴とする、上記(1)に記載の
相互接続構造。 (16)前記キャップ付きはんだボールの少なくとも一
部が第2の基板上の導電性フィーチャに固定されること
を特徴とする、上記(1)に記載の相互接続構造。 (17)前記導電性フィーチャ用の材料が、Au、C
o、Cr、Cu、Fe、Ni、Ta、Ti、Tiw、整
相したCrとCu、およびそれらの合金からなるグルー
プから選択されることを特徴とする、上記(16)に記
載の相互接続構造。 (18)前記第2の基板が、有機回路キャリヤまたはセ
ラミック回路キャリヤからなるグループから選択される
ことを特徴とする、上記(16)に記載の相互接続構
造。 (19)前記有機回路キャリヤが、剛性有機回路キャリ
ヤまたはフレキシブル有機回路キャリヤからなるグルー
プから選択されることを特徴とする、上記(18)に記
載の相互接続構造。 (20)前記剛性有機回路キャリヤ用の材料が、エポキ
シ類からなるグループから選択されることを特徴とす
る、上記(19)に記載の相互接続構造。 (21)前記フレキシブル有機回路キャリヤ用の材料
が、ポリイミド類からなるグループから選択されること
を特徴とする、上記(19)に記載の相互接続構造。 (22)前記低融点金属が、前記はんだボールの露出面
の約10パーセント〜約90パーセントをキャッピング
することを特徴とする、上記(1)に記載の相互接続構
造。 (23)前記低融点金属が、好ましくは、前記はんだボ
ールの露出面の約20パーセント〜約80パーセントを
キャッピングすることを特徴とする、上記(1)に記載
の相互接続構造。 (24)前記低融点金属が、さらに好ましくは、前記は
んだボールの露出面の約30パーセント〜約50パーセ
ントをキャッピングすることを特徴とする、上記(1)
に記載の相互接続構造。 (25)前記低融点金属が前記はんだボールを完全に包
囲することを特徴とする、上記(1)に記載の相互接続
構造。
【図1】はんだ濡れ性パッド上のリフローはんだボール
(BLM)を示す従来のC4の断面図である。
(BLM)を示す従来のC4の断面図である。
【図2】低融点金属のキャップが図1の初めのC4構造
の上部に付着した本発明の好ましい実施形態を示す図で
ある。
の上部に付着した本発明の好ましい実施形態を示す図で
ある。
【図3】マスクを位置合せした後の、図1のC4はんだ
ボールの断面を示す本発明の一実施形態を示す図であ
る。
ボールの断面を示す本発明の一実施形態を示す図であ
る。
【図4】図3のマスクを使用して低融点金属の層を付着
した後の本発明の構造の断面図である。
した後の本発明の構造の断面図である。
【図5】他のマスクを位置合せした後の、図1のC4は
んだボールの断面を示す本発明の他の実施形態を示す図
である。
んだボールの断面を示す本発明の他の実施形態を示す図
である。
【図6】図5の他のマスクを使用して低融点金属の層を
付着した後の本発明の構造の断面図である。
付着した後の本発明の構造の断面図である。
【図7】図2のスズ・キャップ付きはんだボールをカー
ド・メタラジに接合した後のその断面図である。
ド・メタラジに接合した後のその断面図である。
10 ラミネート
12 開口
14 上面
16 底面
20 銅
22 絶縁材料
24 開口
25 回路カード
26 開口
30 ICチップ
32 内部金属配線
34 絶縁物
36 パッド
38 はんだボール
41 低融点金属キャップ
43 共融合金
48 ボール制限メタラジ(BLM)
50 直接チップ実装モジュール(DCAM)
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アレクシス・ビタイユ
フランス91220 ブルティーニュ・シュ
ル・オルジュ リュ・ド・ヴェルコール
15
(72)発明者 ケニス・マイケル・ファロン
アメリカ合衆国13850 ニューヨーク州
ヴェスタルサード・アベニュー 344
(72)発明者 ジーン・ジョーゼフ・ガウデンズィ
アメリカ合衆国10578 ニューヨーク州
パーディスオーク・リッジ・ロード 38
(72)発明者 ケニス・ロバート・ハーマン
アメリカ合衆国12603 ニューヨーク州
ポーキープシー ローリー・ストリート
11
(72)発明者 フレデリック・ピエール
フランス91540 メヌシー リュ・デ・
ベルジュロネット 6
(72)発明者 ジョルジュ・ロベール
フランス91590 ボールヌ リュ・ド・
ラ・フェルム 01
(56)参考文献 特開 平5−275553(JP,A)
特開 平4−273453(JP,A)
特開 昭62−117346(JP,A)
特開 昭61−87396(JP,A)
特表 平5−507174(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
B23K 35/22
H01L 21/60
H01L 21/48 - 21/53
Claims (21)
- 【請求項1】 第1の基板と第2の基板の間の電気的相
互接続構造であって、 前記第1の基板上の、ボール制限メタラジと、 前記ボール制限メタラジ上に固定され、リフローされた
はんだボールと、 前記はんだボールの表面に、形成された少なくとも1つ
の共融成分であって、前記はんだボールのリフローの後
に前記はんだボールの表面に付着された純金属と前記は
んだボールの表面との相互反応により生じた、共融成分
と、 前記第2の基板上の、第2のメタラジであって、前記少
なくとも1つの共融成分に固定されて、前記第1と前記
第2の基板の間の電気的相互接続を形成する、前記第2
のメタラジとを含む、前記電気的相互接続構造。 - 【請求項2】 前記共融成分を構成する金属は、インジ
ウム、ビスマス、スズ若しくはこれらの合金を含む、請
求項1に記載の相互接続構造。 - 【請求項3】 前記リフローされたはんだボールは、鉛
・スズ合金であって、90乃至98%の鉛を含む、請求
項1に記載の相互接続構造。 - 【請求項4】 前記第1若しくは第2の基板は、有機基
板、剛性有機回路キャリア、フレキシブル有機回路キャ
リア、多層有機基板、セラミック基板、多層セラミック
基板、集積回路チップ、キャパシタ、レジスタ、回路キ
ャリアカード、電源若しくは増幅デバイスのいずれかで
ある、請求項1に記載の相互接続構造。 - 【請求項5】 前記共融成分の厚さは、共融成分の体積
が、前記はんだボールの体積の5乃至30パーセントに
なるような厚さである、請求項1に記載の相互接続構
造。 - 【請求項6】 前記共融成分の厚さは、共融成分の体積
が、前記はんだボールの体積の10乃至20パーセント
になるような厚さである、請求項1に記載の相互接続構
造。 - 【請求項7】 相互接続構造であって、 基板と、 前記基板に固定された金属ボールであって、前記金属ボ
ールは、リフローされたはんだボールである、前記金属
ボールと、 前記金属ボールの表面の少なくとも一部分に、前記はん
だボールのリフローの後に配置された低融点の純金属の
キャッピングであって、前記純金属は、相互接続処理中
に高温下で、前記金属ボールの表面において、前記金属
ボールと共融成分を形成する、前記純金属のキャッピン
グとを含む、前記相互接続構造。 - 【請求項8】 ボール制限メタラジであって、前記基板
と前記金属ボールの間に配置された、ボール制限メタラ
ジを更に含む、請求項7に記載の相互接続構造。 - 【請求項9】 少なくとも1つの前記制限メタラジが、
Au、Co、Cr、Fe、Ni、Ta、Ti、Ti、
W、整相されたCrとCu、若しくはこれらの合金の中
から選択される金属を含む、請求項1若しくは8に記載
の相互接続構造。 - 【請求項10】 前記純金属のキャッピングは、スズを
含む、請求項7に記載の相互接続構造。 - 【請求項11】 前記純金属は、ビスマス、インジウ
ム、スズの中から選択される少なくとも1である、請求
項7に記載の相互接続構造。 - 【請求項12】 前記はんだボールは、Pb、Bi、I
n、Sn、Ag、Au若しくはこれらの合金から選択さ
れる、請求項1若しくは7に記載の相互接続構造。 - 【請求項13】 前記はんだボールは、2乃至10パー
セントのスズを含む、鉛・スズ合金を含む、請求項1若
しくは7に記載の相互接続構造。 - 【請求項14】 前記キャッピングの厚さは、共融成分
の体積が、前記はんだボールの体積の5乃至30パーセ
ントになるような厚さである、請求項7に記載の相互接
続構造。 - 【請求項15】 前記キャッピングの厚さは、共融成分
の体積が、前記はんだボールの体積の10乃至20パー
セントになるような厚さである、請求項7に記載の相互
接続構造 - 【請求項16】 前記キャッピングの平均厚さが15乃
至50μmである、請求項7に記載の相互接続構造。 - 【請求項17】 前記基板は、有機基板、セラミック基
板、若しくは集積回路基板の中から選択される、請求項
7に記載の相互接続構造。 - 【請求項18】 前記はんだボールは、電気伝導性のア
センブリに固定されている、請求項7に記載の相互接続
構造。 - 【請求項19】 前記アセンブリは、集積回路チップ、
キャパシタ、レジスタ、回路キャリアカード、電源若し
くは増幅デバイスの中から選択される、請求項18に記
載の相互接続構造。 - 【請求項20】 前記はんだボールは、前記基板内の電
気伝導性の物に固定されている、請求項7に記載の相互
接続構造。 - 【請求項21】 前記ボール制限メタラジは、前記基板
内の電気伝導性の物に固定されている、請求項7に記載
の相互接続構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47647495A | 1995-06-07 | 1995-06-07 | |
US476474 | 1995-06-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08332590A JPH08332590A (ja) | 1996-12-17 |
JP3393755B2 true JP3393755B2 (ja) | 2003-04-07 |
Family
ID=23891995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14467396A Expired - Fee Related JP3393755B2 (ja) | 1995-06-07 | 1996-06-06 | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6259159B1 (ja) |
EP (1) | EP0747954A3 (ja) |
JP (1) | JP3393755B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19754372A1 (de) * | 1997-03-10 | 1998-09-24 | Fraunhofer Ges Forschung | Chipanordnung und Verfahren zur Herstellung einer Chipanordnung |
FI972982A (fi) * | 1997-07-14 | 1999-01-15 | Jorma Kalevi Kivilahti | Elektroniikan komponenttien valmistuksessa ja kokoonpanossa käytettäväpinnoite |
JP3045697U (ja) * | 1997-07-28 | 1998-02-13 | 株式会社サトーセン | チップ搭載用パッケージ基板 |
WO1999045590A1 (en) * | 1998-03-02 | 1999-09-10 | Motorola Inc. | Flipchip assembly having rigid inner core bumps |
SE515028C2 (sv) * | 1999-04-21 | 2001-05-28 | Ericsson Telefon Ab L M | Förbättrade lodkulor samt användning av dylika |
US6492738B2 (en) | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
US20030116860A1 (en) | 2001-12-21 | 2003-06-26 | Biju Chandran | Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses |
US7235886B1 (en) | 2001-12-21 | 2007-06-26 | Intel Corporation | Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby |
US6835580B1 (en) * | 2003-06-26 | 2004-12-28 | Semiconductor Components Industries, L.L.C. | Direct chip attach structure and method |
US8129841B2 (en) * | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
KR101249555B1 (ko) | 2003-11-10 | 2013-04-01 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
WO2006105015A2 (en) * | 2005-03-25 | 2006-10-05 | Stats Chippac Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
GB0507887D0 (en) * | 2005-04-20 | 2005-05-25 | Rohm & Haas Elect Mat | Immersion method |
CN100355051C (zh) * | 2005-10-27 | 2007-12-12 | 中国科学院上海技术物理研究所 | 红外焦平面探测器的回流提拉倒装焊接方法 |
DE102005055487B3 (de) * | 2005-11-18 | 2007-05-16 | Infineon Technologies Ag | Elektronische Struktur mit über lötbare Verbindungselemente verbundenen Komponenten sowie Verfahren zu seiner Herstellung |
KR100658974B1 (ko) * | 2006-01-12 | 2006-12-19 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US20070267745A1 (en) * | 2006-05-22 | 2007-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including electrically conductive bump and method of manufacturing the same |
US7834442B2 (en) * | 2007-12-12 | 2010-11-16 | International Business Machines Corporation | Electronic package method and structure with cure-melt hierarchy |
JP5765606B2 (ja) * | 2009-02-20 | 2015-08-19 | 日立金属株式会社 | 電子部品用複合ボールの製造方法 |
US8671560B2 (en) | 2010-03-30 | 2014-03-18 | Research Triangle Institute | In system reflow of low temperature eutectic bond balls |
US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
KR102420126B1 (ko) | 2016-02-01 | 2022-07-12 | 삼성전자주식회사 | 반도체 소자 |
DE102018114013A1 (de) * | 2018-06-12 | 2019-12-12 | Osram Opto Semiconductors Gmbh | Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3403438A (en) * | 1964-12-02 | 1968-10-01 | Corning Glass Works | Process for joining transistor chip to printed circuit |
US3512051A (en) * | 1965-12-29 | 1970-05-12 | Burroughs Corp | Contacts for a semiconductor device |
JPS59188147A (ja) * | 1983-04-08 | 1984-10-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
JPS62117346A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 半導体装置 |
JPH01208844A (ja) * | 1988-02-17 | 1989-08-22 | Hitachi Ltd | 半導体装置 |
US4967950A (en) | 1989-10-31 | 1990-11-06 | International Business Machines Corporation | Soldering method |
US5251806A (en) | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
US5130779A (en) * | 1990-06-19 | 1992-07-14 | International Business Machines Corporation | Solder mass having conductive encapsulating arrangement |
US5075965A (en) * | 1990-11-05 | 1991-12-31 | International Business Machines | Low temperature controlled collapse chip attach process |
JPH04258131A (ja) * | 1991-02-13 | 1992-09-14 | Fujitsu Ltd | 半田バンプ形成方法及び半田ボール |
-
1996
- 1996-05-07 EP EP96480060A patent/EP0747954A3/en not_active Withdrawn
- 1996-06-06 JP JP14467396A patent/JP3393755B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-30 US US08/794,982 patent/US6259159B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0747954A2 (en) | 1996-12-11 |
US6259159B1 (en) | 2001-07-10 |
EP0747954A3 (en) | 1997-05-07 |
JPH08332590A (ja) | 1996-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
US6858941B2 (en) | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array | |
US8513799B2 (en) | Method of electrically connecting a microelectronic component | |
US6319751B1 (en) | Bumpless flip chip assembly with solder via | |
US5729896A (en) | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder | |
US6177636B1 (en) | Connection components with posts | |
US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
US6825547B2 (en) | Semiconductor device including edge bond pads | |
JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
US6989606B2 (en) | BGA substrate via structure | |
US20020076910A1 (en) | High density electronic interconnection | |
US6930383B2 (en) | Electronic component including a housing and a substrate | |
JPH05144821A (ja) | 半導体装置 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPH0722470A (ja) | バンプ付きtabテープ及びそれを用いた接合方法 | |
JPH10303059A (ja) | 多レベル相互接続技術を有するコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |