JPH10303059A - 多レベル相互接続技術を有するコンデンサ - Google Patents

多レベル相互接続技術を有するコンデンサ

Info

Publication number
JPH10303059A
JPH10303059A JP10108945A JP10894598A JPH10303059A JP H10303059 A JPH10303059 A JP H10303059A JP 10108945 A JP10108945 A JP 10108945A JP 10894598 A JP10894598 A JP 10894598A JP H10303059 A JPH10303059 A JP H10303059A
Authority
JP
Japan
Prior art keywords
solder
package
solder ball
melting point
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10108945A
Other languages
English (en)
Other versions
JP3024097B2 (ja
Inventor
Hormazdyar M Dalal
ホルマジャー・ミコチャー・ダレル
Gene Joseph Gaudenzi
ジーン・ジョゼフ・ゴデンジー
Rebecca Y Gorrell
レベッカ・ヤン・ゴレル
Mark A Takacs
マーク・アンソニー・タカクス
Jr Kenneth J Travis
ケネス・ジョゼフ・トラビス・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/846,930 external-priority patent/US5808853A/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10303059A publication Critical patent/JPH10303059A/ja
Application granted granted Critical
Publication of JP3024097B2 publication Critical patent/JP3024097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 多レベル相互接続技術を有するコンデンサお
よびその製法を提供する。 【解決手段】 また最初にコンデンサを得る工程を含
め、コンデンサを1つの対象に電気的に接続するプロセ
スが開示される。少なくとも1つのソルダ・ボールが再
流され、コンデンサに確保される。ソルダ・ボールは、
接触部材を介してコンデンサと電気的に連絡する。この
再流されたソルダ・ボール上に低融点の金属が確保され
る。これは多くの仕方で行うことができる。好ましい仕
方は、マスクをソルダ・ボール上に置き、マスクの開口
を通してソルダ・ボールの一部が露出するようにするこ
とである。マスクを介して、ソルダ・ボールの露出表面
に少なくとも1つの低融点金属の層を付着する。これに
よって、多層相互接続キャップを有するコンデンサが形
成される。低融点金属は、ソルダ・ボールの表面と相互
作用し、共晶または液化部分のキャップを形成する。こ
のキャップ部分が次いで対象と接合される。

Description

【発明の詳細な説明】
【0001】関連特許出願 本特許願は、1996年10月31日に出願された「FL
IP CHIP ATTACH ONFLEXIBLE CIRCUIT CARRIER USING CH
IP WITH METALLIC CAP ON SOLDER」という名称の、本願
の譲渡人に譲渡され、参照することにより本明細書にそ
の開示が含まれている米国特許出願番号08/7405
71の一部継続出願である。
【0002】本特許願はまた、「CAPACITOR WITH MULTI
LEVEL INTERCONNECTION TECHNOLOGYAND PROCESS THEREO
F」という名称の、Attorney Docket No. F19-96-155で
1997年4月に出願され、本願の譲渡人に譲渡され、
参考のために本願にその開示が含まれている米国特許出
願に関連するものである。
【0003】
【発明の属する技術分野】本発明はフリップ・チップ・
アタッチ(FCA)技術を用いた回路キャリアに対する
改良された低温コンデンサ取付け方法に関する。詳細に
いうと、本発明はマルチレベルの相互接続技術を用い
て、少なくとも1つの多絶縁層のコンデンサを基板に直
接取り付けることができる構造に関する。カードへのこ
のようなコンデンサの直接取付け方法にも関する。
【0004】
【従来の技術】電子製品は通常、複数の電気要素を含
む。電気要素には、例えば論理チップ、メモリ・チッ
プ、レジスタ・チップ、レジスタ、コンデンサが含まれ
るが、これらに限定されるものではない。
【0005】複雑な機能の性能が必要な、ハイエンド・
コンピュータCPUs用の電子製品の生産においては、
通常アセンブリの少なくとも3つの階層レベルが必要で
ある。
【0006】階層的アセンブリの第一レベルでは、要素
は通常セラミックまたは有機ラミネートでつくられたキ
ャリアに接続され、公知のシーリング方法および冷却方
法に従って組み立てされたキャリアは、モジュールと呼
ばれる。
【0007】本技術分野で一般に公知のキャリアには、
セラミックや有機ラミネートを含む多数の型式がある。
一般的に、セラミック・キャリアはアルミナまたはガラ
スで作られる。セラミックは丈夫であるが、コストが高
くつくきらいがある。有機ラミネートには2つの型式が
ある。1つは通常エポキシ化合物で作られ、一般的に厚
くて硬い。他の型式はポリイミドで作られ柔軟である。
キャリアは、一般的に少なくとも1つの金属の相互接続
ラインを含む。
【0008】アセンブリ階層の第二レベルにおいては、
モジュールがカードに接続される。カードは通常、少な
くともカードの1つの側にプリント回路を有する有機ラ
ミネートで作られる。
【0009】アセンブリ階層の第三のレベルでは、カー
ドがボードに接続される。
【0010】電子回路に典型的に使用されるコンデンサ
のインダクタンスは一般的に無視しうるほど小さい。こ
のことは、複数の回路を同時にスイッチすることによる
電流の突然の流れによって生じる逆電位は有害であるの
で、歴史的に真実であった。従って、逆電位は可能なす
べての点で最小化されなければならない。しかし、離れ
たコンデンサを電気的および機械的に回路キャリア・カ
ードに取り付けるために用いられる方法はコンデンサの
インダクタンスを高めるきらいがある。工業的には多数
の取付け方法が用いられている。
【0011】ワイア・ボンド技術を用いる取付け方法
は、ワイアの長さに沿って電流が流れるために、インダ
クタンスが高いことが判明している。
【0012】TAB(tape-automated-bonding)を用い
る他の取付け方法は、集積回路チップの取付けに最も利
用される。TABもまたコンデンサのインダクタンスを
さらに増加することが知られている。
【0013】第三の取付け方法はC4(controlled col
lapse chip connection)技術を用いるものである。C
4取付け方法は、チップの第一レベルのアセンブリに成
功裏に用いられてきた。C4相互接続は、基本的に2つ
の主要な要素を含む。1つはボール・リミテイング冶金
(BLM)と言われるはんだ湿潤パッドであり、もう1
つはソルダ・ボールである。BLMは通常、Crまたは
TiWのような接着層と、銅またはニッケルのようなは
んだリフロー可能層を含む。BLMの材料とその厚み
を、相互接続構造に信頼性の高い電気的、機械的および
熱的安定性を付与するように選択するのが賢明である。
C4に使用されるはんだ材料は低い比率のスズ/鉛合金
が好ましい。スズ/鉛合金は、BLM中の銅とスズの間
の反応を低減するために、最もよく使用される。これ
は、銅−スズ金属間化合物は高い応力のフィルムを形成
し、これがチップのパシベーションとなるポリイミドを
損なうからである。加えて、この合金はより望ましい熱
疲労特性を達成するために用いられる。
【0014】セラミックは現在の設計上の考えと両立し
難いので好ましくない。例えば、特にいくつかのマイク
ロプロセッシング分野での製品の小型化、コスト低減お
よび低コンダクタンスの要求のために、パッケージング
にセラミック基板を効果的に使用することは難しい。現
行のC4技術を、キャリア・カード上に直接チップを取
り付ける(DCA)ために用いることを制約するいくつ
かの問題がある。最も大きな問題は、標準的なC4技術
は接合温度が比較的高いことである(約340℃から約
380℃までの間)。カードに使用される有機物質の相
転移温度よりも、接合温度が高いために、有機のカード
材料を使用することができない。
【0015】一般的に、DCA接合温度を低下するため
に、2つの方法があり、両法は上記の問題を軽減するも
のである。好ましい結果を得るために、基板またはソル
ダ・ボールのいずれかを改良または処理することができ
る。
【0016】基板を処理または改良する多くの試みがな
されている。ICチップをC4を有する有機回路キャリ
ア・カードに取り付けるための一般的スキームには、
「スズ被覆」基板が含まれる。「スズ被覆」基板は、コ
ーティング領域で共晶組成合金で処理された標準的な基
板からなり、プレコーティングとも言われる。プレコー
ティングされた基板は、次にチップのベース上で、標準
的なC4ソルダ・ボールと作用される。
【0017】ダイレクト・チップ・アタッチ(DCA)
に対する接合温度を下げる第二の試みは、低融点のソル
ダオンチップ(SOC)C4を提供することである。1
つの方法では、鉛の多い底部とスズの多い最上部からな
る十分に厚く、不均一な異方性カラムから共晶合金が形
成される。次に、この出来上がった非再流カラムをカー
ドのコンダクターに接合する。このような不均一なスキ
ームにおいて、スズの多い最上部の物質は鉛の多い底部
の物質と反応して共晶合金を形成する。しかし、鉛とス
ズは急速に相互拡散して、スズの含量が共晶合金のそれ
よりも少ないはんだ合金を形成するので、共晶組成は単
に過渡的なものである。その結果出来る合金の融点は要
求される共晶温度よりも高く、接合は不十分である。さ
らにスズの含量が高いためにBLMの崩壊の問題が残
る。
【0018】熱力学的に推進される相互拡散の傾向を克
服する1つの方法は、バリア金属層によって低融点組成
が高融点組成から分離される構造を含む。この構造はは
んだ物質の階層を示す。しかし、この構造において高融
点はんだのカラムは一般的にリフローされない。スタッ
クされるはんだはリフローされないので、ソルダ・スタ
ックとBLMの接着パッドの間で冶金学的な反応は生じ
ない。ソルダ・スタックとBLMの接着パッドの間に冶
金学的な反応がなければ、C4接合の機械的保全は悪い
ことが知られている。
【0019】他の方法は、スズ鉛スズの不均一なソルダ
・スタックを使用することを含む。この方法では、底部
のスズ層がBLM中の銅と金属間化合物を作るのに用い
られる。金属間化合物は機械的強度を付加する。最上部
のスズの層は下の鉛と合金化する。最上部のスズ/鉛合
金は局所的な共晶形成を提供するが、これは単に過渡的
なものである。過渡的な液体相の形成は、チップの接合
を悪くするので、避けなければならない、再流接合の1
つの様相である。
【0020】不均一なソルダ・スタックが金属間化合物
の形成の熱力学的ポテンシャルのある金属、例えばTA
Bが金スズ冶金で構成されているならば、チップ接合の
製造様相はより影響を受けやすいものになる。このよう
な場合には、不均一はスタックのスズの部分だけを加熱
するように注意しなければならない。
【0021】この発明の目的には、低融点組成だけで構
成されたソルダ・ボールは、高スズ含量が接着層(BL
M)の銅と反応し、厚い金属間化合物層となるので好ま
しくない。反応したBLM中の高い応力はソルダ・パッ
ド不良とデラミネーションを生じ、絶縁破壊を生じるこ
とが知られている。加えて、低融点金属だけで構成され
る共晶ソルダ・バンプは電子移動が悪く、熱疲労寿命が
短い傾向がある。低融点の共晶はんだは、熱移動のため
に、ボイドの形成を増加出来ることも知られている。ボ
イドの形成と熱移動は回路不良を生じる。
【0022】不均一で異方性のソルダ・カラムの他の欠
点は、この構造が回路の電気的テストに貢献しないこと
である。電気的プローブが、テスト中に低融点カバリン
グの中に埋没し、ソルダ・ボールの一貫性が低下するの
で、チップをキャリアに接合する前に回路をテストする
ことが望ましい。
【0023】このように、複数の電極を有するコンデン
サをカードに取り付ける方法についてのニーズがある。
これを達成する1つの方法は、高融点はんだが最上部表
面上で低融点金属で覆われているソルダ・アセンブリを
提供することである。その後のリフローによってその低
融点金属は少なくとも一部が高融点はんだである共晶は
んだを形成する。
【0024】
【発明が解決しようとする課題】従って本発明の目的の
一つは、有機回路カードにダイレクト・デバイス・アタ
ッチメントを行う方法と構造を提供することである。
【0025】本発明の他の目的は、ダイレクト・デバイ
ス・アタッチメントのためのコンデンサを作成する方法
を提供することである。
【0026】本発明の他の目的は、ダイレクト・チップ
・アタッチメントおよび他の技術を用いて、デバイスを
カード上に同時に接合する方法を提供することである。
【0027】本発明の他の目的は、性能が増した回路カ
ード/コンデンサ・アセンブリを提供することである。
【0028】本発明の他の目的は、電気的テストとバー
ンイン・プロトコルと両立するコンデンサ/キャリア・
カード・アセンブリを作ることである。
【0029】
【課題を解決するための手段】従って、1つの側面にお
いて、本発明は少なくとも1つの低融点金属キャップを
有するコンデンサを形成するプロセスで、(a)前記ソ
ルダ・ボールが前記コンデンサと電気的に交信するよう
に、前記コンデンサに少なくとも1つの高融点ソルダ・
ボールを確保し、(b)前記マスク中の前記開口の少な
くとも1つの部分が、前記ソルダ・ボールの少なくとも
1つの部分と適応し露出するように、少なくとも1つの
開口を有するマスクを前記ソルダ・ボール上に置き、
(c)少なくとも1つの低融点金属の少なくとも1つの
層を前記マスク内の前記開口を通して前記ソルダ・ボー
ルの前記露出表面上に付着させ、それによって、前記少
なくとも1つの低融点金属キャップを有する前記コンデ
ンサを形成することを含むものである。
【0030】他の態様において、本発明は、デバイス・
キャリアと少なくとも1つのソルダ・ボールを有する前
記デバイス・キャリアと電気的に接続した少なくとも1
つコンデンサを含み、前記ソルダ・ボールが前記コンデ
ンサ上の電気的フィーチャと連絡する高融点はんだであ
り、前記ソルダ・ボールの部分が少なくとも1つの低融
点金属のコーティングを有し、前記低融点金属の一部が
共晶フィレットを形成し、前記共晶フィレットが前記デ
バイス・キャリアと電気的に接触することによって形成
されるパッケージを含む。
【0031】さらに他の態様において、本発明は少なく
とも1つのソルダ・ボールを含み、前記ソルダ・ボール
が前記コンデンサ上の電気的フィーチャと連絡する高融
点ソルダを含み、前記ソルダ・ボールの一部が少なくと
も1つの低融点金属のコーティングを有し、それによっ
てコンデンサを形成することを含む。
【0032】さらに他の態様において、本発明は、少な
くとも1つのソルダ・ボールを含み、前記ソルダ・ボー
ルが前記コンデンサ上の電気的フィーチャと連絡する高
融点はんだを含み、前記ソルダ・ボールの一部が少なく
とも1つの共晶はんだのコーティングを有しており、こ
れによりコンデンサを形成することを含む。
【0033】
【発明の実施の形態】本発明との関連で用いられる「ソ
ルダ・ボール」と言う言葉は、鉛とスズが結合され、少
なくとも1つのリフロー・サイクルを通り「ソルダ・ボ
ール」が形成されることを意味することに留意された
い。本発明との関連で用いられる「ソルダ・ボール・ア
センブリ」と言う言葉は、ソルダ・ボールが相互作用
し、接触部材と共にリフローしたことを意味する。接触
部材は、ソルダ・ボールと下層の物体の間の接続で、B
LMであってもよい。したがって、当業者には、本発明
がこれらの形成済みのソルダ・ボールまたはC4の改良
であることは明白である。
【0034】本発明の方法は、低融点金属がすでに再流
した鉛−スズソルダ・ボール上に付着されるソルダ・ボ
ールの構成を形成することを教示する。低融点金属は融
点が約250℃以下の金属である。同時に高融点金属は
約250℃以上の融点の金属である。リフローした鉛−
スズソルダ・ボールは相互作用し、上層の低融点金属と
合金を作る。鉛−スズソルダ・ボール中の鉛の一部だけ
が熱力学的に反応して、ソルダ・ボール上に共晶はんだ
スズ合金の1つの容積だけが形成されるようにする。多
数回の共晶溶融サイクルの後でさえ、さらなる相互拡散
は比較的少ないか無いことが見出された。共晶液体の容
積は、カバーされたソルダ・ボールを物体に接合した後
でさえ、接合温度が共晶温度に上昇したときは、何時で
も残存する。これは、共晶液体相が過渡的である不均一
なスタック金属と対照的である。このように固形ソルダ
の塊の最上部の共晶液体の望ましい容積がバリア無しで
形成される。
【0035】低融点金属でキャップされたソルダ・ボー
ルを使用するはんだ相互接続方法が望ましい。この方法
はパッケージ基板の如何なる高いレベルに対しても、ダ
イレクト・コンデンサ・アタッチメントが出来る。この
方法はキャリアまたは基板のスズ化を必要としない。ま
た共晶温度よりもわずかに高い温度にあげた場合、液体
の共晶はんだは液体はんだのフィレットを形成して、ワ
イアのすべての側面を流れる。フィレットとは溶融状態
で、表面を流れるはんだのリボンである。この液体フィ
レットの形成によって、界面で応力が低減するために、
熱疲労寿命が大幅に改良される。加えて、液体フィレッ
トの形成は、チップの交換とフィールド修復が要求され
るときに、チップを取り除くための容易な手段を提供す
る。本発明の方法と構造によってパフォーマンスと収率
が高められる。
【0036】これらの方法、技術および金属被覆的構造
は、種々の複雑なデバイスを基板およびパッケージ階層
の任意のレベルに直接取り付けることを容易にする。そ
れによって、製品はより経済的になり、デザインの選択
肢が増し、製品はよりコンパクトになる。
【0037】そこで、同じ参照数字は同じかまたは同様
の部分を表す図面を総括的に、また図1を特に参照する
と、多層絶縁コンデンサ10上のC4のような通常のソ
ルダ・ボール18の断面が示されている。この例ではソ
ルダ・ボール18ははんだ湿潤パッドBLM16上のリ
フロー高融点ソルダ・ボール(約97%のPbと約3%
のSn)である。はんだ湿潤パッドBLM16はショー
テイング・バー12に接触している。
【0038】ショーテイング・バー12は、電気的にコ
ンデンサ10の内部電極11に接続する。ある範囲のキ
ャパシタンスの値をもたらすために、電極の異なったセ
ットを接続する何本かのショーテイング・バーがあって
もかまわない。ショーテイング・バー12はCr、Cr
−Cu−Cr、Cr−Cu、Ti、TiW、Alまたは
その合金を含む群から選ぶことができる。
【0039】ソルダ・ボール18は典型的には約250
℃を超す融点を有する。ソルダ・ボール18はAg、A
u、Bi、In、Pb、Snまたはその合金を含む。ソ
ルダ・ボール18は周知の任意の方法によって形成でき
る。ソルダ・ボール・アセンブリはソルダ・ボールとそ
の下の構造の間の層からなる。
【0040】図1において、たとえばソルダ・ボールは
18で表され、その下の構造は多層絶縁コンデンサ10
である。はんだ湿潤パッドBLM16とショーテイング
・バー12は物理的接続を形成する。ソルダ・ボール・
アセンブリ14はソルダ・ボール18、はんだ湿潤パッ
ドBLM16およびショーテイング・バー12の組み合
わせである。
【0041】図2は低融点はんだ23などの低融点金属
23がキャップされソルダ・ボール25を形成するため
に、ソルダ・ボール18の最上部表面に付着される本発
明の好ましい実施形態を説明する。低融点金属23のキ
ャップはビスマス、インジウム、スズまたはその合金を
含む群から選ばれることが好ましい。より好ましい実施
形態では、低融点金属23のキャップはスズである。こ
れらの金属はいずれも電気めっきまたは蒸着または何ら
かの周知の技術を使用して付着できる。
【0042】図3は金属マスク20などのマスク20が
C4ソルダ・ボール18上に整列された後のソルダ・ボ
ール18の断面を示して、本発明の実施形態の1つを説
明する。図3に使用されている金属マスク20は、高融
点はんだ18を付着するために使用された最初のマスク
と同じかまたは異なっていてもよい。金属マスク20は
「ジグと取付具」の構成を用いて整列されることがで
き、これは個々の離れたコンデンサ10の集合を適切な
場所に保つ。ジク/取付具構成は周知の方法で達成され
る。低融点金属23はソルダ・ボール18の最上部上に
付着される。これによって、キャップされたソルダ・ボ
ール25ができ、それは低融点金属23のキャップを有
するソルダ・ボール18を含む。
【0043】図4は、金属被覆47を有し、はんだ接合
45を形成する回路キャリア・カード40に接合された
後のキャップされたソルダ・ボール25の断面を示す。
金属被覆47は線またはパッドでよい。金属被覆47は
Cu、Cr、Fe、Ni、Au、Co相化Cr−Cuま
たはその合金を含む群から選ばれる。金属被覆47は銅
(Cu)であることが望ましい。
【0044】接合熱サイクルの間、キャップ23ともい
われるソルダ・ボール18上の低融点金属カバリング2
3はソルダ・ボール18と合金を作り、約183℃で融
解する共晶組成43を形成する。形成される共晶組織4
3の量は、ソルダ・ボール18の上面に付着される低融
点金属23の量によって決定される。
【0045】相互作用している共晶組成43の容積は、
露出されている金属被覆47を含むのに十分でなければ
ならない。ソルダ・ボール18の最上部に付着された低
融点金属23の量は、多くの因子に依存する。低融点金
属23は以下のパラメーターのすべてに適合すべきであ
るが、かならずしも適合する必要はない。第一に、共晶
液体の全容積は、少なくとも約10立方ミル、最大約4
0立方ミルであるべきである。例えば、厚さが約0.7
から約2.5ミルのスズのキャップ23は必要な容積の
共晶組成43を作るであろう。共晶組成43の容積は、
好ましくは約12立方ミルと約35立方ミルの間であ
り、これは約0.8から1.6ミルのスズの厚みに相当
する。第二に、形成される共晶43の容積は、ソルダ・
ボール18の最低約5%、最大約90%でなければなら
ない。共晶43の容積は、ソルダ・ボールの容積の約3
5%であることが好ましい。第三に、金属23はソルダ
・ボール18の露出面積の最低約10%、最大約90%
を覆っていなければならない。金属23は、好ましくは
ソルダ・ボール18の露出表面の最低約30%、最大約
50%を覆っていなければならない。第三に、低融点金
属23の平均厚みは、最低約15マイクロメートル、最
大約50マイクロメートルでなければならない。低融点
金属23の平均厚みは、約35マイクロメートルである
ことが好ましい。
【0046】好ましい実施形態において、最大リフロー
接合温度は約190℃から約260℃であり、少なくと
も最低約15秒、最大約90秒間維持される。また好ま
しい実施形態では、リフロー接合温度は最低約183℃
で少なくとも約30秒であり、最大約5分である。
【0047】デバイス間の電気的接続(たとえばコンデ
ンサ10と回路カード40)を保護するために、デバイ
スの上や下に適したカプセル充填物を提供し硬化させる
ことができる。カプセル充填の使用は、コンデンサ10
の寸法が非常に小さく、コンデンサ内の熱発生が限られ
ているので任意である。
【0048】好ましい実施形態では、適切な開口26を
有するように設計されたマスク20は、取り付けられた
ソルダ・ボール・アセンブリ14とソルダ・ボール18
を有するコンデンサ10上に整列される(図3参照)。
マスク20はマスク開口26を通して、少なくともソル
ダ・ボール18の最上部を含む領域を露出しなければな
らない。それによってできるアセンブリは次いではんだ
蒸着器の内部に位置され、約1.3ミルのスズ23がマ
スクによって露出される領域の上に付着される。
【0049】このアセンブリは、次いで分解され、マス
ク20が取り除かれる。スズ・キャップ23を有するソ
ルダ・ボール18は次いでリフローされる。好ましい実
施形態では、キャップされたソルダ・ボール18は、二
三を挙げれば、乾燥窒素、生成ガスまたは水素雰囲気中
にリフローされる。
【0050】他の好ましい実施形態では、被覆されたソ
ルダ・ボール18は、高くても約200℃の最高温度ま
で純粋の水素雰囲気中でリフローされる。この操作は、
高融点ソルダ・ボール18の最上部に共晶合金を形成す
る。そのように形成された共晶合金43は、数回のリフ
ロー後においても離れて残存する。コンデンサ10は周
知の方法によって有機キャリア・カード(図示せず)上
の基板に接合できる。基板は銅のフィーチャを有するこ
とが好ましい。
【0051】接合を容易にするための工程を追加できる
が、示されていない。たとえば基板の銅のフィーチャの
上にフラックスが分配される。コンデンサ上のソルダ・
ボールは有機カード上の銅のフィーチャに対して整列さ
れる。アセンブリされた部品は、次いでベルト・ファー
ネスに置かれる。ファーネスは窒素の雰囲気を有し、組
み立てた部品は加熱される。好ましい実施形態では、熱
は少なくとも1つの焦点IRランプによって供給され
る。組み立てられた部品がファーネス中で加熱された場
合、高融点ソルダ・ボールの最上部上の共晶はんだは融
解し、対象物上に接合が形成される。たとえば回路キャ
リア・カードはインターポーザ、第一レベルのパッケー
ジ、PCMCIAカード、デスク・ドライブ、第二レベ
ルのパッケージまたはマザー・ボードであってもよい。
保護の為に、C4ソルダ・ボールを囲む内包物質と共
に、適切なエポキシまたはポリアミドを基材とした内包
物質をコンデンサの下に置くことができる。
【0052】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0053】(1)デバイス・キャリアと、少なくとも
1つのソルダ・ボール(solder ball)を有する前記デ
バイス・キャリアと電気的に接続した少なくとも1つの
コンデンサを含み、前記ソルダ・ボールが前記コンデン
サ上の電気的特徴と交信する高融点はんだであり、前記
ソルダ・ボールの1部分が少なくとも1つの低融点金属
のコーティングを有し、前記低融点金属の1部分が共晶
フィレットを形成し、前記共晶フィレットが前記デバイ
ス・キャリアと電気的に接触することによって形成され
るパッケージ。 (2)前記ソルダ・ボールがAg、Au、Bi、In、
Pb、Snまたはその合金からなる群から選ばれている
上記(1)に記載のパッケージ。 (3)前記ソルダ・ボールが鉛−スズ合金を含む上記
(1)に記載のパッケージ。 (4)前記ソルダ・ボールが鉛−スズ合金を含み、前記
合金が最低約2%、最高約10%のスズを含む上記
(1)に記載のパッケージ。 (5)前記ソルダ・ボールが鉛−スズ合金を含み、前記
合金が最低約3%のスズを含む上記(1)に記載のパッ
ケージ。 (6)前記低融点金属がビスマス、インジウム、スズま
たはその合金からなる群から選ばれている上記(1)に
記載のパッケージ。 (7)前記低融点金属が、前記ソルダ・ボールの前記露
出表面の最低約10%、最高約90%をカバーする上記
(1)に記載のパッケージ。 (8)前記低融点金属が、前記ソルダ・ボールの前記露
出表面の最低約30%、最高約50%をカバーする上記
(1)に記載のパッケージ。 (9)前記低融点金属が、前記ソルダ・ボールの前記露
出表面の最低35%をカバーする上記(1)に記載のパ
ッケージ。 (10)前記低融点金属の平均厚みが約15マイクロメ
ートルから約50マイクロメートルの間である上記
(1)に記載のパッケージ。 (11)前記低融点金属の平均厚みが約35マイクロメ
ートルである上記(1)に記載のパッケージ。 (12)前記低融点金属が前記ソルダ・ボールの容積の
約5%から約90%の間の共晶容積を形成する上記
(1)に記載のパッケージ。 (13)前記低融点金属が前記ソルダ・ボールの容積の
最低約35%である共晶容積を形成する上記(1)に記
載のパッケージ。。 (14)前記ソルダ・ボールが少なくとも1つの接触部
材上にあり、前記少なくとも1つの接触部材が少なくと
も1つのはんだ湿潤パッドと少なくとも1つのショーテ
イング・バーを含む上記(1)に記載のパッケージ。 (15)前記キャリア・パッケージが、それに確保され
た少なくとも1つの電子デバイスを有する上記(1)に
記載のパッケージ。 (16)前記ソルダ・ボールが少なくとも1つの接触部
材上にあり、前記少なくとも1つの接触部材が少なくと
も1つのはんだ湿潤パッドと少なくとも1つのショーテ
イング・バーを含む上記(1)に記載のパッケージ。 (17)前記キャップを有する前記コンデンサが、少な
くとも1つの第二の対象に対して確保され、前記第二の
対象が回路キャリア・カードと基板からなる群から選ば
れた上記(1)に記載のパッケージ。 (18)前記回路キャリア・カードが有機の回路キャリ
ア・カードである上記(17)に記載のパッケージ。 (19)前記有機の回路キャリア・カード材料がエポキ
シとポリイミドからなる群から選ばれた上記(18)に
記載のパッケージ。 (20)前記回路キャリア・カードが、インターポー
ザ、第一レベルのパッケージ、PCMCIAカード、デ
スク・ドライブ、第二レベルのパッケージまたはマザー
・ボードからなる群から選ばれた上記(17)に記載の
パッケージ。 (21)少なくとも1つのソルダ・ボールを含み、前記
ソルダ・ボールが前記コンデンサ上の電気的特徴と交信
する高融点はんだを含み、前記ソルダ・ボールの1部分
が低融点金属の少なくとも1つのコーティングを含むこ
とにより形成されるコンデンサ。 (22)少なくとも1つのソルダ・ボールを含み、前記
ソルダ・ボールが前記コンデンサ上の電気的特徴と交信
する高融点はんだを含み、前記はんだの1部分が共晶は
んだの少なくとも1つのコーティングを有することによ
り形成されるコンデンサ。
【図面の簡単な説明】
【図1】再流したソルダ・ボールとアセンブリを示す通
常の高融点C4の断面図である。
【図2】低融点金属キャップが図1のC4構造の最上部
に付着される本発明の好ましい実施形態の図である。
【図3】図2の本発明の構造の製造時に生じる中間段階
の断面図である。
【図4】接合後の図2に示された単一のスズのキャップ
のあるソルダ・ボール相互接続の拡大断面図である。
【符号の説明】
10 コンデンサ 11 内部電極 12 ショーテイング・バー 14 ソルダ・ボール・アセンブリ 16 はんだ湿潤パッドBLM 18 高融点ソルダ・ボール 20 金属マスク 23 低融点ソルダ・ボール 25 キャップ済みソルダ・ボール 26 開口 40 回路キャリア・カード 43 共晶組成 45 はんだジョイント 47 金属被覆
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジーン・ジョゼフ・ゴデンジー アメリカ合衆国10560 ニューヨーク州ノ ース・サレム オーク・リッジ・ロード 38 (72)発明者 レベッカ・ヤン・ゴレル アメリカ合衆国12540 ニューヨーク州ラ グレンジビル アンドリュー・ロード 373 (72)発明者 マーク・アンソニー・タカクス アメリカ合衆国12603 ニューヨーク州ポ ーキープシー スチュアート・ドライブ 10エイ (72)発明者 ケネス・ジョゼフ・トラビス・ジュニア アメリカ合衆国12550 ニューヨーク州ニ ューバーグ ポメル・ドライブ 32

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】デバイス・キャリアと、少なくとも1つの
    ソルダ・ボール(solder ball)を有する前記デバイス
    ・キャリアと電気的に接続した少なくとも1つのコンデ
    ンサを含み、前記ソルダ・ボールが前記コンデンサ上の
    電気的特徴と交信する高融点はんだであり、前記ソルダ
    ・ボールの1部分が少なくとも1つの低融点金属のコー
    ティングを有し、前記低融点金属の1部分が共晶フィレ
    ットを形成し、前記共晶フィレットが前記デバイス・キ
    ャリアと電気的に接触することによって形成されるパッ
    ケージ。
  2. 【請求項2】前記ソルダ・ボールがAg、Au、Bi、
    In、Pb、Snまたはその合金からなる群から選ばれ
    ている請求項1に記載のパッケージ。
  3. 【請求項3】前記ソルダ・ボールが鉛−スズ合金を含む
    請求項1に記載のパッケージ。
  4. 【請求項4】前記ソルダ・ボールが鉛−スズ合金を含
    み、前記合金が最低約2%、最高約10%のスズを含む
    請求項1に記載のパッケージ。
  5. 【請求項5】前記ソルダ・ボールが鉛−スズ合金を含
    み、前記合金が最低約3%のスズを含む請求項1に記載
    のパッケージ。
  6. 【請求項6】前記低融点金属がビスマス、インジウム、
    スズまたはその合金からなる群から選ばれている請求項
    1に記載のパッケージ。
  7. 【請求項7】前記低融点金属が、前記ソルダ・ボールの
    前記露出表面の最低約10%、最高約90%をカバーす
    る請求項1に記載のパッケージ。
  8. 【請求項8】前記低融点金属が、前記ソルダ・ボールの
    前記露出表面の最低約30%、最高約50%をカバーす
    る請求項1に記載のパッケージ。
  9. 【請求項9】前記低融点金属が、前記ソルダ・ボールの
    前記露出表面の最低35%をカバーする請求項1に記載
    のパッケージ。
  10. 【請求項10】前記低融点金属の平均厚みが約15マイ
    クロメートルから約50マイクロメートルの間である請
    求項1に記載のパッケージ。
  11. 【請求項11】前記低融点金属の平均厚みが約35マイ
    クロメートルである請求項1に記載のパッケージ。
  12. 【請求項12】前記低融点金属が前記ソルダ・ボールの
    容積の約5%から約90%の間の共晶容積を形成する請
    求項1に記載のパッケージ。
  13. 【請求項13】前記低融点金属が前記ソルダ・ボールの
    容積の最低約35%である共晶容積を形成する請求項1
    に記載のパッケージ。。
  14. 【請求項14】前記ソルダ・ボールが少なくとも1つの
    接触部材上にあり、前記少なくとも1つの接触部材が少
    なくとも1つのはんだ湿潤パッドと少なくとも1つのシ
    ョーテイング・バーを含む請求項1に記載のパッケー
    ジ。
  15. 【請求項15】前記キャリア・パッケージが、それに確
    保された少なくとも1つの電子デバイスを有する請求項
    1に記載のパッケージ。
  16. 【請求項16】前記ソルダ・ボールが少なくとも1つの
    接触部材上にあり、前記少なくとも1つの接触部材が少
    なくとも1つのはんだ湿潤パッドと少なくとも1つのシ
    ョーテイング・バーを含む請求項1に記載のパッケー
    ジ。
  17. 【請求項17】前記キャップを有する前記コンデンサ
    が、少なくとも1つの第二の対象に対して確保され、前
    記第二の対象が回路キャリア・カードと基板からなる群
    から選ばれた請求項1に記載のパッケージ。
  18. 【請求項18】前記回路キャリア・カードが有機の回路
    キャリア・カードである請求項17に記載のパッケー
    ジ。
  19. 【請求項19】前記有機の回路キャリア・カード材料が
    エポキシとポリイミドからなる群から選ばれた請求項1
    8に記載のパッケージ。
  20. 【請求項20】前記回路キャリア・カードが、インター
    ポーザ、第一レベルのパッケージ、PCMCIAカー
    ド、デスク・ドライブ、第二レベルのパッケージまたは
    マザー・ボードからなる群から選ばれた請求項17に記
    載のパッケージ。
  21. 【請求項21】少なくとも1つのソルダ・ボールを含
    み、前記ソルダ・ボールが前記コンデンサ上の電気的特
    徴と交信する高融点はんだを含み、前記ソルダ・ボール
    の1部分が低融点金属の少なくとも1つのコーティング
    を含むことにより形成されるコンデンサ。
  22. 【請求項22】少なくとも1つのソルダ・ボールを含
    み、前記ソルダ・ボールが前記コンデンサ上の電気的特
    徴と交信する高融点はんだを含み、前記はんだの1部分
    が共晶はんだの少なくとも1つのコーティングを有する
    ことにより形成されるコンデンサ。
JP10108945A 1997-04-30 1998-04-20 ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ Expired - Fee Related JP3024097B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US846930 1992-03-04
US08/846,930 US5808853A (en) 1996-10-31 1997-04-30 Capacitor with multi-level interconnection technology
US08/846930 1997-04-30

Publications (2)

Publication Number Publication Date
JPH10303059A true JPH10303059A (ja) 1998-11-13
JP3024097B2 JP3024097B2 (ja) 2000-03-21

Family

ID=25299339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10108945A Expired - Fee Related JP3024097B2 (ja) 1997-04-30 1998-04-20 ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ

Country Status (1)

Country Link
JP (1) JP3024097B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136684A (ja) * 2019-02-25 2020-08-31 Tdk株式会社 接合構造

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136684A (ja) * 2019-02-25 2020-08-31 Tdk株式会社 接合構造
CN111613595A (zh) * 2019-02-25 2020-09-01 Tdk株式会社 接合结构
CN111613595B (zh) * 2019-02-25 2023-08-22 Tdk株式会社 接合结构

Also Published As

Publication number Publication date
JP3024097B2 (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
US6336262B1 (en) Process of forming a capacitor with multi-level interconnection technology
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US9943930B2 (en) Composition of a solder, and method of manufacturing a solder connection
US5729896A (en) Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6259159B1 (en) Reflowed solder ball with low melting point metal cap
US6344234B1 (en) Method for forming reflowed solder ball with low melting point metal cap
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
KR100321837B1 (ko) 피로내성강화를위한길다란납-인듐-주석제어된붕괴형칩접속기
US6011313A (en) Flip chip interconnections on electronic modules
US8101514B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
US7352055B2 (en) Semiconductor package with controlled solder bump wetting
JP5208500B2 (ja) 組込方法及びこの方法により製造されたアセンブリ
US20050200014A1 (en) Bump and fabricating process thereof
US5808853A (en) Capacitor with multi-level interconnection technology
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
JP2001085470A (ja) 半導体装置及びその製造方法
JP3024097B2 (ja) ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
JP2741611B2 (ja) フリップチップボンディング用基板
JP2002368038A (ja) フリップチップ実装方法
JP2003124252A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees