JP2020136684A - 接合構造 - Google Patents

接合構造 Download PDF

Info

Publication number
JP2020136684A
JP2020136684A JP2020028149A JP2020028149A JP2020136684A JP 2020136684 A JP2020136684 A JP 2020136684A JP 2020028149 A JP2020028149 A JP 2020028149A JP 2020028149 A JP2020028149 A JP 2020028149A JP 2020136684 A JP2020136684 A JP 2020136684A
Authority
JP
Japan
Prior art keywords
layer
bonding
component
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020028149A
Other languages
English (en)
Other versions
JP7447536B2 (ja
Inventor
佐藤　敬
Takashi Sato
敬 佐藤
晋 谷口
Susumu Taniguchi
晋 谷口
小林　英之
Hideyuki Kobayashi
英之 小林
誠 折笠
Makoto Origasa
誠 折笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2020136684A publication Critical patent/JP2020136684A/ja
Application granted granted Critical
Publication of JP7447536B2 publication Critical patent/JP7447536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/052—10th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】適切な状態で発光素子と基板とを接合することができる接合構造を提供する。
【解決手段】接合構造は、発光素子と基板とを接合する接合構造であって、発光素子に形成された第１の電極と、基板に形成された第２の電極と、第１の電極と第２の電極とを接合する接合層と、を備え、接合層は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。
【選択図】図３

Description

本発明は、接合構造に関する。
従来、電子部品と基板とを接合する接合構造として、特許文献１に記載されたものが知られている。この接合構造は、電子部品の電極を覆うハンダと基板の電極を覆うハンダとを溶融させることで、電子部品と基板とを接合している。
特開２０１１−７４４８４号公報
ここで、発光素子と基板とを接合する場合、適切な状態で両者を接合することが求められる。従って、本発明の一側面は、適切な状態で発光素子と基板とを接合することができる接合構造を提供する。
本発明の一側面に係る接合構造は、発光素子と基板とを接合する接合構造であって、発光素子に形成された第１の電極と、基板に形成された第２の電極と、第１の電極と第２の電極とを接合する接合層と、を備え、接合層は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。
発光素子と基板とは、接合層を介して接合されている。また、発光素子の第１の電極と基板の第２の電極とは、接合層を介して電気的に接続されている。接合層は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。このように、接合層が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子と基板とを低温で接合することができる。以上により、適切な状態で発光素子と基板とを接合することができる。
接合層は、合金層を有し、合金層は、下地金属成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分との合金によって構成されてよい。
接合層は、発光素子側及び基板側に一対の合金層を有してよい。
接合層は、略単一の金属成分で形成される金属層を有し、金属層は、第１の接合金属成分及び第２の接合金属成分の他方の接合金属成分で形成されてよい。
接合層は、第１の接合金属成分と第２の接合金属成分とが混合した共晶層を有してよい。
接合層は、略単一の金属成分で形成される金属層と、第１の接合金属成分と第２の接合金属成分とが混合した共晶層と、を有し、金属層は、第１の接合金属成分と第２の接合金属成分の少なくとも一方の金属成分で形成され、共晶層は、金属層の周囲に形成されてよい。
接合層は、発光素子側に形成された第１の下地層及び第１の合金層と、基板側に形成された第２の下地層及び第２の合金層と、を有し、第１の合金層は、第１の下地層の第１の下地金属成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分との合金によって構成され、第２の合金層は、第２の下地層の第２の下地金属成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分との合金によって構成され、第１の合金層及び第２の合金層の一方の合金層は、他方の合金層より薄くてよい。
接合層は、発光素子側に形成された第１の下地層及び第１の合金層と、基板側に形成された第２の下地層及び第２の合金層と、を有し、第１の合金層は、第１の下地層の第１の下地金属成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分との合金によって構成され、第２の合金層は、第２の下地層の第２の下地金属成分と、一方の接合金属成分との合金によって構成され、第１の合金層及び第２の合金層は、第１の下地層及び第２の下地層から放射状に形成されてよい。
本発明によれば、適切な状態で発光素子と基板とを接合することができる接合構造を提供できる。
図１は、第１実施形態に係る接合構造を示す概略側面図である。 図２は、第１実施形態に係る接合構造を示す概略平面図である。 図３は、第１実施形態に係る接合構造の概略断面図である。 図４（ａ），４（ｂ），４（ｃ），４（ｄ）は、発光素子側にバンプを形成するときの様子を示す工程図である。 図５（ａ），５（ｂ），５（ｃ），５（ｄ）は、基板側にバンプを形成するときの様子を示す工程図である。 図６（ａ），６（ｂ），６（ｃ）は、基板に発光素子を接合するときの様子を示す工程図である。 図７は、第２実施形態に係る接合構造の概略断面図である。 図８は、第３実施形態に係る接合構造の概略断面図である。 図９は、第４実施形態に係る接合構造の概略断面図である。 図１０は、第５実施形態に係る接合構造の概略断面図である。 図１１は、第６実施形態に係る接合構造の概略断面図である。 図１２は、第７実施形態に係る接合構造の概略断面図である。 図１３は、第８実施形態に係る接合構造の概略断面図である。 図１４は、第９実施形態に係る接合構造の概略断面図である。
第１の接合金属成分及び第２の接合金属成分は、Ｓｎ、Ｂｉ、Ｉｎ、Ｐｂ、Ｚｎのいづれかひとつの金属でよく、Ｓｎ、Ｂｉ、Ｉｎ、Ｐｂ、Ｚｎのふたつ以上の金属で構成される合金または共晶でもよい。
接合層中の第１の接合金属成分と第２の接合金属成分の濃度比が０．１〜９．０であってよく、０．３〜６．０であってよく、０．５〜３．０であってよい。
合金層の厚みは、０．１μｍ以上、０．３μｍ以上、０．５μｍ以上であってよく、２．０μｍ以下、１．５μｍ以下、１．０μｍ以下であってよい。
第１の合金層及び第２の合金層は、少なくともどちらか一方が、第１の下地層及び第２の下地層の周囲において放射状に形成されてもよい。
以下、図面を参照しながら、本発明の一側面に係る接合構造の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
［第１実施形態］
図１は、第１実施形態に係る接合構造１を示す概略側面図である。図１に示すように、接合構造１は、基板２に対して発光素子３を接合することによって構成される。基板２には、複数の電極４（第２の電極）が形成されている。発光素子３には、電極６（第１の電極）が形成されている。基板２の電極４と発光素子３の電極６とは、接合層７を介して接合される。このように、接合構造１は、基板２に形成された電極４と、発光素子３に形成された電極６と、電極４と電極６とを接合する接合層７と、を備える。
図２は、第１実施形態に係る接合構造１を示す概略平面図である。図２に示すように、発光素子３は、基板２上にマトリクス状に配列されている。基板２には、予め定められた配列パターンにて、赤色の発光素子３Ａと、緑色の発光素子３Ｂと、青色の発光素子３Ｃと、が固定される。基板２は、特に限定されないが、フレキシブル基板が用いられる場合がある。以上のように、基板２に複数の発光素子３を接合することで、ＬＥＤディスプレイの部品を構成することができる。例えば、ＬＣＤ(液晶ディスプレイ)のようにバックライトの光を透過型液晶で制御する方法に対し、ＬＥＤ(発光素子ディスプレイ)は自然発光素子である発光素子で画素を構成している。これによりＬＥＤディスプレイは高輝度、高寿命、高視野角といった特徴を持つ。このようなＬＥＤディスプレイにおいて画素数を上げるために、発光素子３の小型化が図られている。
接合層７は、基板２の電極４に形成されたバンプと、発光素子３の電極６に形成されたバンプとを重ね合わせ、加熱してバンプ同士を溶融させることで形成される。図６（ａ）に示すように、基板２の電極４に形成されたバンプ８は、電極４を覆う下地層４１と、下地層４１を覆う金属層４２と、を有する。発光素子３の電極６に形成されたバンプ９は、電極６を覆う下地層３１と、下地層３１を覆う金属層３２と、を有する。
金属層３２,４２は、接続金属によって構成される。接続金属は、溶融した後に冷えて固まることで、互いに接合することができる金属である。また、金属層３２と金属層４２とは、互いに異なる接合金属によってそれぞれ構成される。金属層３２は、第１の接合金属によって構成される。金属層４２は、第１の接合金属とは異なる第２の接合金属によって構成される。このような異なる接合金属の組み合わせとして、ＳｎとＢｉの組み合わせ、またはＳｎとＩｎの組み合わせなどが採用される。
下地層３１,４１は、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）と称される層である。下地層３１,４１は、電極６，４に金属層３２，４２を形成するときに、当該電極６，４と金属層３２，４２との間に介在する層である。下地層３１，４１として、Ｎｉ、ＮｉＰ、ＮｉＢ、Ｃｕなどが採用される。なお、下地層３１，４１が省略され、金属層３２，４２が電極６，４に直接形成されてもよい。なお、電極６，４として、Ｃｕ、Ａｇ、Ａｌ、Ｐｄ、Ａｕなどが採用される。ＰｄやＡｕは無電解めっきの触媒として機能するため、前処理工程を簡略化できるため電極材料として好適である。
次に、図３を参照して、接合層７について詳細に説明する。図３は、接合構造１の概略断面図である。ここでは、基板２の電極４としてＣｕ、下地層４１としてＮｉＰ、金属層４２の接合金属としてＢｉ、発光素子３の電極６としてＣｕ、下地層３１としてＮｉＰ、及び金属層３２の接合金属としてＳｎを採用した場合の接合構造１について説明する。
接合層７は、発光素子３側の第１の接合金属としてＳｎを用い、基板２側の第２の接合金属としてＢｉを用いている。従って、接合層７は、第１の接合金属成分であるＳｎ成分と、第１の接合金属成分とは異なる第２の接合金属成分であるＢｉ成分と、を含有する。なお、第１の接合金属成分と第２の接合金属成分とを含有する状態とは、第１の接合金属及び第２の接合金属が、共晶層として存在しているか、合金層として存在しているか、単一の金属層として存在しているかに関わらず、接合層７中に成分として存在している状態を示す。また、接合層７は、下地金属成分であるＮｉと、一方の接合金属成分であるＳｎとの合金によって構成される合金層を有する。
具体的に、図３に示すように、接合層７は、発光素子３側の電極６を覆うように、当該電極６側から順にＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。また、接合層７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＳｎ合金層２３との間に、Ｓｎ金属層１４及びＢｉ金属層１６を有する。
発光素子３側のＮｉＳｎ合金層１３は、発光素子３の金属層３２のＳｎ成分と下地層３１のＮｉ成分とが反応することによって形成された合金層である。ＮｉＳｎ合金層１３は、ＮｉＰ下地層１１の周囲において放射状に形成されている。すなわち、ＮｉＳｎ合金層１３は、局所的に大きく突出した部分と、窪んだ部分とが形成される。ＮｉＳｎ合金層１３のこのような放射状の形状は、予め発光素子３の金属層３２と下地層３１とをアニール処理することによって形成される（図４（ｄ）参照）。Ｐ含有層１２は、Ｓｎ成分とＮｉＰ成分との間で反応してＮｉＳｎ合金層１３が形成されることに伴って形成された層である。
基板２側のＮｉＳｎ合金層２３は、基板２の下地層４１のＮｉ成分と、Ｓｎ成分とが反応することによって形成された合金層である。このときのＳｎ成分は、発光素子３側のＳｎ成分がＢｉ成分内を基板２側まで拡散することによって、基板２側のＮｉ成分と反応する。基板２側のＳｎ成分は、発光素子３側よりも少ない。従って、基板２側のＮｉＳｎ合金層２３は、発光素子３側のＮｉＳｎ合金層１３よりも薄く形成される。また、基板２側のＰ含有層２２も、発光素子３側のＰ含有層１２より薄くなる。基板２側のＮｉＳｎ合金層２３は、均一で薄い層となるため、次のような効果が得られる。基板２がフレキシブル基板であった場合、基板２側の端子にかかる応力の影響によって合金層破断が起きやすくなる。しかし、ＮｉＳｎ合金層２３が均一で薄いため、このような破断を起き難くすることができる。
金属層は、略単一の金属成分で形成される層である。ここで、略単一の金属成分で形成されている状態とは、単位体積当たりの中に、金属成分が９５質量％以上含まれている状態である。接合層７は、第１の接合金属成分及び第２の接合金属成分のうち、合金層とならなかった方の接合金属成分で形成される金属層を少なくとも有する。合金層としてＮｉＳｎ合金層１３，２３が形成されたため、接合層７は、Ｂｉ金属層１６を少なくとも有する。本実施形態では、接合層７は、合金層となったＳｎ成分の金属層であるＳｎ金属層１４も有する。
Ｓｎ金属層１４及びＢｉ金属層１６は、次のような理由によって形成される。すなわち、予めアニール処理がなされることにより、接合開始の時点で、Ｓｎの金属層３２にはＮｉＳｎ合金層３３が存在している。従って、接合を開始したとき、Ｓｎ成分とＢｉ成分との反応は、Ｓｎ成分内に拡散したＮｉ成分によって阻害される。従って、Ｓｎ成分とＢｉ成分は均一に混ざり合わない。そして、部分的にＳｎリッチな部分が残り、当該部分がＳｎ金属層１４となる。また、部分的にＢｉリッチな部分が残り、当該部分がＢｉ金属層１６となる。
なお、基板２と発光素子３との間のギャップが狭く、接合体の流動性が低いことも、Ｓｎ成分とＢｉ成分が均一に混ざりにくい原因となる可能性がある。例えば、平面方向において隣合う電極６同士の間の距離が１００μｍ以下であるため、基板２と発光素子３との間のギャップは、ショート防止の観点から５０μｍ以下に抑えられる場合がある。
次に、図４〜図６を参照して、接合構造１の製造方法について説明する。図４は、発光素子３側にバンプ９を形成するときの様子を示す工程図である。図５は、基板２側にバンプ８を形成するときの様子を示す工程図である。図６は、基板２に発光素子３を接合するときの様子を示す工程図である。
図４（ａ），４（ｂ）に示すように、発光素子３の電極６を覆うように、下地層３１をめっき法などによって形成する。次に、図４（ｃ）に示すように、下地層３１を覆うように金属層３２をめっき法などによって形成する。次に、図４（ｄ）に示すように、アニール処理を行う。これにより、下地層３１と金属層３２とが反応し、合金層３３が形成される。アニール処理は、１００〜３００℃程度の温度で行われる。好ましくは表面の酸化を抑制するため、還元雰囲気または真空、Ｎ２雰囲気等で行う。また、金属層３２内に下地層３１の下地金属成分の拡散が進む。
アニール後の寸法について説明する。電極６の厚みは、０．５〜１０μｍに設定される。下地層３１の厚みは、０．５〜１０μｍに設定される。バンプ９の厚みは、０．５〜１０μｍに設定される。バンプ９の厚みは、めっき時間を変更することによって調整される。
図５（a）に示すように、基板２の電極４が露出する。電極４は基材２ａ上に形成されており、被覆層２ｂの一部に溝を形成することで、当該溝から電極４が露出する。図５（ｂ）に示すように、電極４を覆うように下地層４１をめっき法などによって形成する。また、図５（ｃ）に示すように、下地層４１を覆うように金属層４２をめっき法などによって形成する。以上により、基板２のバンプ８が形成される。次に、図５（ｄ）に示すように、アニール処理を行う。これにより、下地層４１と金属層４２とが反応し、合金層４３が形成される。アニール処理は、１００〜３００℃程度の温度で行われる。好ましくは表面の酸化を抑制するため、還元雰囲気または真空、Ｎ２雰囲気等で行う。また、金属層４２内に下地層４１の下地金属成分の拡散が進む。
電極４の厚みは、０．５〜１０μｍに設定される。下地層４１の厚みは、０．５〜１０μｍに設定される。バンプ８の厚みは、０．５〜１０μｍに設定される。
図６（ａ）に示すように、基板２のバンプ８と発光素子３のバンプ９とが対向するように、基板２及び発光素子３の位置合わせを行う。図６（ｂ）に示すように、発光素子３のバンプ９にフラックス５０を塗布する。次に、図６（ｃ）に示すように、バンプ８，９同士を接触させて熱と圧力を付与することにより、基板２のバンプ８と発光素子３のバンプ９とを溶融させる。溶融したバンプが冷えて固化することで接合層７が形成される。
次に、本実施形態に係る接合構造１の作用・効果について説明する。
接合構造１は、発光素子３と基板２とを接合する接合構造１であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層７と、を備える。接合層７は、第１の接合金属成分（ここではＳｎ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＢｉ成分）と、を含有する。
発光素子３と基板２とは、接合層７を介して接合されている。また、発光素子３の電極６と基板２の電極４とは、接合層７を介して電気的に接続されている。接合層７は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。このように、接合層７が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子３と基板２とを低温で接合することができる。以上により、適切な状態で発光素子３と基板２とを接合することができる。
発光素子３は基板２に比して部品のサイズが非常に小さい。また、発光素子３が実装される基板２は有機基板である場合がある。従って、熱による反りや歪みによって、部品実装部にストレスがかかる事を抑制することが求められる。すなわち、発光素子３と基板２とは、低温での接合が求められる。本実施形態の接合構造１を採用すると、発光素子３と基板２とを低温で接合することができる。
接合層７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。このように、接合層７がＮｉＳｎ合金層１３，２３を有することは、接合層７の接合時に、Ｓｎ金属層の中にＮｉ成分が拡散されることを示す。この場合、Ｓｎ成分とＢｉ成分が混ざり合うことを抑制し、Ｓｎ金属層１４及びＢｉ金属層１６を形成し易くなる。
特に、接合層７は、発光素子３側及び基板２側に一対の合金層１３，２３を有する。これは、接合時には、Ｓｎ成分の金属層３２を有していない基板２側へＳｎ成分が移動し、ＮｉＳｎ合金層２３が形成されたことを意味する。この場合、基板２側のＮｉ成分もＳｎ成分中に拡散することで、Ｓｎ成分とＢｉ成分が混ざり合うことを更に抑制できる。また、基板２側では、Ｓｎ成分とＢｉ成分が混ざり合って共晶層が形成される事に代えて、Ｓｎ成分及びＮｉ成分によってＮｉＳｎ合金層２３が形成される。これにより、接合層７は、構造体として脆い共晶層の割合を減らすことができる。
ここで、発光素子３が実装された基板２は、リペアや他部品の実装などのために再度リフローが行われる場合がある。リペアとは、不良のある発光素子３を他の発光素子３に入れ替えることである。この場合に、接合層７が再溶融すると、発光素子３の位置ズレが生じる。
これに対し、接合層７は、略単一の金属成分で形成される金属層を有する。この金属層は、第１の接合金属成分及び第２の接合金属成分の他方の接合金属成分であるＢｉ成分で形成されるＢｉ金属層１６である。また、本実施形態では、接合層７は、Ｓｎ金属層１４も有している。略単一の金属成分で形成される金属層は、接合時における反応開始温度以上の融点を有する。従って、接合層７は、リペアや他部品の実装などのために再度リフローが行われた場合に、再溶融することを抑制できる。
接合層７は、発光素子３側に形成されたＮｉＰ下地層１１及びＮｉＳｎ合金層１３と、基板２側に形成されたＮｉＰ下地層２１及びＮｉＳｎ合金層２３と、を有し、ＮｉＳｎ合金層１３は、ＮｉＰ下地層１１のＮｉと、Ｓｎとの合金によって構成され、ＮｉＳｎ合金層２３は、ＮｉＰ下地層２１のＮｉと、Ｓｎとの合金によって構成され、ＮｉＳｎ合金層２３は、ＮｉＳｎ合金層１３より薄い。基板２がフレキシブル基板であった場合、基板２側の端子にかかる応力の影響によって合金層破断が起きやすくなる。しかし、ＮｉＳｎ合金層２３が均一で薄いため、このような破断を起き難くすることができる。このような、基板２側のＮｉＳｎ合金層２３は、１μｍ以下の厚みにて連続的に広がるという特徴的な層構造を有している。
上述の実施形態に係る接合構造１を実施例１として製造した。当該実施例に係る接合構造を得るための実験条件について説明する。まず、発光素子のφ１５μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び６μｍの厚さのＳｎの金属層を形成した。また、当該バンプをギ酸リフロー炉により加熱することでアニール処理を行った。基板の１５×２０μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び４μｍの厚さのＢｉの金属層を形成した。発光素子と基板を各バンプの位置で重ね合わせ、１８０℃で加熱しながら圧力を付与した。
実施例１として同じ条件で二つの接合構造を製造したが、いずれの接合構造においても、Ｓｎ金属層１４及びＢｉ金属層１６が確認された。また、放射状に広がるＮｉＳｎ合金層１３が確認された。また、基板側のＮｉＳｎ合金層２３が確認された。
［第２実施形態］
図７を参照して、第２実施形態に係る接合構造１００について説明する。図７は、第２実施形態に係る接合構造の概略断面図である。接合層１０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層１０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。また、接合層１０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＳｎ合金層２３との間に、ＳｎＢｉ共晶層６０を有する。
ＳｎＢｉ共晶層６０は、Ｓｎ成分とＢｉ成分とが混合した層である。接合時において、Ｓｎ成分とＢｉ成分とが互いに略均一に混ざり合うことで、ＳｎＢｉ共晶層６０が形成される。ＳｎＢｉ共晶層６０の融点は、Ｓｎ金属層１４及びＢｉ金属層１６（図３参照）の融点よりも低い。
このようなＳｎＢｉ共晶層６０は、発光素子３のバンプ９の形成時において、図４（ｄ）に示すようなアニール処理を行わずに発光素子３と基板２とを接合することで、形成される。すなわち、図４（ｃ）に示すように、Ｓｎの金属層３２にＮｉＳｎ合金層３３が存在していない状態で、発光素子３のバンプ９と基板２のバンプ８とを接合する。この場合、接合中のＮｉ成分のＳｎ成分に対する拡散性は、予めＮｉＳｎ合金層３３が存在している第１実施形態に比して、低い。従って、Ｓｎ成分とＢｉ成分とが混ざり合い、ＳｎＢｉ共晶層６０が形成される。
ＳｎＢｉ共晶層６０が形成されるため、Ｂｉ成分と混ざり合ったＳｎ成分は、基板２側へも移動する。一方、Ｂｉ成分とＮｉＰ下地層２１との間では合金化の反応が進まない。従って、基板２側のＮｉＰ下地層２１とＳｎ成分との間で合金化の反応が進む。基板２側のＮｉＰ下地層２１を覆う様に、ＮｉＳｎ合金層２３が形成され、且つ、Ｐ含有層２２が形成される。第２実施形態に係る接合構造１００においても、基板２側のＮｉＳｎ合金層２３は、発光素子３側のＮｉＳｎ合金層１３に比して、均一で薄い層となる。ＢｉがＳｎと置き換わってからＮｉとＳｎの合金層が形成されるためである。従って、基板２がフレキシブル基板であった場合であっても、ＮｉＳｎ合金層２３が均一で薄いため、応力による破断を起き難くすることができる。
以上のように、接合構造１００は、発光素子３と基板２とを接合する接合構造１００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層１０７と、を備える。接合層１０７は、第１の接合金属成分（ここではＳｎ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＢｉ成分）と、を含有する。
接合層１０７が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子３と基板２とを低温で接合することができる。以上により、適切な状態で発光素子３と基板２とを接合することができる。
接合層１０７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。このようにＮｉＳｎ合金層１３，２３が形成されることで、接合層１０７は、構造体として脆い共晶層の割合を減らすことができる。特に、接合層１０７は、発光素子３側及び基板２側に一対の合金層１３，２３を有する。これは、接合時には、Ｓｎ成分の金属層３２を有していない基板２側へＳｎ成分が移動し、ＮｉＳｎ合金層２３が形成されたことを意味する。このように、基板２側では、Ｓｎ成分とＢｉ成分が混ざり合って共晶層が形成される事に代えて、Ｓｎ成分及びＮｉ成分によってＮｉＳｎ合金層２３が形成される。これにより、接合層１０７は、構造体として脆い共晶層の割合を減らすことができる。
接合層１０７は、Ｓｎ成分とＢｉ成分とが混合したＳｎＢｉ共晶層６０を有する。
第２の実施形態に係る接合構造１００を実施例２として製造した。ここでは、発光素子のバンプ形成時にアニール処理を行わない点以外は、第１の実施形態に対応する実施例１と同様の条件とした。なお、基板２に対する発光素子３の押し付けの荷重は、１チップ当たり０．０５ｇである。
実施例２では、ＳｎＢｉ共晶層６０が形成されることが確認された。また、発光素子３側においてＳｎＢｉ共晶層６の境界に放射状に広がるＮｉＳｎ合金層１３が形成されることが確認された。また、基板２側においてＳｎＢｉ共晶層６の境界にＮｉＳｎ合金層２３が形成されることが確認された。
［第３実施形態］
図８を参照して、第３実施形態に係る接合構造２００について説明する。図８は、第３実施形態に係る接合構造２００の概略断面図である。接合層２０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層２０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。また、接合層２０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＳｎ合金層２３との間に、Ｓｎ金属層１４と、ＳｎＢｉ共晶層６０と、を有する。
電極４と電極６とが対向する領域には、Ｓｎ金属層１４が主に形成されている。そして、ＳｎＢｉ共晶層６０は、Ｓｎ金属層１４の周囲に形成される。すなわち、ＳｎＢｉ共晶層６０は、Ｓｎ金属層１４によって接合層２０７の外周部へ押し出されるような態様で配置されている。なお、図８に示す形態では、Ｓｎ成分が支配的であるため、Ｓｎ金属層１４が形成されている。ただし、Ｓｎ成分とＢｉ成分の量の関係性などから、Ｓｎ金属層１４に代えてＢｉ金属層１６が形成されてもよく、あるいは、Ｓｎ金属層１４とＢｉ金属層１６が両方形成されてもよい。
このような接合層２０７は、第２実施形態に係る接合構造１００の製造条件に対し、基板２に対する発光素子３の押し付け圧力を増加させることによって、形成される。例えば、第２実施形態の１チップ当たりの押し付けの荷重が０．００１〜１ｇ、好ましくは０．０１〜０．０６ｇである一方、第３実施形態の１チップ当たりの押し付けの荷重は１〜１０ｇ、好ましくは２〜８ｇに設定される。これにより、接合時には、Ｓｎ成分とＢｉ成分が混ざり合った液層部分は、Ｂｉ成分と混ざり合う前のＳｎ金属層に押されることで、外周部へ押し出される。接合層２０７が冷えて固化することで、Ｓｎ金属層１４の周囲にＳｎＢｉ共晶層６０が形成される。なお、発光素子３と基板２の間に予め定められた厚みのスペーサーを入れることで発光素子３と基板２との間の距離を一定に制御してもよい。スペーサーの材料はＳｉ、ＳＵＳ、樹脂(ＰＥＥＫ等)などの耐熱性と寸法加工精度の高い材料が好ましい。
以上のように、接合構造２００は、発光素子３と基板２とを接合する接合構造２００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層２０７と、を備える。接合層２０７は、第１の接合金属成分（ここではＳｎ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＢｉ成分）と、を含有する。
接合層２０７が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子３と基板２とを低温で接合することができる。以上により、適切な状態で発光素子３と基板２とを接合することができる。
接合層２０７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。第３実施形態に係る接合構造２００においても、基板２側のＮｉＳｎ合金層２３は、発光素子３側のＮｉＳｎ合金層１３に比して、均一で薄い層となる。これは、ＢｉがＳｎと置き換わってからＮｉとＳｎの合金層が形成されるためである。従って、基板２がフレキシブル基板であった場合であっても、ＮｉＳｎ合金層２３が均一で薄いため、応力による破断を起き難くすることができる。
接合層２０７は、略単一の金属成分で形成される金属層と、第１の接合金属成分と第２の接合金属成分とが混合した共晶層と、を有する。金属層は、第１の接合金属成分と第２の接合金属成分の少なくとも一方の金属成分であるＳｎ成分によってＳｎ金属層１４として形成される。ＳｎＢｉ共晶層６０は、Ｓｎ金属層１４の周囲に形成される。この場合、接合層２０７は、融点が低く脆いＳｎＢｉ共晶層６０を外周側へ配置しておき、融点が高く強度の高いＳｎ金属層１４を本体部として中央側へ配置しておくことができる。このように、接合層２０７は、Ｓｎ金属層１４を本体部として有しているため、リペアや他部品の実装などのために再度リフローが行われた場合に、再溶融することを抑制でき、且つ、構造体としての信頼性を高めることができる。
第３の実施形態に係る接合構造２００を実施例３として製造した。ここでは、基板２に対する発光素子３の押し付けの荷重が１チップ当たり４ｇである点以外は、実施例２の接合構造を形成するときと同様の条件とした。
実施例３では、中央付近にＳｎ金属層１４が形成され、その周囲にＳｎＢｉ共晶層６０が形成されていることが確認された。また、放射状に広がるＮｉＳｎ合金層１３が確認された。また、基板２側のＮｉＳｎ合金層２３が確認された。
［第４実施形態］
図９を参照して、第４実施形態に係る接合構造３００について説明する。図９は、発光素子３側の第１の接合金属としてＢｉを用い、基板２側の接合金属としてＳｎを用いた場合の第４実施形態に係る接合構造の概略断面図である。接合層７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。ＮｉＳｎ合金層２３は、ＮｉＰ下地層２１の周囲において放射状に形成されている。すなわち、ＮｉＳｎ合金層２３は、局所的に大きく突出した部分と、窪んだ部分とが形成される。ＮｉＳｎ合金層２３のこのような放射状の形状は、予め基板２の金属層４２と下地層４１とをアニール処理することによって形成される（図５（ｄ）参照）。Ｐ含有層２２は、Ｓｎ成分とＮｉＰ成分との間で反応してＮｉＳｎ合金層２３が形成されることに伴って形成された層である。
発光素子３側のＮｉＳｎ合金層１３は、発光素子３の下地層３１のＮｉ成分と、Ｓｎ成分とが反応することによって形成された合金層である。このときのＳｎ成分は、基板２側のＳｎ成分がＢｉ成分内を発光素子３側まで拡散することによって、発光素子３側のＮｉ成分と反応する。発光素子３側のＳｎ成分は、基板２側よりも少ない。従って、発光素子３側のＮｉＳｎ合金層１３は、基板２側のＮｉＳｎ合金層２３よりも薄く形成される。また、発光素子３側のＰ含有層１２も、基板２側のＰ含有層２２より薄くなる。発光素子３側のＮｉＳｎ合金層１３は、均一で薄い層となるため、次のような効果が得られる。基板２がフレキシブル基板であった場合、基板２側の端子にかかる応力の影響によって合金層破断が起きやすくなる。しかし、ＮｉＳｎ合金層１３が均一で薄いため、このような破断を起き難くすることができる。
金属層は、略単一の金属成分で形成される層である。ここで、略単一の金属成分で形成されている状態とは、単位体積当たりの中に、金属成分が９５質量％以上含まれている状態である。接合層７は、第１の接合金属成分及び第２の接合金属成分のうち、合金層とならなかった方の接合金属成分で形成される金属層を少なくとも有する。合金層としてＮｉＳｎ合金層１３，２３が形成されたため、接合層７は、Ｂｉ金属層１６を少なくとも有する。本実施形態では、接合層７は、合金層となったＳｎ成分の金属層であるＳｎ金属層１４も有する。
Ｓｎ金属層１４及びＢｉ金属層１６は、次のような理由によって形成される。すなわち、基板２が予めアニール処理がなされることにより、接合開始の時点で、Ｓｎの金属層４２にはＮｉＳｎの合金層４３が存在している。従って、接合を開始したとき、Ｓｎ成分とＢｉ成分との反応は、Ｓｎ成分内に拡散したＮｉ成分によって阻害される。従って、Ｓｎ成分とＢｉ成分は均一に混ざり合わない。そして、部分的にＳｎリッチな部分が残り、当該部分がＳｎ金属層１４となる。また、部分的にＢｉリッチな部分が残り、当該部分がＢｉ金属層１６となる。
なお、基板２と発光素子３との間のギャップが狭く、接合体の流動性が低いことも、Ｓｎ成分とＢｉ成分が均一に混ざりにくい原因となる可能性がある。例えば、平面方向において隣合う電極６同士の間の距離が１００μｍ以下であるため、基板２と発光素子３との間のギャップは、ショート防止の観点から５０μｍ以下に抑えられる場合がある。
発光素子３と基板２とは、接合層７を介して接合されている。また、発光素子３の電極６と基板２の電極４とは、接合層７を介して電気的に接続されている。接合層７は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。このように、接合層７が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子３と基板２とを低温で接合することができる。以上により、適切な状態で発光素子３と基板２とを接合することができる。
接合層７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。このように、接合層７がＮｉＳｎ合金層１３，２３を有することは、接合層７の接合時に、Ｓｎ金属層の中にＮｉ成分が拡散されることを示す。この場合、Ｓｎ成分とＢｉ成分が混ざり合うことを抑制し、Ｓｎ金属層１４及びＢｉ金属層１６を形成し易くなる。
特に、接合層７は、発光素子３側及び基板２側に一対の合金層１３，２３を有する。これは、接合時には、Ｓｎ成分の金属層４２を有していない発光素子３側へＳｎ成分が移動し、ＮｉＳｎ合金層１３が形成されたことを意味する。この場合、発光素子３側のＮｉ成分もＳｎ成分中に拡散することで、Ｓｎ成分とＢｉ成分が混ざり合うことを更に抑制できる。また、発光素子３側では、Ｓｎ成分とＢｉ成分が混ざり合って共晶層が形成される事に代えて、Ｓｎ成分及びＮｉ成分によってＮｉＳｎ合金層１３が形成される。これにより、接合層７は、構造体として脆い共晶層の割合を減らすことができる。
第４の実施形態に係る接合構造３００を実施例４として製造した。発光素子のφ１５μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び４μｍの厚さのＢｉの金属層を形成した。基板の１５×２０μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び６μｍの厚さのＳｎの金属層を形成した。また、当該バンプをギ酸リフロー炉により加熱することでアニール処理を行った。発光素子と基板を各バンプの位置で重ね合わせ、１８０℃で加熱しながら圧力を付与した。
実施例４では、いずれの接合構造においても、Ｓｎ金属層１４及びＢｉ金属層１６が確認された。また、放射状に広がるＮｉＳｎ合金層２３が確認された。また、発光素子側のＮｉＳｎ合金層１３が確認された。
［第５実施形態］
図１０を参照して、第５実施形態に係る接合構造４００について説明する。図１０は、発光素子３側の第１の接合金属としてＳｎを用い、基板２側の接合金属としてＩｎを用いた場合の第５実施形態に係る接合構造の概略断面図である。接合層７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＩｎ合金層４２３と、を有する。ＮｉＳｎ合金層１３は、ＮｉＰ下地層１１の周囲において放射状に形成されている。すなわち、ＮｉＳｎ合金層１３は、局所的に大きく突出した部分と、窪んだ部分とが形成される。ＮｉＳｎ合金層１３のような放射状の形状は、予め発光素子３の金属層３２と下地層３１とをアニール処理することによって形成される。（図４（ｄ）参照）。ＮｉＩｎ合金層４２３は、ＮｉＰ下地層２１の周囲において放射状に形成されている。すなわち、ＮｉＩｎ合金層４２３は、局所的に大きく突出した部分と、窪んだ部分とが形成される。ＮｉＩｎ合金層４２３のような放射状の形状は、予め基板２の金属層４２と下地層４１とをアニール処理することによって形成される（図５（ｄ）参照）。Ｐ含有層１２は、Ｓｎ成分とＮｉＰ成分との間で反応してＮｉＳｎ合金層１３が形成されることに伴って形成された層である。Ｐ含有層２２は、Ｉｎ成分とＮｉＰ成分との間で反応してＮｉＩｎ合金層４２３が形成されることに伴って形成された層である。
金属層は、略単一の金属成分で形成される層である。ここで、略単一の金属成分で形成されている状態とは、単位体積当たりの中に、金属成分が９５質量％以上含まれている状態である。接合層７は、第１の接合金属成分及び第２の接合金属成分のうち、合金層とならなかった方の接合金属成分で形成される金属層を少なくとも有する。合金層としてＮｉＳｎ合金層１３、ＮｉＩｎ合金層４２３が形成されたため、接合層７は、Ｉｎ金属層４１６を少なくとも有する。本実施形態では、接合層７は、合金層となったＳｎ成分の金属層であるＳｎ金属層１４も有する。
Ｓｎ金属層１４及びＩｎ金属層４１６は、次のような理由によって形成される。すなわち、発光素子３と基板２が予めアニール処理がなされることにより、接合開始の時点で、発光素子３のＳｎの金属層３２にはＮｉＳｎの合金層３３が存在し、基板２のＩｎの金属層４２にはＮｉＩｎ合金層（図５（ｄ）のＮｉＳｎの合金層４３と同趣旨の合金層）が存在している。従って、接合を開始したとき、Ｓｎ成分とＩｎ成分の反応は、Ｓｎ成分内およびＩｎ成分内に拡散したＮｉによって阻害される。従って、Ｓｎ成分とＩｎ成分は均一に混ざり合わない。そして、部分的にＩｎリッチな部分が残り、当該部分がＩｎ金属層４１６となる。
なお、基板２と発光素子３との間のギャップが狭く、接合体の流動性が低いことも、Ｓｎ成分とＩｎ成分が均一に混ざりにくい原因となる可能性がある。例えば、平面方向において隣合う電極６同士の間の距離が１００μｍ以下であるため、基板２と発光素子３との間のギャップは、ショート防止の観点から５０μｍ以下に抑えられる場合がある。
発光素子３と基板２とは、接合層７を介して接合されている。また、発光素子３の電極６と基板２の電極４とは、接合層７を介して電気的に接続されている。接合層７は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する。このように、接合層７が、互いに異なる第１の接合金属成分及び第２の接合金属成分を含有する場合、接合時における融点を低下させることができる。これにより、発光素子３と基板２とを低温で接合することができる。以上により、適切な状態で発光素子３と基板２とを接合することができる。
接合層７は、ＮｉＳｎ合金層１３、ＮｉＩｎ合金層４２３を有する。ＮｉＳｎ合金層１３、ＮｉＩｎ合金層４２３は、それぞれ、下地金属成分であるＮｉ成分と、第１の接合金属成分であるＳｎ、第２の接合金属成分であるＩｎ成分との合金によって構成されている。このように、接合層７がＮｉＳｎ合金層１３、ＮｉＩｎ合金層４２３を有することは、接合層７の接合時に、Ｓｎ金属層の中にＮｉ成分が拡散されることを示す。この場合、Ｓｎ成分とＩｎ成分が混ざり合うことを抑制し、Ｓｎ金属層１４及びＩｎ金属層４１６を形成し易くなる。
第５の実施形態に係る接合構造４００を実施例５として製造した。発光素子のφ１５μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び６μｍの厚さのＳｎの金属層を形成した。基板の１５×２０μｍの大きさの電極に対し、無電解めっきという方法により、１μｍの厚さのＮｉＰの下地層及び４μｍの厚さのＩｎの金属層を形成した。また、発光素子及び基板のバンプをギ酸リフロー炉により加熱することでアニール処理を行った。発光素子と基板を各バンプの位置で重ね合わせ、１５０℃で加熱しながら圧力を付与した。
実施例５では、いずれの接合構造においても、Ｓｎ金属層１４及びＩｎ金属層４１６が確認された。また、発光素体側に放射状に広がるＮｉＳｎ合金層１３が確認された。また、基板側に放射状に広がるＮｉＩｎ合金層４２３が確認された。
［第６実施形態］
図１１を参照して、第６実施形態に係る接合構造５００について説明する。図１１は、発光素子３側の第１の接合金属としてＢｉを用い、基板２側の第２の接合金属としてＳｎを用いた場合の第６実施形態に係る接合構造の概略断面図である。第６実施形態に係る接合構造５００は、基板２側のＮｉＳｎ合金層２３が放射状に広がり、発光素子３側のＮｉＳｎ合金層１３が放射状に広がっていない点で、第２実施形態に係る接合構造１００と異なっている。なお、第６実施形態についての説明のうち、第２実施形態と共通する箇所については省略する。接合層１０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層１０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。また、接合層１０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＳｎ合金層２３との間に、ＳｎＢｉ共晶層６０を有する。
このようなＳｎＢｉ共晶層６０は、基板２のバンプ８の形成時において、図５（ｄ）に示すようなアニール処理を行わずに発光素子３と基板２とを接合することで、形成される。すなわち、図５（ｃ）に示すように、Ｓｎの金属層４２に合金層４３が存在していない状態で、発光素子３のバンプ９と基板２のバンプ８とを接合する。この場合、接合中のＮｉ成分のＳｎ成分に対する拡散性は、予め合金層４３が存在している第４実施形態に比して、低い。従って、Ｓｎ成分とＢｉ成分とが混ざり合い、ＳｎＢｉ共晶層６０が形成される。
ＳｎＢｉ共晶層６０が形成されるため、Ｂｉ成分と混ざり合ったＳｎ成分は、発光素子３側へも移動する。一方、Ｂｉ成分とＮｉＰ下地層１１との間では合金化の反応が進まない。従って、発光素子３側のＮｉＰ下地層１１とＳｎ成分との間で合金化の反応が進む。発光素子３側のＮｉＰ下地層１１を覆う様に、ＮｉＳｎ合金層１３が形成され、且つ、Ｐ含有層１２が形成される。第６実施形態に係る接合構造５００においても、発光素子３側のＮｉＳｎ合金層１３は、基板２側のＮｉＳｎ合金層２３に比して、均一で薄い層となる。ＢｉがＳｎと置き換わってからＮｉとＳｎの合金層が形成されるためである。
以上のように、接合構造５００は、発光素子３と基板２とを接合する接合構造５００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層１０７と、を備える。接合層１０７は、第１の接合金属成分（ここではＢｉ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＳｎ成分）と、を含有する。
接合層１０７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。このようにＮｉＳｎ合金層１３，２３が形成されることで、接合層１０７は、構造体として脆い共晶層の割合を減らすことができる。特に、接合層１０７は、発光素子３側及び基板２側に一対の合金層１３，２３を有する。これは、接合時には、Ｓｎ成分の金属層４２を有していない発光素子３側へＳｎ成分が移動し、ＮｉＳｎ合金層１３が形成されたことを意味する。このように、発光素子３側では、Ｓｎ成分とＢｉ成分が混ざり合って共晶層が形成される事に代えて、Ｓｎ成分及びＮｉ成分によってＮｉＳｎ合金層１３が形成される。これにより、接合層１０７は、構造体として脆い共晶層の割合を減らすことができる。
接合層１０７は、Ｓｎ成分とＢｉ成分とが混合したＳｎＢｉ共晶層６０を有する。
［第７実施形態］
図１２を参照して、第７実施形態に係る接合構造６００について説明する。図１２は、発光素子３側の第１の接合金属としてＳｎを用い、基板２側の第２の接合金属としてＩｎを用いた場合の第７実施形態に係る接合構造の概略断面図である。第７実施形態に係る接合構造６００は、発光素子３側のＮｉＳｎ合金層１３が放射状に広がり、基板２側にＮｉＩｎ合金層４２３が放射状に広がるように形成されている点で、第２実施形態に係る接合構造１００と異なっている。なお、第７実施形態についての説明のうち、第２実施形態と共通する箇所については省略する。接合層１０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層１０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＩｎ合金層４２３と、を有する。また、接合層１０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＩｎ合金層４２３との間に、ＳｎＩｎ共晶層４６０を有する。
ＳｎＩｎ共晶層４６０は、Ｓｎ成分とＩｎ成分とが混合した層である。接合時において、Ｓｎ成分とＩｎ成分とが互いに略均一に混ざり合うことで、ＳｎＩｎ共晶層４６０が形成される。ＳｎＩｎ共晶層４６０の融点は、Ｓｎ金属層１４及びＩｎ金属層４１６（図１０参照）の融点よりも低い。
このようなＳｎＩｎ共晶層４６０は、発光素子３のバンプ９及び基板２のバンプ８の形成時において、図４（ｄ）及び図５（ｄ）に示すようなアニール処理を行わずに発光素子３と基板２とを接合することで、形成される。すなわち、図４（ｃ）及び図５（ｄ）に示すように、Ｓｎの金属層３２，４２にＮｉＳｎ合金層３３及び合金層４３が存在していない状態で、発光素子３のバンプ９と基板２のバンプ８とを接合する。この場合、接合中のＮｉ成分のＳｎ成分に対する拡散性は、予めＮｉＳｎ合金層３３及び合金層４３が存在している第５実施形態に比して、低い。従って、Ｓｎ成分とＩｎ成分とが混ざり合い、ＳｎＩｎ共晶層４６０が形成される。
ＳｎＩｎ共晶層４６０が形成されるため、Ｉｎ成分と混ざり合ったＳｎ成分は、基板２側へも移動する。Ｓｎ成分と混ざり合ったＩｎ成分は、発光素子３側へも移動する。基板２側のＮｉＰ下地層２１とＩｎ成分との間で合金化の反応が進む。基板２側のＮｉＰ下地層２１を覆う様に、ＮｉＩｎ合金層４２３が形成され、且つ、Ｐ含有層２２が形成される。第７実施形態に係る接合構造６００では、ＮｉＩｎ合金層４２３は、発光素子３側のＮｉＳｎ合金層１３と同様に放射状に広がるような形状を有する。
以上のように、接合構造６００は、発光素子３と基板２とを接合する接合構造６００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層１０７と、を備える。接合層１０７は、第１の接合金属成分（ここではＳｎ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＩｎ成分）と、を含有する。
接合層１０７は、ＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３を有する。ＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３は、それぞれ、下地金属成分であるＮｉ成分と、第１の接合金属成分であるＳｎ成分及び第２の接合金属成分であるＩｎ成分との合金によって構成されている。このようにＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３が形成されることで、接合層１０７は、構造体として脆い共晶層の割合を減らすことができる。
接合層１０７は、Ｓｎ成分とＩｎ成分とが混合したＳｎＩｎ共晶層４６０を有する。
［第８実施形態］
図１３を参照して、第８実施形態に係る接合構造７００について説明する。図１３は、発光素子３側の第１の接合金属としてＢｉを用い、基板２側の第２の接合金属としてＳｎを用いた場合の第８実施形態に係る接合構造７００の概略断面図である。第８実施形態に係る接合構造７００は、基板２側のＮｉＳｎ合金層２３が放射状に広がり、発光素子３側のＮｉＳｎ合金層１３が放射状に広がっていない点で、第３実施形態に係る接合構造２００と異なっている。なお、第８実施形態についての説明のうち、第３実施形態と共通する箇所については省略する。接合層２０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層２０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＳｎ合金層２３と、を有する。また、接合層２０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＳｎ合金層２３との間に、Ｓｎ金属層１４と、ＳｎＢｉ共晶層６０と、を有する。
電極４と電極６とが対向する領域には、Ｓｎ金属層１４が主に形成されている。そして、ＳｎＢｉ共晶層６０は、Ｓｎ金属層１４の周囲に形成される。すなわち、ＳｎＢｉ共晶層６０は、Ｓｎ金属層１４によって接合層２０７の外周部へ押し出されるような態様で配置されている。なお、図１３に示す形態では、Ｓｎ成分が支配的であるため、Ｓｎ金属層１４が形成されている。ただし、Ｓｎ成分とＢｉ成分の量の関係性などから、Ｓｎ金属層１４に代えてＢｉ金属層１６が形成されてもよく、あるいは、Ｓｎ金属層１４とＢｉ金属層１６が両方形成されてもよい。
このような接合層２０７は、第４実施形態に係る接合構造３００の製造条件に対し、基板２に対する発光素子３の押し付け圧力を増加させることによって、形成される。なお、押し付けの荷重は、第３実施形態と同様である。
以上のように、接合構造７００は、発光素子３と基板２とを接合する接合構造７００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層２０７と、を備える。接合層２０７は、第１の接合金属成分（ここではＢｉ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＳｎ成分）と、を含有する。
接合層２０７は、ＮｉＳｎ合金層１３，２３を有する。ＮｉＳｎ合金層１３，２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分及び第２の接合金属成分の一方の接合金属成分であるＳｎ成分との合金によって構成されている。第８実施形態に係る接合構造７００においても、発光素子３側のＮｉＳｎ合金層１３は、基板２側のＮｉＳｎ合金層２３に比して、均一で薄い層となる。
［第９実施形態］
図１４を参照して、第９実施形態に係る接合構造８００について説明する。図１４は、発光素子３側の第１の接合金属としてＳｎを用い、基板２側の第２の接合金属としてＩｎを用いた場合の第９実施形態に係る接合構造８００の概略断面図である。第９実施形態に係る接合構造８００は、発光素子３側のＮｉＳｎ合金層１３が放射状に広がり、基板２側にＮｉＩｎ合金層４２３が放射状に広がるように形成されている点で、第３実施形態に係る接合構造２００と異なっている。なお、第９実施形態についての説明のうち、第３実施形態と共通する箇所については省略する。接合層２０７は、発光素子３側の電極６を覆うように、当該電極６側から順に、ＮｉＰ下地層１１と、Ｐ含有層１２と、ＮｉＳｎ合金層１３と、を有する。また、接合層２０７は、基板２側の電極４を覆うように、当該電極４側から順に、ＮｉＰ下地層２１と、Ｐ含有層２２と、ＮｉＩｎ合金層４２３と、を有する。また、接合層２０７は、発光素子３側のＮｉＳｎ合金層１３と、基板２側のＮｉＩｎ合金層４２３との間に、Ｓｎ金属層１４と、ＳｎＩｎ共晶層４６０と、を有する。
電極４と電極６とが対向する領域には、Ｓｎ金属層１４が主に形成されている。そして、ＳｎＩｎ共晶層４６０は、Ｓｎ金属層１４の周囲に形成される。すなわち、ＳｎＩｎ共晶層４６０は、Ｓｎ金属層１４によって接合層２０７の外周部へ押し出されるような態様で配置されている。なお、図１４に示す形態では、Ｓｎ成分が支配的であるため、Ｓｎ金属層１４が形成されている。ただし、Ｓｎ成分とＢｉ成分の量の関係性などから、Ｓｎ金属層１４に代えてＢｉ金属層１６が形成されてもよく、あるいは、Ｓｎ金属層１４とＢｉ金属層１６が両方形成されてもよい。
このような接合層２０７は、第５実施形態に係る接合構造４００の製造条件に対し、基板２に対する発光素子３の押し付け圧力を増加させることによって、形成される。なお、押し付けの荷重は、第３実施形態と同様である。
以上のように、接合構造８００は、発光素子３と基板２とを接合する接合構造８００であって、発光素子３に形成された電極６と、基板２に形成された電極４と、電極６と電極４とを接合する接合層２０７と、を備える。接合層２０７は、第１の接合金属成分（ここではＳｎ成分）と、当該第１の接合金属成分と異なる第２の接合金属成分（ここではＩｎ成分）と、を含有する。
接合層２０７は、ＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３を有する。ＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３は、下地金属成分であるＮｉ成分と、第１の接合金属成分であるＳｎ成分、及び第２の接合金属成分であるＩｎ成分との合金によって構成されている。第９実施形態に係る接合構造８００においても、ＮｉＳｎ合金層１３及びＮｉＩｎ合金層４２３は、両方とも放射状に広がる。
接合層２０７は、略単一の金属成分で形成される金属層と、第１の接合金属成分と第２の接合金属成分とが混合した共晶層と、を有する。金属層は、第１の接合金属成分と第２の接合金属成分の少なくとも一方の金属成分であるＳｎ成分によってＳｎ金属層１４として形成される。ＳｎＩｎ共晶層４６０は、Ｓｎ金属層１４の周囲に形成される。この場合、接合層２０７は、融点が低く脆いＳｎＩｎ共晶層４６０を外周側へ配置しておき、融点が高く強度の高いＳｎ金属層１４を本体部として中央側へ配置しておくことができる。このように、接合層２０７は、Ｓｎ金属層１４を本体部として有しているため、リペアや他部品の実装などのために再度リフローが行われた場合に、再溶融することを抑制でき、且つ、構造体としての信頼性を高めることができる。
１，１００，２００，３００，４００，５００，６００，７００，８００…接合構造、２…基板、３…発光素子、４…電極（第２の電極）、６…電極（第１の電極）、７，１０７，２０７…接合層、８，９…バンプ、１１…ＮｉＰ下地層（第１の下地層）、１２，２２…Ｐ含有層、２１…ＮｉＰ下地層（第２の下地層）、１３…ＮｉＳｎ合金層（合金層、第１の合金層）、２３…ＮｉＳｎ合金層（合金層、第２の合金層）、１４…Ｓｎ金属層（金属層）、１６…Ｂｉ金属層（金属層）、３１，４１…下地層、３２，４２…金属層、３３，４３…合金層、５０…フラックス、６０…ＳｎＢｉ共晶層（共晶層）、４１６…Ｉｎ合金層（金属層）、４２３…ＮｉＩｎ合金層（合金層、第２の合金層）、４６０…ＳｎＩｎ共晶層（共晶層）。

Claims (8)

  1. 発光素子と基板とを接合する接合構造であって、
    前記発光素子に形成された第１の電極と、
    前記基板に形成された第２の電極と、
    前記第１の電極と前記第２の電極とを接合する接合層と、を備え、
    前記接合層は、第１の接合金属成分と、当該第１の接合金属成分と異なる第２の接合金属成分と、を含有する、接合構造。
  2. 前記接合層は、合金層を有し、
    前記合金層は、下地金属成分と、前記第１の接合金属成分及び前記第２の接合金属成分の一方の接合金属成分との合金によって構成される、請求項１に記載の接合構造。
  3. 前記接合層は、前記発光素子側及び前記基板側に一対の前記合金層を有する、請求項２に記載の接合構造。
  4. 前記接合層は、略単一の金属成分で形成される金属層を有し、
    前記金属層は、前記第１の接合金属成分及び前記第２の接合金属成分の他方の接合金属成分で形成される、請求項２に記載の接合構造。
  5. 前記接合層は、前記第１の接合金属成分と前記第２の接合金属成分とが混合した共晶層を有する、請求項１に記載の接合構造。
  6. 前記接合層は、略単一の金属成分で形成される金属層と、前記第１の接合金属成分と前記第２の接合金属成分とが混合した共晶層と、を有し、
    前記金属層は、前記第１の接合金属成分と前記第２の接合金属成分の少なくとも一方の金属成分で形成され、
    前記共晶層は、前記金属層の周囲に形成される、請求項１に記載の接合構造。
  7. 前記接合層は、
    前記発光素子側に形成された第１の下地層及び第１の合金層と、
    前記基板側に形成された第２の下地層及び第２の合金層と、を有し、
    前記第１の合金層は、前記第１の下地層の第１の下地金属成分と、前記第１の接合金属成分及び前記第２の接合金属成分の一方の接合金属成分との合金によって構成され、
    前記第２の合金層は、前記第２の下地層の第２の下地金属成分と、前記一方の接合金属成分との合金によって構成され、
    前記第１の合金層及び前記第２の合金層の一方の合金層は、他方の合金層より薄い、請求項１に記載の接合構造。
  8. 前記接合層は、
    前記発光素子側に形成された第１の下地層及び第１の合金層と、
    前記基板側に形成された第２の下地層及び第２の合金層と、を有し、
    前記第１の合金層は、前記第１の下地層の第１の下地金属成分と、前記第１の接合金属成分及び前記第２の接合金属成分の一方の接合金属成分との合金によって構成され、
    前記第２の合金層は、前記第２の下地層の第２の下地金属成分と、前記一方の接合金属成分との合金によって構成され、
    前記第１の合金層及び前記第２の合金層は、前記第１の下地層及び前記第２の下地層から放射状に形成される、請求項１に記載の接合構造。
JP2020028149A 2019-02-25 2020-02-21 接合構造、及び接合方法 Active JP7447536B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962809884P 2019-02-25 2019-02-25
US62/809,884 2019-02-25

Publications (2)

Publication Number Publication Date
JP2020136684A true JP2020136684A (ja) 2020-08-31
JP7447536B2 JP7447536B2 (ja) 2024-03-12

Family

ID=72139111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020028149A Active JP7447536B2 (ja) 2019-02-25 2020-02-21 接合構造、及び接合方法

Country Status (6)

Country Link
US (1) US11088308B2 (ja)
JP (1) JP7447536B2 (ja)
KR (1) KR102310400B1 (ja)
CN (1) CN111613595B (ja)
DE (1) DE102020104532A1 (ja)
TW (1) TWI759692B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4428911A1 (en) * 2023-03-07 2024-09-11 Infineon Technologies Austria AG Chip-to-chip stacking by use of nickel tin metallization stacks and diffusion soldering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303059A (ja) * 1997-04-30 1998-11-13 Internatl Business Mach Corp <Ibm> 多レベル相互接続技術を有するコンデンサ
JP2000232119A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
WO2014115798A1 (ja) * 2013-01-28 2014-07-31 株式会社村田製作所 はんだバンプの形成方法およびはんだバンプ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130295A (en) * 1976-04-26 1977-11-01 Hitachi Ltd Semiconductor light emitting device
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same
JP3348528B2 (ja) 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP5035134B2 (ja) 2008-06-20 2012-09-26 富士通株式会社 電子部品実装装置及びその製造方法
JP5680342B2 (ja) 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
JP2011146567A (ja) * 2010-01-15 2011-07-28 Mitsubishi Shindoh Co Ltd Ｌｅｄチップとリードフレームとの接合方法
KR101650518B1 (ko) * 2010-09-13 2016-08-23 에피스타 코포레이션 발광 구조체
CN104037255B (zh) * 2013-03-05 2017-07-18 索埃尔科技公司 太阳能电池互连组件及其制造方法
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP6187226B2 (ja) 2013-12-16 2017-08-30 富士通株式会社 電子装置の製造方法
US9583469B2 (en) * 2014-03-06 2017-02-28 Epistar Corporation Light-emitting device
CN110622258A (zh) 2017-06-01 2019-12-27 积水化学工业株式会社 导电材料以及连接结构体
KR102459651B1 (ko) * 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
TWI647742B (zh) * 2018-04-19 2019-01-11 友達光電股份有限公司 發光裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303059A (ja) * 1997-04-30 1998-11-13 Internatl Business Mach Corp <Ibm> 多レベル相互接続技術を有するコンデンサ
JP2000232119A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
WO2014115798A1 (ja) * 2013-01-28 2014-07-31 株式会社村田製作所 はんだバンプの形成方法およびはんだバンプ

Also Published As

Publication number Publication date
JP7447536B2 (ja) 2024-03-12
DE102020104532A1 (de) 2020-08-27
US20200321499A1 (en) 2020-10-08
TWI759692B (zh) 2022-04-01
CN111613595B (zh) 2023-08-22
US11088308B2 (en) 2021-08-10
KR102310400B1 (ko) 2021-10-12
CN111613595A (zh) 2020-09-01
TW202105675A (zh) 2021-02-01
KR20200103551A (ko) 2020-09-02

Similar Documents

Publication Publication Date Title
KR101704030B1 (ko) 구리 첨가에 의한 솔더 인터커넥트의 개선
TW201343310A (zh) 接合方法、接合結構體及其製造方法
US20040121267A1 (en) Method of fabricating lead-free solder bumps
JP2017063180A (ja) 合金のフリップチップ接合
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
JP7447536B2 (ja) 接合構造、及び接合方法
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
US6917118B2 (en) Semiconductor device
JP4136844B2 (ja) 電子部品の実装方法
WO2010047010A1 (ja) 半導体装置及びその製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2014146635A (ja) はんだ接合方法およびはんだボールと電極との接合構造体
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法
KR100661332B1 (ko) 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법
TWI850826B (zh) 線路板、功能背板及其製備方法
JP2007149846A (ja) 半導体装置の製造方法
KR100764570B1 (ko) 레이저를 이용하여 형성되는 패턴 전극의 본딩 구조 및 그본딩 방법
TW201635314A (zh) 電連接帶
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品
WO2018056314A1 (ja) 複層金属ボール
JPH08172154A (ja) リードフレーム及びリードフレームを用いる半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R150 Certificate of patent or registration of utility model

Ref document number: 7447536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150