JPS5839047A - 半導体装置およびその製法 - Google Patents

半導体装置およびその製法

Info

Publication number
JPS5839047A
JPS5839047A JP56137011A JP13701181A JPS5839047A JP S5839047 A JPS5839047 A JP S5839047A JP 56137011 A JP56137011 A JP 56137011A JP 13701181 A JP13701181 A JP 13701181A JP S5839047 A JPS5839047 A JP S5839047A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
layer
external
connection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56137011A
Other languages
English (en)
Other versions
JPH0136254B2 (ja
Inventor
Michio Ogami
大上　三千男
Takayuki Wakui
和久井　陽行
Komei Yatsuno
八野　耕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56137011A priority Critical patent/JPS5839047A/ja
Priority to EP19820107381 priority patent/EP0073383B1/en
Priority to DE8282107381T priority patent/DE3276556D1/de
Publication of JPS5839047A publication Critical patent/JPS5839047A/ja
Priority to US06/880,942 priority patent/US4651191A/en
Publication of JPH0136254B2 publication Critical patent/JPH0136254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基体上に形成された電極とろう付けされ
た外部電極を有する半導体装置およびその製法に関する
。
一般に半導体装置は、半導体基体表面の所定部に形成さ
れた電極と外部とを連絡する外部電極を有する。外部電
極の形状は線状、板状、箔状と様様であるが、これらと
半導体基体上の電極とが二次元的な広がりをもって接続
される場合には、両者がろう付けにより接着される場合
が多い。
この場合、比較的大きな電力を取シ扱う等の理由で半導
体基体での発熱量が比較的大きいときには、ろう材とし
て比較的高い融点を持ち、熱疲労に対する耐性（耐熱の
疲労性）の高いものが用いられる。例えばＰｂ９５Ｗ　
１％、Ｓｎ５ｗｔ％の組成のものである。
しかしながら、場合によっては、高融点のろう材を使用
することは半導体装置あるいはその製造プロセスで要求
される他の特性を満たすことと適合しないという問題点
があった。この点について具体的に説明する。
本発明者等は先に、外部電極として樹脂テープに接着さ
れた金属箔を用いた半導体装置を提案した。この種半導
体装置では、半導体基体の電極とこれと略同形状の部分
を有する金属箔とをろう材を介して対向させ、ろう材を
溶融させて両者を接着する。このようにすれば、半４本
基体の電極が薄くかつ微測であるためにそれのみでは通
電量が制限されるような場合であっても、金属箔によっ
て厚さが補なわれて電極全体として低抵抗になり通電量
が高められるという効果がある。
とこ、ろが、このような微細電極のろう付けに高融点半
田を用いる場合、作業性の上で以下の問題が残さ、れて
いる。すなわち、高融点半田はその処理温度が高いため
、処理中の雰囲気を還元性雰囲気に調整する必要がある
。非還元性雰囲気では、処理温度が高いため、半田およ
び半導体基本の電極材が酸化され、高強度の接続が得ら
れないからである。このような特定の雰囲気に調整し、
かつ高温で微細形状を有する電極を、精度良く接続する
ことは、製造装置上あるいは作業性上困難を伴うもので
あった。
上述の問題点が解決され得たと仮定しても、従来の高融
点半田による接続では耐熱疲労性が十分に１工高くない
という問題点が明らかとなった。これは本発明者らが耐
熱疲労性を評価する過程で明らかにされた事項である。
特に試料に対し多数回の熱サイクルを印加した後には、
高温半田と言えどもその強度が実用上問題となる程度ま
で低下するという問題点があることがわかった。
本発明の目的は、耐熱疲労性に優れた外部区極接続部を
有する半導体装置を提供することにある。
本発明の製法の目的は、耐熱疲労性に優れたろう付は法
、特に作業性、信頼性に優れたろう付は法をとり入れた
半導体装置の製法を提供することにある。
本発明の特徴は、半導体基体上の電極と外部電極とを接
着するろう材中に含まれ、上記成極あるいは外部電極の
材料と反応して電極材料よりも固くてもろい化合物を生
成する元素の量を、上記電極あるいは外部電極に接する
部分で他の部分より少なくした点にある。
本発明の製法の特徴は、半導体基体上の電極あるいは外
部電極の表面に、少なくとも２ノーの金属層を積層被着
させ、これらの成極相互を上述の金属層を介して対向密
着させ、金属ノーの最上層およびその直下のノーの金属
からなる合金の共晶温度近辺の温度に昇温した状態で両
方の電車に圧接力の存在下、両者を接着する工程を有す
る点にある。
更に必要に応じ、上述の接着時よりも高温の熱処理を加
えて゛電極間を強固に接着する工程を肩する点にある。
以下本発明を更に詳祖に説明する。なお、以下の説明で
は便宜上半導体基体上の電極を電極膜、外部電極を箔状
のものに代表させて金属箔と呼称する。
本発明の半導体装置において、金属箔は４電性の良い金
属あるいは合金、あるいはこれらを積層した金属箔を用
いることができる。これらの金属箔にはＣｕあるいはＮ
ｉの少なくとも１成分を含む金属箔が選ばれることが望
ましい。また電極ノｌは、少なくともその表面部にはＣ
ｕあるいはＮＩ以外の金属が選ばれることが望ましい。
但し、電極膜は単一の層である必要はなく、半導体基体
とこれらの金属との密着性を向上させるために多層構造
としてもよい。この場合、表面に表われない下層の金属
としては、ＣｕおよびＮｌを含む金属を用いてもよい。
例えば表面部にＡｇを、その下ノーにＮ　ｉ　　−Ｃｒ
、　　Ｎ　ｉ−’ｌ’ｉ、　　Ｃｕ　　−Ｎ　ｉ　　−
Ｃｒ。
Ｃｕ−Ｎｉ−’ｌ’ｉ、等の積層構造あるいはＮｉＣｒ
。
ＮｉＴｉ、　Ｃｕ−ＮｉＣｒ、　Ｃｕ−ＮｉＴｉ等の合
金層としても良い。
上記した金属箔は電極膜と、少なくともｐｂおよびＳｎ
、　Ｉｎ、Ｂｉのいずれかを含む半田層で接着される。
本発明の半導体装置ではＣｕあるいはＮｉを含む金属箔
に近接した領域と、少なくとも表面部にＣｕあるいはＮ
１を含まない電極膜に近接した頑域とにおいて、半田層
中のＳｎ、　Ｉｎ。
ＢＩの濃度が異なっており、金属箔側では、Ｓｎ。
Ｉｎ、１３ｉが少なく、醒極膜側では、Ｓｎ、Ｉｎ。
Ｂ１が多くなっていることを特徴とする。
本発明者らの実験によれば、ＣｕあるいはＮ１を含む金
属箔を電極膜に半田で接着した構造とした場合、この半
導体装置にパワーサイクル試験、熱サイクル試験を施す
と、接着が熱疲労によって剥離したり、接着強度が低下
して接着不良を起こすことが明らかとなった。剥離や接
着強度の低下の原因は次のように考えられる。すなわち
金属箔に近接した領域に、熱サイクルあるいはパワーサ
イクルの印加によって、新しい金属相が生成し、これら
の金属相がかたくてかつもろいこと、また、これらの金
属相の生成によって半田層の組成や組織が変化すること
に帰因していることがわかった。
また、ＣｕやＮｉを含む金属箔とは、半田層中のＳｎ、
　Ｉｎ、１３ｉが金イ相を生成し、Ｐｂは金属相を生成
しないことも明らかとなった。
金属箔として、Ｃｕ箔を、半田としてｐｂ−ｓｎｎ系ｂ
−Ｉｎ系、ｐｂ−、Ｂｉ系を用イタ場合、熱サイクルの
印加に伴いｐｂ−ｓｎ系はんだではＣｕ６ｓｎｓ　＋　
Ｃｕ５Ｓ”が、ｐｂ−１３ｉ系では、Ｃｕ１３ｉが、Ｐ
ｂ−Ｉｎ系では、Ｃｕ９Ｉｎ１．Ｃｕ４■ｎ。
Ｃｕ？　Ｉ”４　　が生成する。また金属箔としてＮｌ
を含むものを用いた場合、ｐｂ−ｓｎ系ではＮｉ　ｓ　
Ｓ’４ｔＮｉ３Ｓｎ２．　Ｎｉ４Ｓｎ、　ＮｉＳｎが、
ｐｂ−Ｂｉ系ではＮ”Ｂ”カ、Ｐ　ｂ　−１Ｉ　ｎ系で
はＩ　”２７Ｎ１１０．　ｌ：ｎ３Ｎｉ２゜ＩｎＮｉ、
　ＩｎＮｉ３．　Ｉｎ１ｊＪｉ、　　が生成する。
これらの金属相は、熱サイクルの印加に伴って半田層か
らＳｎ、ｉｎ、　Ｂｉが拡散して、金属箔との界面に達
することで形成される。上述の拡散は温度条件だけでな
く、接着物の膨張係数が互いに異なることに基因する接
着部の応力によって加速されることがわかった。これは
応力場においてこれらの金属の拡散がはやいためである
。
次に本発明製法について詳細に説明する。
本発明方法に従えば、まず電極膜または金属箔に、最終
的な熱処理によって所望の半田の組成となるような各金
属の構成元素を所定の順序で層状にもうける。そのとき
、最上層と次層の間で積層方向に対して部分的に共晶組
成となるようにしておく。その上で、電極膜と金属箔を
対向させて加熱し、上述の最上層と次、・−の間で共晶
反応させてその部分に融液を生じさせる。この状態で電
極膜と金属箔とを加圧して上述の共晶組成の融液によっ
て熱圧着させる。これにより、比較的低い温度で電極膜
と金属箔を作業性良く連続的に接着することができる。
また、接層の際の処理温度が低いため、部材および半田
の酸化はほとんどなく、処理中の雰囲気は窒素、アルゴ
ンなど還元力の弱いガスを単に接続箇所に吹きつける程
度で十分である。
以上の接着工程のみでも十分な接着強度が得られるが、
ろう材層を高融点の半田組成とするために、上述の接着
後さらに高い温度に加熱し、ろう材ノーの最上ノーと次
層以下の金属−の融点以上の温度でろう材層全体を融液
化し、最上層から次層以下の金属を相互に拡散させて合
金層を形成する。
この場合には、すでに電極膜と金属箔は機械的に十分接
着されているため、接着箇所には無荷重あるいは弱い荷
重を印加しておくことにより、相互のずれを抑えること
ができる。
また、上述の合金層中の各元素の分布は上述の第２回の
加熱時に各元素の拡散現象によって決定される。ＣＬＩ
またはＮｉと固くてもろい合金相を形成する元素をｃｕ
またはＮｉ部材と直接接しないように予め配置しておく
ことにより、ｃｕまたはＮｉ部材近傍での上述の合金相
生成はこの部分へ拡散されてきた元素量のみに限定され
る。
以下本発明の詳細な説明する。
第１図に本実施列にて用いられる複合電極部材１の平面
図（ａ）およびＡ　Ａ／　？ｆｓでの断面拡大図（ｂ）
を示す。第１図において、複合電極部材１はまず、幅Ｗ
１が３５１１０１＋で厚さが７５μｍのポリイミドテー
プ１１０に幅Ｗ２が２５ｍで厚さが３５μｍの銅箔をエ
ポキシ系接着剤１２０で貼り合わせ、次に銅箔を所定の
パターンにエツチングして得られた。銅箔のパターンは
、半導体基体の電極と接着されるべき一対の外部電極１
１および１２と、外部電極以外の部分で一対の外部電極
を電気的に短絡する短絡部１３とが、銅箔の長さ方向で
繰り返えされるパターンとされている。したがって、第
１図（ａ）の符号１４で示される領域は銅箔が存在しな
い。なお、１５はテープの送り用の打抜孔（パーフオレ
ーシヨン）である。また、電極１１と１２がくしの歯状
にかみ合った部分１６は半導体基体上の電極と接１着さ
れる電極接続部を示す。
この銅箔パターンの上には、第１図（ｂ）に示されるよ
うに、ｐｂ層１４０および８６層１５５が電気メツキ法
で、所定の厚さになるように形成されている。ｐｂ層１
４０の厚さは１８〜２０μｍ。
Ｓｎ層１５０の厚さは１〜３μｍである。上述の橋絡部
１３は電気メッキの際に銅箔への電極接続箇所を減らす
役割を果たす。
以上の方法で、銅箔が所定のパターンに形成された複合
電極部材１は、本実施例では、ＧＴ−０サイリスタのカ
ソード外部電極およびゲート外部電極として用いられる
。第２図は本実施例で用いられたＧＴＯサイリスタの構
造を示す。（ａ）は平面形状であり、（ｂ）は（ａ）の
Ｂ−Ｂ’線での断面である。
本ＧＴＯサイリスタは、カソード電極２１およびゲート
電極２２がそれぞれ複数に分割され、これらはシリコン
からなる半導体基体２の一方の主表面２０１上で交互に
形成さにている。半導体基体２は、他方の主表面２０２
から一方の主表面２０１の方向に、ｎ型エミツタ層（あ
るいはアノード層）ｐＥ、ｎ型ベース層ｎＢ、ｐ型ベー
ス層（あるいはゲート層）ｐＢおよびｎ型エミツタ層（
あるいはカソード層）ｎＥの４層の積層構造を有する。
更に、一方の主表面２０１の周縁部には内部にパッシベ
ーション用ガラスが充填された溝′２４が形成されてい
る。他方の主表面２０２には全面にアノード電極２３が
形成されている。
カソード電極２１、ゲート電極２２、アノード電極２３
は、半田付けが可能でψ型およびｎ型シリコンとオーミ
ックコンタクトが可能であること、半導体基板と密着性
が良いこと、抵抗率が小さいこと等の条件を満たす金属
膜が用いられる。本実施例ではＣｒ−Ｎｉ−Ａｇ多層金
属膜を用い、カソード電極２１、ゲート電極２２はリフ
トオフ法で形成した。
複合電極部材１とＧＴＯサイリスタとは次のようにして
接続した。第３図を参照して説明する。
まず複合電極部材１の８１層１５０とＧＴＯサイリスタ
のカソードおよびゲート電極２１および２２が向かい合
うように両者を平行に配置し、複合電極部材１のカソー
ド電極箔１１、ゲート電極箔１２とＧＴＯサイリスタの
カソード電極２１゜ゲート電極２２のパターンとを光学
顕微鏡で見ながら合わせた（ａ）。その後、ＧＴＯサイ
リスタと複合電極部材１を１９０Ｃ〜３００Ｃに加熱し
て両者を接着した。その際、ＧＴＯサイリスタと複合電
極部材１に（ｂ）に矢印３で示す方向に０．１〜１００
ｇ　７ｃｍ　２の圧力を印加した。また接着時にＧＴＯ
サイリスタと複合電極部材１の接着部に、Ｎ２゜Ａｒな
どの不活性気体を吹きつけ゛ることか望ましい（ｂ）。
次に、ＧＴＯサイリスタおよび複合電極部材１の一体化
物をさらに加熱して、Ｐｂ層と共晶組成の層の構成元素
を相互に拡散させた（Ｃ）。この加熱は荷重を印加した
状態で、還元気体の雰囲気中で、３３０〜３６０Ｃの温
度で行なわれた。この加熱処理後、銅箔とポリイミドフ
ィルムは剥離した。
第４図に、第３図に示した一連の工程における接着部の
ろう材を示差熱分析した結果を示す。（ａ）は示差熱分
析（ＤＴＡ）曲線、（ｂ）は温度である。
第４図によれば、加熱に伴い、約１８５ｃでｐｂとＳｎ
の共晶反応によ一シ吸熱が観測され、さらに加熱すると
、２９０ｔ：’〜３２０ｔ：’で緩慢な吸熱反応が起る
。冷却時には３００〜３２０ｃで発熱反応が起っている
仁とがわかる。２９０ｃ〜３２０Ｃの吸熱はＰｂ層およ
びｆＪｎ層の融解、３ｏｏ〜３２０Ｃの発熱はｐ　ｂ　
−ｓｎ半田の凝固によるも、のである。
本実施例における第１段の接着時（第３図（ｂ））の加
熱温度は、１９０ｃ〜２５０ｃが好ましい。
最適な温度は共晶反応の近傍の温度である。第１段の接
着時の温度が２５００を超えると、生成した共晶がＰｂ
ノーとさらに反応し、拡散層が生成するが、Ｐｂ層をメ
ッキ法で形成した場合のように結晶粒が大きい場合には
、これらの拡散層は結晶粒の粒界に優先的に生成するた
め、結晶粒間が離れやすくなりその結果接着強度が低く
なる。
第５図は、複合電極部材１とＧＴＯサイリスタに種々の
温度で第３図（ｂ）の接着を施した後の接着部の引張り
強度を示す。接着の温度は、ＰｂとＳｎの共晶温度、（
１８３Ｃ）（７）近傍から約２５００までの範囲におい
て、もつとも強い接着が得られた。温度が２５Ｏｒを超
えると、強い接着力が得られないばかりでなく、接着強
度のばらつきが大きくなるので、歩留りも悪化する。
第１段の接着においては上述したように所定の温度に加
熱するとともに、接着部を加圧する。加圧の目的は、第
１段の接着時にｐｂ層１４０と８１層１５０との境界に
生ずるｐｂ−ｓｎｎ共金ＧＴＯサイリスタの電極２１お
よび２２に接触させることにある。加圧力は、Ｐｂ層１
４０の表面の凹凸の程度、およびＳｎ層の厚さ等が影響
するが、数１０グラム〜数１００グラム／ｃｒｎ２で十
分である。これは、Ｐｂ層とＳｎ層の界面で生成した共
晶組成の半田融液の粘性に対抗する圧力である。したが
って、この加圧力は用いられる半田の組成に応じて選定
される。
以上の方法で接続したＧＴ−０サイリスタと電極板との
一体化品を、−５５Ｃ（２５分）−室温（５分）−１５
０Ｃ（２，５分）−室温（５分）を１サイクルとする熱
サイクル試験を施した。その結果を第６図に示す。図に
おいて（ａ）は本実施例の・　結果を示し、（ｂ）は比
較例の結果を示す。比較例としては、複合電極部材１と
ＧＴＯサイリスタの電・極とを、ｐｂ９’５ｗｔ％、Ｓ
ｎ５ｗｔ％の均一組成の半田で従来法によシ接着したも
のを用いた。
第６図によれば、（ｂ）では熱サイクル数が増えると次
第に引張強度が低下するが１、（ａ）では（ｂ）に比較
し低下の度合が低い。この傾向は熱サイクル数が多くな
るほど顕著であシ、本実施例に係る半導体装置が高い耐
熱疲労性を有することがわかる。このような結果が得ら
れたのは、前述した通り１、本発明によれば半田と被着
金属との境界に固くてもろい金属相が生成されにくいか
らである。すなわち、本実施例によれば、接着前に銅の
電極１１および１２と８０層１５０との間にｐｂ層１４
０が介在しており、接着工程、特に第２回目の加熱処理
によって、Ｓｎがｐｂ層中を拡散し電極１１および１２
の隣接部に達する。上述の過程で電極１１および１２の
隣接部に達するＳｎの量は、初めからＰｂとＳ、ｎとが
均一に分布した従来の半田を用いた場合と比較して少な
い。したがって本実施例では高い耐熱疲労性が得られた
のである。
上述の実施例で、複合電極部材１とＧＴＯサイリスタと
の接着部を加熱する方法としては、ＧＴＯサイリスタを
保持する台に加熱機構をもうけるか、複合電極部材１の
上面から赤外線集光ランプやヒートブロックで加熱する
方法がある。
なお、上述の実施例において、種々の変形が可能である
。まず、ポリイミドテープ１１０のかわりにポリエステ
ル、ガラスエポキシテープ等であってもよい。エポキシ
系接着剤１２０のかわりにイミド系接着剤が使用できる
。また、銅箔のかわりにｐｅ−Ｎｉ系合金箔が使用可能
である。
ｐｂ層１４０のかわりに例えばＩｎ、　Ｂｉ。
Ａｇ等の単体であるいはこれらのうち少なくとも１を含
有する金属層が使用できる。また、８０層１５０のかわ
りにＩｎ、Ｂｉ等を単体あるいは合金で、ちるいはＳｎ
とこれらの金属の合金、Ｐｂとこれら−の金属との合金
とすることが可能である。
更に、この部分に予め概略共晶組成の合金を用いること
もできる。
これらの金属層は、電解湿式メッキ、化学湿式メッキ、
蒸着法、乾式メッキ、イオンブレーティング、スパッタ
法など任意の方法で形成され得る。
半田層の厚さは、１〜１００μｍ程度あれば良い。
また、半田層を上述の実施例でのように２層とし、Ｐｂ
系半田とする場合には、Ｐｂ層１４０とＳｎ（あるいは
Ｉｎ、Ｂｉ）層１５０の厚さは接着後ノＰ　ｂ／Ｓ　ｎ
（７）原子比が９９．５１０．５〜７０７３０程度とな
るようにされる。
・更に、複合電極部材に接着された銅箔上にＡｇ。
Ｎｉ等を被覆した上で半田材料層を形成すれば、半田材
料とのぬれ性が向上されるので好ましい。
以上、本発明を微細電極構造を有するＧＴＯサイリスタ
に適用した場合について説明したが、本発明はこれに限
定されず、半導体装置の全分野に適用できることは言う
までもない。
以上のように、本発明によれば耐熱疲労性に優れた外部
電極接続部を有する半導体装置を得るのに効果がある。
、また、該半導体装置を高い作業性、信頼性で製作する
方法を得るのに効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例で用いられる複合電極部材を
示す図、第２図は本発明の一実施例が適用されるＧＴＯ
サイリスタを示す図、第３図は本発明の一実施例の製法
を示す概略工程図、第４図は本発明の一実施例製法にお
けるＤＴＡ曲線図、第５図および第６図は本発明の一実
施例の効果を説明するグラフである。 １・・・複合電極部材、２・・・半導体基体、１１．１
２・・・外部電極、２１・・・カソード電極、２２００
．ゲート電極、２３・・・アノード電極、１１０・・・
ポリイミド才１博着Ｗ１のｌ１戻（’Ｃン

Claims (1)

  1. 【特許請求の範囲】 １、半導体基体と、半導体基体の表面所定部にオーミッ
    ク接続された電極と、この電極にろう材層を介して導電
    的に接着された外部電極部材とを有する半導体装置にお
    いて、上記ろう材層の構成元素はろう材層中で不均一な
    分布を示し、かつ上記電極あるいは上記外部電極部材の
    表面部Ω構成元素と化合し上記電極あるいは外部電極部
    材よりも固い金属相を形成する元素が、上記電極あるい
    は外部電極部材に接する部分において他の部分よりも少
    ないことを特徴とする半導体装置。 ２、特許請求の範囲第１項において、上記電極あるいは
    外部電極部材はその表面部にｃｕ、Ｎｉあるいはこれら
    の少なくとも１を構成元素とする合金が露出したもので
    あり、上記ろう材層はｓｎ。 Ｉｎ、Ｂｉの少なくとも１を構成元素として含み、かつ
    上記ＣｕｔＮ’あるいはこれらの少なくとも１を構成元
    素とする合金部材に隣接する部分において、上記Ｓｎ、
    ｌ：ｎ、　Ｂｉが他の部分よりも少ない分布を有するこ
    とを特徴とする半導体装置。 ３、特許請求の範囲第１項において、上記電極は複数に
    分割されて形成されており、上記外部電極部材は上記電
    極と略同形状の電極接続部と、この電極接続部の各部と
    一体であり電極接続部の端部から電極と離間する方向へ
    延びる外部接続部とを有することを特徴とする半導体装
    置。 ４、半導体基体表面の所定部に所定のオーミック電極が
    形成された半導体素子と上記電極と略同形状の電極接続
    部ととの電極接続部と一体であり電極接続部の端部から
    電極接続部と離間する方向へ延びる外部接続部とを有す
    る外部電極部材とをろう材によって接着するにあたり、
    上記電極あるいは上記外部電極部材の少なくとも電極接
    続部にろう材の構成元素のうち少なくとも１の元素を含
    む第１の金属層と第１の金属層よりも薄い第２の金属層
    との積層構造を形成し、上記半導体基体と上記外部電極
    部材とを上記電極と上記電極接続部が上記第１および第
    ２の金属層を介して対向するように配置し、少なくとも
    上記対向部を加熱して上記第１および第２の金属層の隣
    接部において第１および第２の金属ｊ―の構成元素の共
    晶融液を生成させ、上記電極および上記電極接続部間に
    圧接力の存在下で上記共晶融液によって上記電極および
    上記電極接続部間を固定し、更に少なくとも上記固定部
    を加熱し第１および第２の金属層の全てを融解させ上記
    電極および上記電極接続部間を固着させる工程を有する
    ことを特徴とする半導体装置の製法。 ５、特許請求の範囲第４項において、上記第２の金属層
    の厚さおよび上記圧接力の強さは、固定時に上記共晶融
    液が上記電極あるいは上記電画部材の電極接続部に当接
    するに十分となるように選定されたことを特徴とする半
    導体装置の製法。 ６、特許請求の範囲第４項において、上記半導体基本は
    少なくとも１の主表面を有し、その主表面に異なる２種
    の電極が少なくともそれらの一部が交互になるように配
    置されており、上記外部電極部材の電極接続部は上記２
    種の電極の配置と略等しく配置された部分を有しかつ互
    いに絶縁保持された一体の部材であることを特徴とする
    半導体装置の製法。
JP56137011A 1981-09-02 1981-09-02 半導体装置およびその製法 Granted JPS5839047A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56137011A JPS5839047A (ja) 1981-09-02 1981-09-02 半導体装置およびその製法
EP19820107381 EP0073383B1 (en) 1981-09-02 1982-08-13 Semiconductor device having external electrodes bonded to electrodes on a semiconductor substrate and method of fabricating such a semiconductor device
DE8282107381T DE3276556D1 (en) 1981-09-02 1982-08-13 Semiconductor device having external electrodes bonded to electrodes on a semiconductor substrate and method of fabricating such a semiconductor device
US06/880,942 US4651191A (en) 1981-09-02 1986-06-25 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56137011A JPS5839047A (ja) 1981-09-02 1981-09-02 半導体装置およびその製法

Publications (2)

Publication Number Publication Date
JPS5839047A true JPS5839047A (ja) 1983-03-07
JPH0136254B2 JPH0136254B2 (ja) 1989-07-31

Family

ID=15188722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56137011A Granted JPS5839047A (ja) 1981-09-02 1981-09-02 半導体装置およびその製法

Country Status (4)

Country Link
US (1) US4651191A (ja)
EP (1) EP0073383B1 (ja)
JP (1) JPS5839047A (ja)
DE (1) DE3276556D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3523808A1 (de) 1984-07-03 1986-01-16 Hitachi, Ltd., Tokio/Tokyo Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786962A (en) * 1986-06-06 1988-11-22 Hewlett-Packard Company Process for fabricating multilevel metal integrated circuits and structures produced thereby
EP0266093B1 (en) * 1986-10-27 1992-09-23 Electric Power Research Institute, Inc Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts
EP0347238B1 (en) * 1988-06-17 1993-10-20 Ngk Insulators, Ltd. Minutely patterned structure, and method of producing the same
US4935627A (en) * 1989-03-13 1990-06-19 Honeywell Inc. Electrical interconnection apparatus for achieving precise alignment of hybrid components
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
JPH0547812A (ja) * 1991-08-19 1993-02-26 Mitsubishi Electric Corp 半導体装置
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JP3054021B2 (ja) * 1993-12-27 2000-06-19 株式会社東芝 化合物半導体装置
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
FI98899C (fi) * 1994-10-28 1997-09-10 Jorma Kalevi Kivilahti Menetelmä elektroniikan komponenttien liittämiseksi juottamalla
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US6261863B1 (en) 1995-10-24 2001-07-17 Tessera, Inc. Components with releasable leads and methods of making releasable leads
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
US6025649A (en) 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
WO2000057472A1 (de) * 1999-03-24 2000-09-28 Infineon Technologies Ag Verfahren zum verbinden eines anschlussdrahtes mit einem anschlusskontakt eines integrierten schaltkreises
JP4293500B2 (ja) * 2001-05-07 2009-07-08 第一電子工業株式会社 電子部品の製造方法
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
KR100568496B1 (ko) * 2004-10-21 2006-04-07 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
WO2009133625A1 (ja) * 2008-05-02 2009-11-05 富士通株式会社 配線基板およびその製造方法、電子装置の製造方法
US11088308B2 (en) * 2019-02-25 2021-08-10 Tdk Corporation Junction structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401055A (en) * 1964-12-31 1968-09-10 Ibm Vapor depositing solder
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
JPS53137055A (en) * 1977-05-04 1978-11-30 Hitachi Ltd Solder
CA1122856A (en) * 1978-09-20 1982-05-04 Nicholas G. Koopman Process for in-situ modification of solder composition
JPS5646583A (en) * 1979-09-21 1981-04-27 Denki Onkyo Co Ltd Semiconductor device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3523808A1 (de) 1984-07-03 1986-01-16 Hitachi, Ltd., Tokio/Tokyo Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen

Also Published As

Publication number Publication date
EP0073383B1 (en) 1987-06-10
US4651191A (en) 1987-03-17
EP0073383A3 (en) 1984-08-08
DE3276556D1 (en) 1987-07-16
JPH0136254B2 (ja) 1989-07-31
EP0073383A2 (en) 1983-03-09

Similar Documents

Publication Publication Date Title
JPS5839047A (ja) 半導体装置およびその製法
EP0070435B1 (en) Semiconductor device comprising a semiconductor substrate bonded to a mounting means
JP3271475B2 (ja) 電気素子の接合材料および接合方法
KR100310478B1 (ko) 열전소자및그제조방법
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
US5186379A (en) Indium alloy cold weld bumps
JP4136845B2 (ja) 半導体モジュールの製造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
US20090272577A1 (en) Clad material for wiring connection and wiring connection member processed from the clad material
US7874475B2 (en) Method for the planar joining of components of semiconductor devices and a diffusion joining structure
JP2005032834A (ja) 半導体チップと基板との接合方法
JPS6141135B2 (ja)
EP1734569B1 (en) Process for producing semiconductor module
JPH0867978A (ja) スパッタリング用ターゲットのはんだ付け方法
JP6156693B2 (ja) 半導体装置の製造方法
US4921158A (en) Brazing material
JPS6360537A (ja) 金属積層体及びその製造方法
JPS61181136A (ja) ダイボンデイング方法
JP2846181B2 (ja) 複合リードフレームの製造方法
JPH0590761A (ja) 配線基板の製造方法
JPS6236090A (ja) 窒化アルミニウムの金属化方法
JP2970568B2 (ja) 複合リードフレームの製造方法
Lu et al. Forming high temperature solder interfaces by low temperature fluxless processing
JPH04352432A (ja) 半導体装置及びその製造方法
JPH01241781A (ja) 酸化物超電導体の接続構造および接続方法