JP4136845B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP4136845B2
JP4136845B2 JP2003298057A JP2003298057A JP4136845B2 JP 4136845 B2 JP4136845 B2 JP 4136845B2 JP 2003298057 A JP2003298057 A JP 2003298057A JP 2003298057 A JP2003298057 A JP 2003298057A JP 4136845 B2 JP4136845 B2 JP 4136845B2
Authority
JP
Japan
Prior art keywords
melting point
joining
electrodes
point metal
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298057A
Other languages
English (en)
Other versions
JP2004111936A (ja
Inventor
公三 藤本
裕彦 渡邉
和尚 池見
慶一 松村
将義 下田
克己 谷口
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003298057A priority Critical patent/JP4136845B2/ja
Priority to US10/591,723 priority patent/US7670879B2/en
Publication of JP2004111936A publication Critical patent/JP2004111936A/ja
Application granted granted Critical
Publication of JP4136845B2 publication Critical patent/JP4136845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/621—Structures or relative sizes of strap connectors
    • H10W72/622—Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core
    • H10W72/623—Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core characterised by the structures of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Description

本発明は、例えば、リードフレームやアルミワイヤボンディングを用いた、パワー半導体等の半導体モジュールの製造方法に関する。
パワー半導体は、パソコン用等の半導体に比べて使用する電圧、電流が大きい、大容量の半導体であり、電力分野や鉄道、自動車、家電製品等に広く使用されている。
このパワー半導体を用いたモジュールのうち、各種モータの制御装置や電力変換器等に使用される、容量が０．１ｋＷ〜５．５ｋＷの汎用インバータのパワートランジスタ半導体のモジュールには、配線の電気抵抗値を小さくし且つ優れた熱的特性を得るために銅合金製のリードフレームが従来より使用されている。
図３には、このパワー半導体の一つである、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と呼ばれる半導体チップを用いた半導体モジュールの従来の構造の一例が示されている。
この半導体モジュールは、基板８０上に接合される放熱板８３と、放熱板８３上に接合される半導体チップ９０と、更に、半導体チップ９０上にその一端が接合されるリードフレーム９５とから主に構成されている。
半導体チップ９０の表裏両面には電極が形成されており、裏面にはコレクタ電極９１が、表面にはエミッタ電極９２が形成されている。そして、裏面のコレクタ電極９１には、放熱板８３が高温はんだ層７１によって接合されており、更に、放熱板８３の下面は、配線基板８０上に形成された、コレクタ側電極８１に低温はんだ層７２によって接合されている。
一方、半導体チップ９０の表面のエミッタ電極９２には、リードフレーム９５の一端が、高温はんだ層７３によって接合されている。また、リードフレーム９５の他端は配線基板８０上のリードフレーム用電極８２に、低温はんだ層７４によって接合されている。
このパワー半導体モジュールの製造方法は以下の通りである。まず、カーボン治具を用いた非酸化性雰囲気中での、高温はんだ層７１、７３による接合工程によって、放熱板８３と、半導体チップ９０と、リードフレーム９５の一端とが一体化される。
次いで、クリームはんだによるリフロー工程で、低温はんだ層７２、７４によって、放熱板８３の下面及びリードフレーム９５の他端が、それぞれ配線基板８０上のコレクタ側電極８１及びリードフレーム用電極８２に接合され、図３の構造のパワー半導体モジュールが製造される。
また、上記のようなはんだ層の形成に関する技術として、蒸着法によって合金のはんだバンプを形成することも知られており、例えば、多層膜形成による鉛フリーはんだバンプの形成法として、Ｓｎ１−ｘＭｘ（Ｍ：Ａｕ、Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ＜０．５）なる組成になるように設定したＳｎおよびＭの膜厚を交互に蒸着して多層膜を形成し、その後マスクを除去して前記多層膜からなる、はんだバンプ前駆体を形成し、つぎにアニールを行ってバンプ前駆体の組成の均一化を行い、更に、前駆体の共晶温度においてリフローさせてはんだバンプを形成することが開示されている（特許文献１参照）。
また、蒸着用るつぼ中に、予め所望の組成及び膜厚の合金膜が得られるように調整した組成及び量の母合金を用意し、この母合金を蒸発し切ることによって基板上に目的の合金膜を得ることができ、目的の組成の合金を蒸着するための母合金組成を予め求めおくことによって、任意の組成の合金の蒸着膜を得る合金蒸着方法が開示されている（特許文献２参照）。
特開２００２−４３３４８号公報 特開平５−９７１３号公報
上記の従来技術である、はんだを用いたパワー半導体モジュールの製造方法においては、高温はんだを用いた接合工程と、それより低融点のクリームはんだを用いてはんだ接合する工程との２度の加熱を伴う工程があり、特に高温はんだの接合工程においては３００℃程度の高温が必要とされるために、接合時の熱によって半導体素子がダメージを受けやすいという問題があり、また、高温はんだ及び低温はんだの２種類を用いるために、工程が複雑になるという問題があった。
また、パワー半導体モジュールは、大電流を通電するために発熱が著しく、これにより各構成材料の熱膨張率の相違による熱応力を発生し、従来のはんだ接合においては、この熱応力によって接合界面が破壊されるという問題点があった。
更に、強度や疲労寿命等の接合部の信頼性は、介在する材料の特性に依存し、はんだ材料においては高温特性や熱疲労寿命に問題がある。特に、パワー半導体のように大電流を印加する素子においては、有機物による絶縁性の低下が懸念されるために、接合材の表面酸化物を除去し接合させるためのフラックスを使用することができない。このため、従来のはんだ接合においては、接合過程での汚れや酸化物により、接合部に数１００μｍレベルの欠陥が発生する恐れがあるという問題点があった。
また、特開２００２−４３３４８号公報の鉛フリーはんだバンプの形成法においては、低温、短時間での接合が不充分であり、例えば、２００℃以下の低温で、かつ、短時間での接合が困難であった。
また、特開平５−９７１３号公報の合金蒸着方法においては、あらかじめ、るつぼ中の母合金の組成と、蒸着膜における合金組成との関係を求め、その補正曲線から母合金組成を決定する必要があるため、蒸着に至るまでの準備工程が煩雑であるという問題があった。
本発明は、以上の問題点を鑑みなされたもので、半導体素子の電極と、回路基板上の電極と、リードフレーム等の接続部材とを接合する際に、低温かつ短時間の接合を可能とし、また、はんだ接合媒体を用いることなく接合を行うことにより、より信頼性の高い接合部を得ることが可能な、半導体モジュールの製造方法を提供することを目的とする。
上記目的を達成するため、本発明の半導体モジュールの製造方法の第１は、回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接続部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、接続されるべき１対の電極の少なくとも一方に、低融点金属層をあらかじめ形成した後、前記１対の電極を対向させて、この１対の電極間に金属箔を介装し、少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする。
本発明の方法によれば、接続されるべき１対の電極上に低融点金属層を形成したので、低融点金属として用いる材料にもよるが、例えば、２００℃以下の低温、かつ、短時間での接合が可能となり、半導体素子への熱ダメージを防止できる。また、低融点金属層は少なくとも拡散するのに充分な量であればよく、その合計厚さを、例えば１０μｍ以下とすることができ、接合厚みを非常に薄くすることができるため、接合時の接続抵抗を非常に小さくすることができる。よって、発熱を抑える必要があるパワー半導体における接合方式として特に効果的である。更に、低融点金属層が、Ｓｎ・ＰｂベースやＳｎ・Ａｇベースのはんだと比べて電極中へ固液拡散しやすいので、はんだに比べて接合界面の反応層を薄くすることができるため、接合部の信頼性が向上する。
また、例えば厚さ１〜５００μｍの金属箔を中間接合材として用いることにより、低融点金属は電極側へ拡散するだけでなく、中間接合材とも拡散し合い、供給された低融点金属の領域において、中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、安定した接合が可能となる。
また、前記１対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合には、両電極への拡散が不均等となり、限定された接合時間内では、供給された低融点金属の領域のうち、拡散速度の遅い方の電極側の領域では低融点金属のままの未反応部分が特に残存しやすいが、金属箔を中間接合材として用いることにより、拡散速度の遅い方の電極側の低融点金属の未反応部分にも、中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、異種材料の安定した接合が可能となる。
本発明の半導体モジュールの製造方法の第２は、回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接合部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、
前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、金属箔の片面あるいは両面に低融点金属層をあらかじめ形成した後、接続されるべき１対の電極を対向させて、この１対の電極間に前記金属箔を介装し、前記１対の電極を少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする。
これによっても、上述の構成と同様に、供給された低融点金属の領域において中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属の未反応部分が残存しないようにすることができ、また、前記１対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合でも、拡散速度の遅い方の電極側の低融点金属の末反応部分にも中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、異種材料の安定した接合が可能となる。
本発明の半導体モジュールの製造方法の第１及び第２において、前記低融点金属層は、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより形成することが好ましい。
本発明の半導体モジュールの製造方法の第３は、回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接続部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、接続されるべき１対の電極の少なくとも一方に、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより、低融点金属層をあらかじめ形成した後、前記１対の電極を対向させて、少なくとも低融点金属層が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする。
これによれば、合金層における合金組成や供給量のバラツキがなくなるので、低温での安定した拡散接合が可能となり、信頼性の高い接合部を得ることができる。
本発明においては、前記低融点金属層が、ＳｎＩｎ又はＳｎＢｉであることが好ましい。これによれば、上記の金属は、いずれも融点が１８０℃以下の低融点であって、電極中へ固液拡散しやすいので、本発明に特に好適に使用可能である。
また、本発明においては、前記接合時の加熱温度が、前記低融点金属層の融点より０〜１００℃高い温度であることが好ましい。上記の低融点金属層は、いずれも融点が１８０℃以下の材料であるから、加熱温度もより低温とすることができるので、実装する電子部品への熱によるダメージを防止することができる。
また、本発明においては、前記加熱加圧は、前記低融点金属層が、前記１対の電極間に中間合金層を形成するまで行なうことが好ましい。これによれば、低融点金属層が、完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるので、接合に要する時間を大幅に短縮することができる。
更に、本発明においては、前記接続部材がリードフレームであることが好ましい。これによれば、リードフレームは、配線の電気抵抗値を小さくするのに加えて、放熱板の補助機能も有するので、発熱量の大きいパワー半導体モジュールの接続線材として特に好適に用いることができる。
また、本発明においては、前記１対の電極表面の表面粗さＲａが０．４〜１０μｍの粗面であってもよい。すなわち、例えば、電解メッキ等によって形成される電極のように、表面に析出による凹凸がある場合においても、低融点金属が溶融して凹凸面を充填するので、小さい加圧でも良好な接合状態を得ることができる。
本発明によれば、半導体素子の電極と、回路基板上の電極と、リードフレーム等の接続部材とを接合する際に、低温かつ短時間の接合を可能とし、また、はんだ接合媒体を用いることなく接合を行うことにより、より信頼性の高い接合部を得ることが可能な、半導体モジュールの製造方法を提供できる。
本発明の半導体モジュールの製造方法の一実施形態について、図面を用いて説明する。図１は本発明の製造方法を示す概略工程図である。
以下、図１に沿って、本発明の製造方法について説明する。まず、裏面素子電極１１、表面素子電極１２がそれぞれ形成された半導体素子１０の、裏面素子電極１１上に、厚さ１０μｍ以下で低融点金属層２０を形成し、図１（ａ）に示すように、第１回路電極３１と対向するように配置する。なお、第１回路電極３１及び第２回路電極３２は、同一の回路基板３０上に形成されている。
半導体素子１０としては、例えば、上記のＩＧＢＴ等のパワー半導体が好適に用いられるが、これらに限定されるものではない。また、裏面素子電極１１、表面素子電極１２としては、例えば、半導体体素子１０上に、ＡＬ／Ｎｉ／Ａｕ、ＡＬ／Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕ等の積層構成としたものを形成することができ、特に限定されない。また、上記の素子電極の形成方法としては、従来公知の蒸着やエッチング等によるパターン形成が可能である。
基板上に形成される第１回路電極３１としては、Ｃｕ、Ｎｉ等の従来公知の電極材料が使用できる。また、第１回路電極３１は、従来公知のメッキ、蒸着等によって形成可能であり、エッチング等によるパターン形成を行なうこともできる。
なお、本発明における回路電極とは、半導体素子の裏面素子電極と接合される回路基板側の電極を意味し、回路基板上の電極に直接半導体素子が接合される場合にはその電極が回路電極となり、例えば、回路基板上の電極に放熱板等を介して半導体素子が接合される場合には、放熱板の表面層が、本発明における回路電極となる。前記表面層としては、例えば、Ｎｉメッキ層や、Ｎｉメッキ層／Ａｕメッキ層が挙げられる。
また、裏面素子電極１１、表面素子電極１２、第１回路電極３１の表面粗さは平滑であるほうが接合状態が良好となるので好ましいが、本発明においては、表面粗さＲａが０．４〜１０μｍの粗面であってもよい。
次に、低融点金属層２０について説明すると、低融点金属層２０に用いられる金属としては、裏面素子電極１１及び第１回路電極３１と固液拡散によって合金を形成するような金属であればよく、更に、融点が２２０℃以下、より好ましくは１８０℃以下の金属であることが好ましい。これにより、従来用いられている、錫鉛共晶はんだ（融点１８３℃）や、代表的な鉛フリーはんだであるＳｎＡｇ系（融点２１０〜２２３℃）に比べて、低温での接合か可能となるので、半導体素子への熱的ダメージを抑えることができる。
このような低融点金属としては、例えば、ＳｎＩｎ、Ｉｎ、Ｂｉ、ＳｎＢｉより選択される一種を少なくとも含有する金属が挙げられる。これらの金属材料は、単独又は複数組み合わせて用いてもよく、また、合金の場合の組成比についても適宜設定可能である。
また、上記の金属材料をベース金属として、更に微量の添加元素が含有されていてもよい。このような添加元素としては、例えば、Ｃｕ、Ｎｉ、Ｇｅ、Ｓｂ、Ａｇ、Ｐ等が挙げられる。
また、低融点金属層２０の厚さは１０μｍ以下であり、好ましくは０．１〜１０μｍである。
厚さが１０μｍを越えると、数分の接合時間では拡散しきれず、低融点金属の状態で電極間に残存しやすくなり、接合部の信頼性が低下するので好ましくない。また、０．１μｍ以下では、充分な固液拡散が起こらないため、電極の表面の酸化膜、あるいは電極上に形成された低融点金属層の表面の酸化膜の除去ができず、また、均一な低融点金属層の形成が困難となり、結果として接合が不充分となるので好ましくない。
このように、本発明においては接合材となる低融点金属の供給量が非常に少量でよく、低融点金属層３０の厚さを、例えば１０μｍ以下とすることができ、接合厚みを極めて薄くすることができるため、接合時の接続抵抗を非常に小さくすることができる。よって、発熱を抑える必要があるパワー半導体における接合方式として特に有効である。
低融点金属層２０の形成方法としては、従来公知の薄膜形成法が利用でき特に限定されず、蒸着、スパッタリング、メッキ、エッチング等を適宜用いることができる。また、メタルマスクを用いた蒸着や、フォトレジストを用いたエッチング等により、必要に応じてパターン形成して設けることができる。
なお、この実施形態においては、低融点金属層２０は裏面素子電極１１上にのみ形成されているが、本発明においては、低融点金属層２０は、第１回路電極３１上のみに形成されていてもよい。また、裏面素子電極１１及び第１回路電極３１上の両方に形成されていてもよく、この場合には、低融点金属層の厚さが合計で１０μｍ以下であれば、それぞれの厚さが異なっていてもよい。
上記の低融点金属層の形成方法のうち、前記のＳｎＩｎやＳｎＢｉ等の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、この積層した金属層を予備加熱して反応させて合金層とすることにより形成する方法が好ましく用いられる。
例えば、ＳｎＩｎの場合、Ｓｎの融点は２３２℃、Ｉｎの融点は１５７℃であるが、それより低い１２１℃で、ＳｎはＩｎに２６．４％固溶することが知られている。したがって、あらかじめＳｎ層とＩｎ層とを積層しておき、これを予備加熱によって反応させて、低融点金属層としてＳｎＩｎ合金層を形成した後に、この合金層を、回路電極及び素子電極中へ固液拡散させることによって、回路電極と素子電極とを接合できる。
これにより、合金層における合金組成や供給量のバラツキがないので、低温での接合を確実に行なうことができ、信頼性の高い接合部を得ることができる。なお、上記のＳｎＩｎ合金の場合には、最表面がＩｎ層となるように積層することが好ましい。これにより、Ｓｎ層が酸化されるのを防止することができる。
それぞれの単一金属層の膜厚は、目標とする合金組成に合わせて適宜選択されるが、短時間の予備加熱で合金層が形成される点から薄いほうが好ましく、具体的には、それぞれ０．１〜１μｍの範囲であることが好ましい。また、それぞれの単一金属層は１層づつ設けられていてもよく、複数の層が交互に設けられていてもよい。
その他の低融点金属層の形成方法としては、低融点金属がＳｎＩｎやＳｎＢｉ等の２元以上の合金である場合には、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成となるように成膜する方法も好ましく用いられる。
上記のように、接合時の温度は、低融点金属層の融点に依存する。例えばＳｎＩｎ合金においては、共晶温度は１１７℃であり、そのときの共晶組成は、Ｉｎ：Ｓｎ＝５２：４８である。したがって、この共晶組成以外では低融点金属層の融点が上昇してしまうので、低温接合を安定的に可能にするには、低融点金属層の合金組成をＩｎ：Ｓｎ＝５２：４８に維持することが必要である。
しかし、通常、母合金を単一の蒸発源とする蒸着法によって合金薄膜層を形成する場合、それぞれの金属成分によって蒸気圧が異なるため、あらかじめＩｎ：Ｓｎ＝５２：４８の母合金を蒸発源としても、ＩｎとＳｎの蒸気圧が同じでないために、形成される蒸着膜の組成は目標からずれてしまう。したがって、蒸着時に、合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成を維持しながら成膜できる。
特に、あらかじめ蒸発源の合金組成と、蒸着後の合金層の合金組成とが等しくなるような各金属成分の蒸気圧比を求めておき、この蒸気圧比を蒸着中に制御すれば、低融点金属層として、蒸発源の母合金と同じ組成の蒸着膜を得ることができ、上記の目標からのずれを解消できる。このような制御条件である各金属成分の蒸気圧比は、例えば、以下の計算にしたがって求めることができる。
まず、合金蒸気の主成分は、合金に含まれている金属の原子であるから、各成分の分圧を、以下の（１）式のような、希薄溶液の溶媒の蒸気圧に関するＲａｏｕｌｔの法則を拡張適用することにより見積もることができる。
Figure 0004136845
 ここで、ａｉ、χｉはそれぞれｉ成分の活量及びモル分率である。ｉ成分の合金状態における蒸気圧をｐｉとし、ｉ成分の純粋状態における蒸気圧をｐｉ（０）とすれば、定義により、ａｉ＝ｐｉ／ｐｉ（０）である。
上記の（１）式がそのまま成立する場合は稀であるので、実測のａｉがＲａｏｕｌｔの法則からどの程度ずれているかを表すために、以下の（２）式で定義される活量係数γｉを用いる。
Figure 0004136845
 合金のｉ成分に対する部分モル自由エネルギー変化ΔＧｉは、以下の（３）式で与えられるので、（２）式を用いて、（４）式のように変形できる。
Figure 0004136845
Figure 0004136845
 ここで、Ｒは気体定数、Ｔは絶対温度である。また、組成Ｘにおける自由エネルギーΔＧｉは、以下の（５）式で表すことができる。
Figure 0004136845
 ここで、例えば、ＳｎＩｎの共晶合金の場合、上記のように、Ｉｎの組成はＸ＝５２、Ｓｎの組成はＸ＝４８である。
ここで、ＩｎとＣｕとの反応性を考慮して（５）式の各係数にＡｉｊ＝−１２９９０、Ｂｉｊ＝−１４３８３、Ｃｉｊ＝２３９８２、Ｘ＝０．５２を代入すると、
Figure 0004136845
 が得られる。同様に、ＳｎとＣｕとの反応性を考慮して、（５）式の各係数にＡｉｊ＝−３５４７９、Ｂｉｊ＝−１９１８２、Ｃｉｊ＝５９４９３、Ｘ＝０．４８を代入すると、
Figure 0004136845
 が得られる。（３）式と（６）式より、Ｉｎ-Ｃｕ反応における活量ａAを求め、（３）式と（７）式より、Ｓｎ-Ｃｕ反応における活量ａBを求めると、以下の（８）（９）式となる。ただし、Ｒ＝８．３１４[Ｊ・ｍｏｌ−１・Ｋ−１]、Ｔ＝７００Ｋ（４２７℃）である。
Figure 0004136845
Figure 0004136845
 次に、真空蒸着における各成分の線束を考えると、２元合金が蒸発しているとき、ある瞬間における表面組成をχA、χBとすれば、蒸発線束比ＪA／ＪBは、以下の（１０）、（１１）式で表される。
Figure 0004136845
Figure 0004136845
 この（１０）、（１１）式のＺの値が１となるときが、蒸発成分比が元の合金の組成（Ｉｎの組成：χA＝５２、Ｓｎの組成：χB＝４８）に等しくなる条件である。よって、（１０）式において、Ｉｎの分子量ＭA＝１１４．８１８、Ｓｎの分子量ＭB＝１１８．７１０、ａA＝０．８３５、ａB＝０．６３２、Ｚ＝１を代入して、
Figure 0004136845
 が得られる。したがって、この（１２）式を満たす蒸気圧となるような条件下で蒸着することで、Ｉｎ：Ｓｎ＝５２：４８となるような、Ｃｕ上へのＳｎＩｎ共晶合金の成膜が可能となる。
なお、上記の蒸気圧比（ｐA／ｐB）は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度を制御することによって制御可能である。このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながら、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
蒸発源の温度および蒸着中の真空度のいずれか一方を制御してもよく、両方の制御を組み合わせてもよい。
また、Ｉｎ−Ｃｕ反応およびＳｎ−Ｃｕ反応における活量ａＡ、ａＢを求める際に（５）式に代入した係数Ａｉｊ、Ｂｉｊ、Ｃｉｊの値は、所定の基準温度条件について得られている物性値であるので、蒸着対象であるＣｕ電極の温度が前記基準温度になるように、蒸着対象に対するヒータ加熱温度を調整する。
なお、本発明においては、上記の蒸着時の各金属成分の反応過程における蒸気圧比の代わりに、各金属成分の反応過程における蒸気圧比及び活量係数比の積を制御してもよい。
この場合、例えば、ＳｎＩｎ共晶合金における、ＩｎおよびＳｎの各組成をＷＡ、ＷＢ（重量％）で示すと、以下の（１３）、（１４）式となる。
Figure 0004136845
Figure 0004136845
 したがって、上記の（１３）、（１４）式を、（１０）、（１１）式に代入して、蒸発線束重量比ΓＡ／ΓＢは、以下の（１５）式で表される。
Figure 0004136845
 （１３）、（１４）式において、Ｉｎの分子量ＭＡ＝１１４．８１８、Ｓｎの分子量ＭB＝１１８．７１０、Ｉｎの重量％ＷA＝０．５２、Ｓｎの重量％ＷB＝０．４８を代入すると、χA＝０．５２８、χB＝０．４７２を得る。
したがって、（１５）式の左辺（ΓＡ／ΓＢ）が０．５２／０．４８となるような（γAｐA／γBｐB）の比を計算すると、
Figure 0004136845
 が得られる。したがって、この（１６）式を満たす活量係数及び蒸気圧となるような条件下で蒸着することで、Ｉｎ：Ｓｎ＝５２：４８となるような、Ｃｕ上へのＳｎＩｎ共晶合金の成膜が可能となる。
なお、上記の蒸気圧比及び活量係数比の積(γAｐA／γBｐB)は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度および蒸着対象の温度を制御することによって制御可能である。
このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながち、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸気対象であるＣｕ電極の温度は加熱用ヒータへの供給電力により調整することができる。ヒータへの供給電力の調整により蒸着対象のＣｕ電極の温度が変化すると、各金属成分Ｉｎ、Ｓｎと母材金属Ｃｕとの反応における活量が変化するが、温度変化に対応する活量の相対変化率が各金属成分毎に異なることにより、活量係数比が変化する。
蒸発源の温度，蒸着中の真空度および蒸着対象の温度の各制御項目のいずれか一つの制御項目を制御してもよく、複数の制御項目を組み合わせてもよい。
なお、条件出しの蒸着プロセスにより目標の膜組成比に対応した制御パラメータ値を求めていく場合、第1回目のプロセスで設定する暫定的な制御パラメータ値を求めるのには、各金属成分の蒸気圧比を制御する方式がより適合しており、その後の第２回目以降のプロセスで設定する制御パラメータの見直し値を求めるのには、各金属成分の蒸気圧比及び活量係数比の積を制御する方式がより適合しているので、条件出しの段階では、両者の方式を組合わせるとより効率的である。
また、以上では、低融点金属層として蒸発源の母合金と同じ組成の蒸着膜を得ることができるようにするための方法を述べたが、本発明における低融点金属層の形成方法は、上述のような方法に限定されるものではなく、蒸発源の母合金と異なる組成の蒸着膜を得るようにしてもよい。この場合、蒸発源の母合金の組成比と目標の膜組成比との関係に応じて、各金属成分の蒸気圧比の制御目標値あるいは各金属成分の蒸気圧比及び活量係数比の積の制御目標値が決まる。
次に、低融点金属層２０と第１回路基板電極３１上とが対向した状態から、図１（ｂ）に示すように、半導体子素子１０を回路基板３０側へ移動させて接触するように配置する。そして、この状態で、２００℃以下で加熱加圧を行なうと、低融点金属層２０が溶融し、更に、裏面素子電極１１及び第１回路電極３１中へ固液拡散して、第１接合工程が行なわれる。
なお、上記の電極同士の位置決めや、移動、加熱加圧等の操作は、従来公知の実装装置である、例えば、フリップチップボンダなどを用いて行なうことができる。また、電極同士の位置決めは、カメラ等を用いた座標決定により正確に行なうことができる。
本発明においては、この加熱加圧を２００℃以下で行なうようにすることができる。これにより、従来のはんだ接合における一般的な加熱温度である、２００〜２５０℃に比べて低温での接合が可能となるので、半導体素子１０への熱的ダメージを抑えることができる。この場合、更に、接合時の加熱温度は、低融点金属層２０の融点より０〜１００℃高い温度であることが好ましい。
また、このとき、低融点金属層２０が、裏面素子電極１１及び第１回路電極３１中へ完全に固液拡散するまで、加熱加圧状態が維持されることが好ましい。これによって、接合後の接合部が全体として単一の合金層として形成される。この合金層は、その中央部分から各電極側に向かって低融点金属の濃度勾配を有するが、全体として単一の合金層となる。したがって、接合部には、中間合金層が別途形成されていないので、接合部の信頼性は介在する接合材料の特性に依存せず、主に電極の母材金属によることになる。したがって、はんだ等の場合と比較して、接続部の信頼性を向上させることができる。
このように、電極中へ低融点金属層が完全に固液拡散するのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって異なるが、通常、１０〜１８０秒である。
また、加圧条件としては、上記の加熱温度、電極材料、低融点金属の材料等によって異なるが、好ましくは１０〜３０ＭＰａである。なお、例えば、電解メッキ等によって形成される電極表面のように、接合すべき１対の電極表面の表面粗さＲａが０．４〜１０μｍの粗面である場合にも、低融点金属が溶融して凹凸面を充填するので、上記の加圧条件でも良好な接合状態を得ることができる。
なお、前記のように、低融点金属層が、２層以上の単一金属層を反応させて得られる合金層からなる場合には、まず、それぞれの単一金属の融点以下の温度で予備加熱を行い、２層以上の単一金属層を固溶させて合金層を形成し、その後、２００℃以下で加熱加圧を行なうことが好ましい。
この場合、予備加熱の温度は、合金層を形成する単一金属層の種類や膜厚によって適宜選択できるが、例えば、Ｓｎ層とＩｎ層とからなる２層構成の場合には、１１０〜１２５℃で予備加熱を行なうことが好ましい。
一方、本発明においては、低融点金属層２０が、裏面素子電極１１及び第１回路電極３１との間に中間合金層を形成するまで、加熱加圧状態を維持してもよい。これによれば、低融点金属層が完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるので、接合に要する時間を大幅に短縮することができる。 この場合、中間合金層を形成するのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって適宜設定されるが、上記の低融点金属を完全に拡散させる実施形態に比べて短く、通常１０〜１５０秒でよい。なお、この接合部における、中間合金層の厚さは１〜５μｍであることが好ましい。この明確な中間合金層の存在は、断面の観察によっても確認でき、また、電気抵抗、熱抵抗等の測定によって非破壊で確認することもできる。
なお、中間合金層が形成された後に余剰の低融点金属が残存する場合、この余剰の低融点金属を加圧により接合部の側面外周に押し出すようにすれば、低融点金属の供給量は、中間合金層を形成するための必要量以上に供給されておればよいので、低融点金属の供給量の厳密な管理が不要となる。しかしながら、本発明のような半導体モジュールの場合、電極および配線間の絶縁距離が必要であることにより、余剰の低融点金属を接合部の側面外周に押し出すことは適当ではない場合が多く、このような場合には、中間合金層を形成するための必要量だけ低融点金属が供給されるように、供給量、すなわち、低融点金属層の厚さを管理することが好ましい。
本発明においては、図２に示すように、低融点金属層２０が形成された裏面素子電極１１と、第１回路電極３１とを対向するように配置した状態で、更に、厚さ１〜５００μｍの金属箔３５を介装した後、加熱加圧を行なってもよい。
このように、金属箔を中間接合材として用いることにより、供給された低融点金属の領域において中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属の未反応部分が残存しないようにすることができる。
また、上記の１対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合において、拡散速度の遅い方の電極側の低融点金属の未反応部分にも中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合界面における欠陥の発生を防止でき、異種材料の安定した接合が可能となる。
介装する金属箔の材料としては、拡散速度の速いほうの電極材料と同じ材料であることが好ましい。例えば、図２において、裏面素子電極１１がＮｉであり、第１回路電極３１がＣｕである場合には、低融点金属の拡散速度はＣｕのほうが大きいので、中間接合材の金属箔３５としてＣｕ箔を用いることにより、低融点金属の未反応部分における中間接合材の拡散した層の拡がりもより速くなるので、限定された接合時間において、より確実に低融点金属のままの未反応部分を残存しないようにすることができる。
なお、中間接合材として介装する金属箔の材料は、拡散速度の速いほうの電極材料と同じ材料に限定されるものではなく、限定された接合時間において、低融点金属の未反応部分における中間接合材の拡散した層の拡がりが充分に速やかであって、確実に低融点金属の未反応部分が残存しないようにすることができればよい。
なお、上記の中間接合材として金属箔を介装する構成において、低融点金属層２０をどの部分に形成しておくかについては、図２のような、裏面素子電極１１に低融点金属層２０を形成しておく構成に限定されるものではなく、裏面素子電極１１及び第１回路電極３１の両方に低融点金属層２０を形成しておく構成でもよく、また、金属箔３５の片面あるいは両面に低融点金属層２０を形成しておく構成であってもよい。
次に、図１（ｃ）に示すように、接続線材となるＬ字状のリードフレーム４０を、半導体素子１０上に形成されている表面素子電極１２上に配置する。そして、この実施形態においては、リードフレーム４０上の、表面素子電極１２と接合される側の面に、あらかじめ低融点金属層２１が形成されている。
リードフレーム４０の材質としては、例えば、主としてＣｕ等が使用できるが特に限定されない。また、Ｆｅ、Ｎｉ、Ｓｉ、Ｚｎ、Ａｇ、Ｓｎ等の他の金属元素が微量添加されていてもよい。また、表面に、例えば、Ｎｉや、Ｎｉ／Ａｕのメッキ層が設けられていてもよい。なお、本発明における接続線材としてはリードフレームのような板状のものには限定されず、ワイヤボンディングにおけるアルミニウムワイヤのような線状のものなどであってもよい。
低融点金属層２１の材料や形成方法は、上記の低融点金属層２０と同様のものを使用できる。また、低融点金属層２１は、リードフレーム４０上の全面に形成されていてもよく、表面素子電極１２と接合される部分にのみ設けられていてもよい。
そして、図１（ｄ）に示すように、加熱加圧装置５０によって加熱加圧し、半導体素子１０上の表面素子電極１２と、リードフレーム４０の一端とを接合する。これによって、低融点金属層２１が溶融し、更に、表面素子電極１２及びリードフレーム４０の一端中へ固液拡散して、第２接合工程が行なわれる。この際の
加熱加圧の条件等は、接合される電極材料や低融点金属の材料によって適宜選択することができ、上記の第１接合工程と異なる条件であってもよい。
次に、図１（ｅ）に示すように、リードフレーム４０の他端を屈曲させて傾倒させる。そして、今度は、図１（ｆ）に示すように、加熱加圧装置５１によって、第２回路電極３２と、リードフレーム４０の他端とを接合する。これによって、低融点金属層２１が溶融し、更に、第２回路電極３２及びリードフレーム４０の他端中へ固液拡散して、第３接合工程が行なわれる。この際の加熱加圧の条件等は、接合される電極材料や低融点金属の材料によって適宜選択することができ、上記の第１接合工程、第２接合工程と異なる条件であってもよい。
以上の第１接合工程、第２接合工程、第３接合工程により、半導体モジュールの製造が完了する。なお、本発明においては、上記の低融点金属層を用いた接合は、この実施形態のようにすべての接合工程で行なわれていてもよく、第１〜３接合工程のうち少なくとも１つの工程で行なわれていてもよい。
参考例１
図１に示す工程にしたがって、以下の半導体モジュールを製造した。
まず、半導体素子としてはＩＧＢＴ素子を用い、この半導体素子上に、表面素子電極及び裏面素子電極として、最表面がＡｕであるＴｉ／Ｎｉ／Ａｕからなる３層の電極を形成した。
一方、Ａｌを基材としたＡｌベース絶縁回路基板上には、第１回路電極として厚さ０．３２ｍｍのＣｕからなる電極を形成した。
また、接続線材として、厚さ０．２５ｍｍのＣｕ合金からなるリードフレームを用いた。
次に、ＳｎＩｎ（融点１１７℃）からなる低融点金属層を、裏面素子電極上に５μｍ、リードフレームの片面全面に５μｍをスパッタリングにより形成した。
そして、図１（ａ）に示すように、半導体素子の裏面素子電極と、第１回路電極との位置を合わせた後、図１（ｂ）に示すようにＳｎＩｎの融点より２０℃高い、温度１３７℃、圧力３０MＰａで、１８０秒間加熱加圧して第１接合工程を行なった。
次に、図１（ｃ）に示すように、Ｌ字状のリードフレーム４０を、半導体素子上に形成されている表面素子電極上に配置して、図１（ｄ）に示すように、温度１３７℃、圧力２０ＭＰａで、１２０秒間加熱加圧して第２接合工程を行なった。
その後、図１（ｅ）に示すように、リードフレームの他端を屈曲させて傾倒させ、回路基板上に形成されている第２回路電極と、リードフレームの他端とを、温度１８０℃、圧力３０ＭＰａで、１２０秒間加熱加圧して第３接合工程を行ない、半導体モジュールを製造した。
これにより、はんだを用いずに、加熱温度２００℃以下において半導体モジュールの製造が可能であった。
実施例１
参考例１において、低融点金属層を、単一金属層として、Ｓｎ層０．４８μｍ、Ｉｎ層０．５２μｍの合計１μｍとなるようにスパッタリングにより順に積層して形成し、第１〜３接合工程のそれぞれにおいて、温度１２０℃で１０秒間の予備加熱を行い、Ｓｎ層とＩｎ層とを固溶させてＳｎＩｎの合金層を得た後、第１〜３接合工程を行った以外は、参考例１と同様の条件で半導体モジュールを製造した。
これによっても、参考例１と同様に、はんだを用いずに、加熱温度２００℃以下において半導体モジュールの製造が可能であった。
本発明は、例えば、リードフレームやアルミワイヤボンディングを用いた、パワー半導体等の半導体モジュールに好適に利用できる。
本発明の製造方法の一実施形態を示す工程図であって、（ａ）電極同士を対向させた状態、（ｂ）第１接合工程を行なっている状態、（ｃ）リードフレームを配置した状態、（ｄ）第２接合工程を行なっている状態、（ｅ）リードフレームの他端を傾倒している状態、（ｆ）第３接合工程を行なっている状態を示す図である。 本発明の製造方法における、第１接合工程の他の実施形態であって、金属箔を介装した状態を示す図である。 従来技術における半導体モジュールの概略構成図である。
符号の説明
１０：半導体素子
１１：表面素子電極
１２：裏面素子電極
２０、２１：低融点金属層
３０：回路基板
３１：第１回路電極
３２：第２回路電極
３５：金属箔
４０：リードフレーム
５０：加熱加圧装置

Claims (9)

  1. 回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接続部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、
    前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、接続されるべき１対の電極の少なくとも一方に、低融点金属層をあらかじめ形成した後、前記１対の電極を対向させて、この１対の電極間に金属箔を介装し、少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする半導体モジュールの製造方法。
  2. 回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接合部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、
    前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、金属箔の片面あるいは両面に低融点金属層をあらかじめ形成した後、接続されるべき１対の電極を対向させて、この１対の電極間に前記金属箔を介装し、前記１対の電極を少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする半導体モジュールの製造方法。
  3. 前記低融点金属層は、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより形成する請求項１または２に記載の半導体モジュールの製造方法。
  4. 回路基板上に形成された第１回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第１接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第２接合工程と、前記接続部材の他端と、前記回路基板上に形成された第２回路電極とを接合する第３接合工程とを含む半導体モジュールの製造方法であって、
    前記第１接合工程、第２接合工程及び第３接合工程の少なくとも１つの工程において、接続されるべき１対の電極の少なくとも一方に、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより、低融点金属層をあらかじめ形成した後、前記１対の電極を対向させて、少なくとも低融点金属層が溶融する温度で加熱加圧し、前記低融点金属層を前記１対の電極中に固液拡散させることによって、前記１対の電極を接合することを特徴とする半導体モジュールの製造方法。
  5. 前記低融点金属層が、ＳｎＩｎ又はＳｎＢｉである請求項１〜４のいずれか１つに記載の半導体モジュールの製造方法。
  6. 前記接合時の加熱温度が、前記低融点金属層の融点より０〜１００℃高い温度である請求項５に記載の半導体モジュールの製造方法。
  7. 前記加熱加圧は、前記低融点金属層が、前記１対の電極間に中間合金層を形成するまで行なう請求項１〜６のいずれか１つに記載の半導体モジュールの製造方法。
  8. 前記接続部材がリードフレームである請求項１〜７のいずれか１つに記載の半導体モジュールの製造方法。
  9. 前記１対の電極表面の表面粗さＲａが０．４〜１０μｍの粗面である請求項１〜８のいずれか１つに記載の半導体モジュールの製造方法。
JP2003298057A 2002-08-30 2003-08-22 半導体モジュールの製造方法 Expired - Fee Related JP4136845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003298057A JP4136845B2 (ja) 2002-08-30 2003-08-22 半導体モジュールの製造方法
US10/591,723 US7670879B2 (en) 2002-08-30 2004-03-02 Manufacturing method of semiconductor module including solid-liquid diffusion joining steps

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002254951 2002-08-30
JP2003298057A JP4136845B2 (ja) 2002-08-30 2003-08-22 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2004111936A JP2004111936A (ja) 2004-04-08
JP4136845B2 true JP4136845B2 (ja) 2008-08-20

Family

ID=32301374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298057A Expired - Fee Related JP4136845B2 (ja) 2002-08-30 2003-08-22 半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US7670879B2 (ja)
JP (1) JP4136845B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005086218A1 (ja) * 2004-03-02 2008-01-24 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JPWO2005086221A1 (ja) * 2004-03-02 2008-01-24 富士電機ホールディングス株式会社 電子部品の実装方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136845B2 (ja) 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
JP4993916B2 (ja) * 2006-01-31 2012-08-08 昭和シェル石油株式会社 Ｉｎハンダ被覆銅箔リボン導線及びその接続方法
JP4844196B2 (ja) * 2006-03-30 2011-12-28 株式会社日立製作所 放射線検出回路
JP4420001B2 (ja) * 2006-09-11 2010-02-24 株式会社日立製作所 パワー半導体モジュール
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
DE102009020733B4 (de) * 2009-05-11 2011-12-08 Danfoss Silicon Power Gmbh Verfahren zur Kontaktsinterung von bandförmigen Kontaktelementen
WO2013065101A1 (ja) * 2011-10-31 2013-05-10 株式会社日立製作所 半導体装置およびその製造方法
DE102013104207A1 (de) * 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
JP2016211055A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 接合電極、半導体素子及び電子部品
CN108028234B (zh) * 2015-12-04 2021-12-31 瑞萨电子株式会社 半导体芯片、半导体器件以及电子器件
JP6494802B2 (ja) * 2016-01-19 2019-04-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
DE102017108422A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
US10879151B2 (en) * 2018-12-28 2020-12-29 Texas Instruments Incorporated Semiconductor package with liquid metal conductors
CN111725085B (zh) * 2020-06-16 2022-04-22 杰群电子科技（东莞）有限公司 一种半导体器件的封装方法及半导体器件
JP7718100B2 (ja) * 2021-05-21 2025-08-05 富士電機株式会社 半導体モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595333A (en) 1979-01-16 1980-07-19 Toshiba Corp Preparation of semiconductor device
JPS5954250A (ja) 1982-09-21 1984-03-29 Internatl Rectifier Corp Japan Ltd 半導体装置
DE3446780A1 (de) 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen
JPH0489211A (ja) 1990-08-02 1992-03-23 Canon Inc 光学素子成形用型部材
JP3347342B2 (ja) 1991-07-08 2002-11-20 富士通株式会社 合金はんだバンプの形成方法
JPH0574824A (ja) 1991-08-26 1993-03-26 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
DE4303790A1 (de) 1993-02-10 1994-08-11 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
JPH083732A (ja) 1994-06-16 1996-01-09 Seiko Instr Inc 金色装飾品の製造方法
JP3348528B2 (ja) 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH0936186A (ja) 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH10256319A (ja) 1997-03-12 1998-09-25 Toshiba Corp 半導体装置
EP0966038A3 (en) 1998-06-15 2001-02-28 Ford Motor Company Bonding of semiconductor power devices
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP2001274201A (ja) 2000-03-27 2001-10-05 Toshiba Corp 電子デバイス及びその製造方法
JP4387548B2 (ja) 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
FR2811475B1 (fr) 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3640017B2 (ja) 2000-07-24 2005-04-20 日本電信電話株式会社 鉛フリーはんだバンプとその形成法
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4727092B2 (ja) 2001-09-10 2011-07-20 東京応化工業株式会社 化学増幅型レジスト組成物
JP2003302065A (ja) 2002-04-12 2003-10-24 Sanyo Electric Co Ltd グリル装置
JP4136845B2 (ja) 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP4136844B2 (ja) 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 電子部品の実装方法
US20070152025A1 (en) 2004-03-02 2007-07-05 Fuji Electric Holdings Co., Ltd. Electronic part mounting method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005086218A1 (ja) * 2004-03-02 2008-01-24 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JPWO2005086221A1 (ja) * 2004-03-02 2008-01-24 富士電機ホールディングス株式会社 電子部品の実装方法
JP4508189B2 (ja) * 2004-03-02 2010-07-21 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP4552934B2 (ja) * 2004-03-02 2010-09-29 富士電機ホールディングス株式会社 電子部品の実装方法

Also Published As

Publication number Publication date
US20070197017A1 (en) 2007-08-23
JP2004111936A (ja) 2004-04-08
US7670879B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
JP4136845B2 (ja) 半導体モジュールの製造方法
CN101687284B (zh) 接合体及其制造方法、以及功率半导体模块及其制造方法
KR20190123727A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JPH0136254B2 (ja)
JP3627591B2 (ja) パワー半導体モジュールの製造方法
JP4136844B2 (ja) 電子部品の実装方法
JP6345347B2 (ja) 半導体装置、半導体装置の製造方法、及び接合材料
JP2016048781A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP4552934B2 (ja) 電子部品の実装方法
JP4508189B2 (ja) 半導体モジュールの製造方法
CN104070294B (zh) 电子器件用的接合构造和电子器件
JP2021165227A (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP5640569B2 (ja) パワーモジュール用基板の製造方法
JP5376356B2 (ja) 電子素子の実装方法および該実装方法によって実装された電子部品
CN101145586A (zh) 太阳能电池用连接引线和它的制造方法及太阳能电池
JP2016041434A (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JP2015080812A (ja) 接合方法
KR101878492B1 (ko) 파워 모듈용 기판의 제조 방법, 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
WO2021117327A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP7634197B2 (ja) 複合Ｃｕ材、これを含む電子部品または実装基板、電子部品実装基板、複合Ｃｕ材の製造方法、および、接合体の製造方法
JP2001196393A (ja) 半導体装置の製造方法
JPH1197618A (ja) シリコンウェハーの接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Ref document number: 4136845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees