JP3627591B2 - パワー半導体モジュールの製造方法 - Google Patents
パワー半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP3627591B2 JP3627591B2 JP28642299A JP28642299A JP3627591B2 JP 3627591 B2 JP3627591 B2 JP 3627591B2 JP 28642299 A JP28642299 A JP 28642299A JP 28642299 A JP28642299 A JP 28642299A JP 3627591 B2 JP3627591 B2 JP 3627591B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- power semiconductor
- thickness
- plating layer
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/37111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/3716—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
【０００１】
【発明の属する技術分野】
この発明は、パワー半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲート型バイポーラトランジスタ（以下ではＩＧＢＴという）チップ等のパワー半導体チップを用いてパワー半導体モジュールを製造する方法の従来技術は以下の通りである。
【０００３】
図７は従来技術によって製造したパワー半導体モジュールの構造を示す断面図である。
【０００４】
まず、放熱板２と半導体チップ１とがはんだ接合される。この工程では、カーボン治具に、銅製の放熱板２と、はんだ接合するための半導体チップとほぼ同一形状の高温はんだ板と、ＩＧＢＴチップ等の半導体チップ１とが順に重ね合わせてセットされ、これらが水素窒素混合の還元雰囲気炉で加熱されて、放熱板２と半導体チップ１とが高温はんだ３ではんだ接合される。この工程で使用される高温はんだは、９０％以上のＰｂを含み、融点が２９０ ℃以上のものである。
【０００５】
なお、放熱板２の表面には、はんだの濡れ性を良くするために、厚さ２〜３μｍ のＮｉメッキまたは厚さ２〜３μｍ のＮｉメッキと薄いＡｕメッキとの積層メッキ層が形成されている。Ａｕ層は、Ｎｉの表面の酸化を防止し且つはんだの濡れ性をより良くするために形成される。
【０００６】
放熱板２に要求される機能は、定常的な熱の放散だけではなく、通電開始時における半導体チップ１の急激な温度上昇を緩和することでもある。そのため、放熱板２は、半導体チップ１に小さな熱抵抗で接合されることに加えて、必要な熱容量をもつことを要求される。
【０００７】
次に、半導体チップ１をはんだ接合された放熱板２が配線基板４にはんだ接合される。配線基板４は、アルミ板、銅板、アルミナ板または窒化アルミをベースとし、そのベース上に、ベースが金属板の場合には絶縁体層を介し、ベースが絶縁体板の場合には直接に、銅電極が形成されている。図７の場合には、ベースがアルミ板４４であり、絶縁体層４３を介して、銅電極４１と銅電極４２とが形成されている。銅電極４１は、放熱板２がはんだ接合される電極であり、銅電極４２は、半導体チップ１の電極からの配線が接続されるアルミブロック６がはんだ接合される電極である。配線基板４の銅電極４１及び４２への放熱板２及びアルミブロック６のはんだ接合には、前記の高温はんだより融点が低く、フラックスが混合されたクリーム状のクリームはんだが使用される。このクリームはんだが印刷板によって銅電極４１及び４２の上に印刷され、この上に半導体チップ１をはんだ接合された放熱板２とアルミブロック６とが搭載されて電気炉で加熱され、配線基板４上に、半導体チップ１をはんだ接合された放熱板２とアルミブロック６とがはんだ接合される。前段のはんだ接合で高温はんだが使用されるのは、後段のはんだ接合時に前段のはんだ接合部がはずれないようにするためである。
【０００８】
なお、アルミブロック６のはんだ接合面には、はんだ接合のために、厚さ１０μｍ 程度のＮｉメッキ層が形成されている。
【０００９】
最後に、半導体チップ１のアルミ電極及びアルミブロック６にアルミ線７が超音波ワイアボンディングされて、アルミ電極とアルミブロック６とが接続される。超音波ワイアボンディングは、アルミ線をアルミ電極に接触させ、アルミ線を保持するツールを介して、アルミ線に大きな荷重を印加しながら超音波振動を与え、アルミ電極とアルミ線とを擦り合わせることによって、それらの表面の酸化膜を破壊して両者の清浄な新生面を接触させ、両者を接合する方法である。
【００１０】
以上のように、従来の製造方法には、高温はんだと還元雰囲気炉とによるはんだ接合工程と、それより低融点のクリームはんだを用いてはんだ接合するはんだ接合工程との２度の加熱を伴う工程があり、加えて、常温での超音波ワイアボンディング工程があり、その工程は長く且つ複雑である。また、パワー半導体モジュールは、大電流を通電するために電気抵抗分による発熱が著しく、これに伴う温度変化によって、構成材料の熱膨張係数の相違による熱応力を発生し、この熱応力によって接合界面が破壊されるという問題点をも有している。
【００１１】
【発明が解決しようとする課題】
この発明の課題は、上記の従来技術の問題点を解消した、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明においては、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とを前記高温はんだではんだ接合する工程とを備えている（請求項１の発明）。
【００１３】
リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となる。更に、リードフレームは放熱板の機能を補う。
【００１４】
また、パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、この電極面上に、融点が２７０ ℃以上の高温はんだのはんだバンプを形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とをはんだバンプではんだ接合する工程とを備えている（請求項２の発明）。
【００１５】
この発明も請求項１の発明と同様に、リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となり、リードフレームは放熱板の機能を補う。更に、はんだバンプを採用することによって、還元雰囲気炉での作業が容易となる。
【００１６】
請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層または厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項３の発明）。
【００１７】
リードフレームが高温軟化しにくく、且つ電気伝導性と熱伝導性とに優れたＣｕ合金からなるので、高温はんだによる接合時にリードフレームが変形せず且つその電気抵抗値が低くなる。Ｎｉメッキ層は高温はんだの濡れ性を良くし、Ａｕメッキ層はＮｉの表面の酸化を防止して高温はんだの濡れ性を更に良くする。ＴｉまたはＭｏとＮｉとＡｕの積層金属膜はパワー半導体チップの電極にはんだの濡れ性を付与する。
【００１８】
また、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が厚さ１〜５μｍ のＳｎメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項４の発明）。
【００１９】
厚さ１〜５μｍ のＳｎメッキ層は、はんだの濡れ性を安定させ、且つリードフレームとの界面に形成されるＳｎとＣｕとの金属間化合物の厚さを制限して熱応力による破壊の問題を生ずることはない。
【００２０】
更に、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｐｂに５〜１０％のＳｎを含むはんだメッキ層またはＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項５の発明）。
メッキ層がはんだメッキ層であると、はんだの濡れ性がより安定する。
【００２１】
以上の発明とは異なる構造のパワー半導体モジュールの製造方法として、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、配線基板の銅電極が厚く形成されて放熱板を兼ねており、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、配線基板とパワー半導体チップ、及びリードフレームと電極面とを、同時に、大気中または不活性雰囲気中で、クリームはんだを使用してはんだ接合する工程とを備えている（請求項６の発明）。
【００２２】
配線基板の厚い銅電極が放熱板を兼ねているので、放熱板が不要である。放熱板がないことによって、必要な接合を１回の加熱接合工程で完了させることができる。
【００２３】
請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層の内のいずれかであり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである（請求項７の発明）。
【００２４】
Ｃｕ合金の作用、メッキ層の作用及び金属膜の作用は請求項３の発明から請求項５の発明と同様である。エポキシ系フラックス及びポリアミド系フラックスは接着剤の機能ももっているので接合部がより強固となる。
【００２５】
また、請求項７の発明において、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだである（請求項８の発明）。
【００２６】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだは、１回の加熱接合が可能となったことによって採用可能となったはんだであり、極めて優れた熱伝導性をもっている。また、このはんだは、Ｓｎが主成分であるにもかかわらず、リードフレームとの界面に、問題になるほど厚いＳｎとＣｕとの金属間化合物を形成することがない。
【００２７】
更に、請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである（請求項９の発明）。
【００２８】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層は、はんだの濡れ性に優れ、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだと組み合わせることによって、このはんだの特長である極めて優れた熱伝導性を最大限に生かすことができる。
【００２９】
【発明の実施の形態】
この発明によるパワー半導体モジュールの製造方法の実施の形態について、実施例を用いて説明する。
【００３０】
なお、従来技術と同じ機能の部分には同じ符号を用いた。
【００３１】
〔第１の実施例〕
図１は、この発明によるパワー半導体モジュールの製造方法の第１の実施例を示す工程図であり、図２は、この実施例により製造されたパワー半導体モジュールの構造を示す断面図であり、図３は、この実施例の高温はんだ接合の工程を示し、（ａ）は放熱板と半導体チップとの接合用カーボン治具の断面図、（ｂ）はその治具に放熱板をセットした状態を示す断面図、（ｃ）は更に半導体チップとはんだバンプ用高温はんだ板と位置決めカーボン治具をセットした状態を示す断面図、（ｄ）は（ｃ）を熱処理した後の状態を示す断面図、（ｅ）はリードフレームと半導体チップ等とを接合用カーボン治具にセットした状態を示す断面図、（ｆ）は（ｅ）に更に重しをセットした状態を示す断面図、（ｇ）は（ｆ）を熱処理した後の状態を示す断面図である。図４は、半導体チップの高温はんだ接合用金属膜の製造工程を示し、（ａ）は初期状態を示す断面図、（ｂ）は金属膜を形成した状態を示す断面図、（ｃ）は金属膜上にフォトレジストをパターニングした状態を示す断面図、（ｄ）は完成状態を示す断面図である。
【００３２】
まず、図２によって、この実施例により製造されたパワー半導体モジュールの構造を説明する。
【００３３】
半導体チップ１はＮｉメッキ付きの放熱板２に高温はんだ３ではんだ接合されており、この放熱板２が配線基板４の銅電極４１上に低温はんだ５ではんだ接合されている。半導体チップ１には、図２には図示されていないが、厚さ３μｍ 以上のアルミ電極が形成されており、図４に示す工程によってアルミ電極１２の上に高温はんだ接合のためのはんだ接合用金属膜１５ａ が形成されている。図４については後で詳しく説明する。このはんだ接合用金属膜１５ａ によって、リードフレーム８の一端が半導体チップ１の電極に高温はんだ３ａではんだ接合されており、リードフレーム８の他端は、配線基板４の銅電極４２上に低温はんだ５ａではんだ接合されている。
【００３４】
次に、図１、図３及び図４によって、この構造を構成する工程を説明する。
（１） 半導体チップの電極上への金属膜形成工程
半導体チップ１は、図４（ａ）に示すように、シリコン１１を素材としてその内部に各種接合等が形成され、シリコン１１の表面には、保護膜としてのシリコン窒化膜１３とアルミ電極１２とが形成され、裏面には、はんだ接合用金属膜１４が形成されている。このアルミ電極１２に直接はんだ接合することは不可能であるから、はんだ接合を可能とするために、はんだ接合用金属膜がアルミ電極上に形成されることが必要となる。図４はこの工程を示すもので、アルミ電極１２側の面に、厚さ１〜３μｍ のＡｌと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとが、電子ビーム蒸着法やスパッタ法によって積層成膜され〔図４（ｂ）〕、フォトレジスト１６が塗布された後パターニングされ〔図４（ｃ）〕、パターニングされたフォトレジスト１６をエッチングの保護膜としてはんだ接合用金属膜１５ａ が形成される〔図４（ｄ）〕。
（２） リードフレームへのメッキ層形成工程
リードフレーム８には高い電気伝導性に加えて、還元雰囲気炉における熱処理（３５０ ℃程度の熱処理）の際に軟化変形しないことが要求される。そのため、リードフレーム８としては、Ｃｕに適量のＦｅ， Ｎｉ， Ｓｉ， Ｚｎ，Ａｇ， Ｓｎ等を添加された高温軟化しにくいＣｕ合金が使用されている。また、リードフレーム８の表面には、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層が形成されている。Ｎｉ層は高温はんだ３ａ及び低温はんだ５ａの濡れ性を良くするために形成され、Ａｕ層はＮｉの表面の酸化を防止し且つはんだの濡れ性を更に良くするために形成される。
【００３５】
なお、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層を、厚さ２〜３μｍ のＮｉ層だけに置き換えることもできる。
また、厚さ２〜３μｍ のＮｉ層は、リードフレーム８の主成分であるＣｕの拡散を防止するバリアとしての機能も備えている。
【００３６】
前記Ｃｕ合金は、高温軟化しにくい材料であると同時に、水素脆化しにくい材料でもあり、還元雰囲気炉を通すことによってリードフレーム８が水素脆化して信頼性を低下させる可能性を避けるように配慮されている。
（３） 放熱板と半導体チップとの高温はんだ接合工程、兼、半導体チップの電極へのはんだバンプ形成工程
高温はんだ接合用のカーボン治具９１〔図３（ａ）〕の所定位置に、放熱板２がセットされ〔図３（ｂ）〕、位置決め用のカーボン治具９２で位置決めされて、放熱板２の上に、半導体チップ１とほぼ同じ形状で、Ｐｂに５ｗｔ％のＳｎと１．５ ｗｔ％のＡｇとを含む高温はんだ板３１と、半導体チップ１と、半導体チップ１の電極上にはんだバンプを形成するための前記同様の組成の高温はんだ板３２とが下から順にセットされる〔図３（ｃ）〕。この状態で還元雰囲気炉で加熱されて放熱板２と半導体チップ１とが高温はんだ３ではんだ接合され、半導体チップ１の電極上に高温はんだのはんだバンプ（図３では高温はんだ部）３３が形成される〔図３（ｄ）〕。
（４） 半導体チップの電極へのリードフレームのはんだ接合工程
このはんだ接合された半導体チップ１等がリードフレームはんだ接合用のカーボン治具９３にセットされ、リードフレーム８が位置決めピン９３１ 等で所定の位置に位置決めされてセットされ〔図３（ｅ）〕、リードフレーム８上に重し９４が載せられ〔図３（ｆ）〕、再度、還元雰囲気炉で加熱されて放熱板２と半導体チップ１とリードフレーム８とが高温はんだ３及び３ａではんだ接合される〔図３（ｇ）〕。
（５） 配線基板上への放熱板及びリードフレームのはんだ接合工程
このように高温はんだ３及び３ａによって一体化された放熱板２と半導体チップ１とリードフレーム８とが、従来技術と同様の低温はんだのクリームはんだによるはんだ接合によって、配線基板４の銅電極４１及び４２にそれぞれ放熱板２の裏面及びリードフレーム８の端部がはんだ接合され、図２の構造が完成する。
【００３７】
上記の実施例においては、（３） の工程ではんだバンプを形成したが、（３） の工程でははんだバンプを形成せず、（４） の工程において、高温はんだ板３２を半導体チップ１とリードフレーム８との間にセットし、両者をはんだ接合することも可能である。
【００３８】
また、はんだバンプの形成方法としては、はんだメッキ等の方法を採用することも可能である。
【００３９】
以上の説明から明らかなように、従来技術においては、還元雰囲気炉による高温はんだ接合工程と電気炉による低温はんだ接合工程と超音波ワイアボンディング工程との３つの工程によっていた組立工程を、この実施例においては、雰囲気炉による２回の高温はんだ接合工程と電気炉による低温はんだ接合工程とによって実施することができるようになる。その結果、１個毎に実行しなければならない超音波ワイアボンディング工程がなくなり、工程が簡略化して短縮した。参考までに記すと、はんだ接合工程の場合には、例えば、１治具にモジュール１００ 個分をセットすることができる。
【００４０】
更に、配線をリードフレームに替えることによって、配線部分の電気抵抗値が低減し、半導体チップの温度上昇を小さくすることができた。図８は実測データを示す線図で、通電開始からの時間経過と半導体チップの温度との関係を示している。同じ仕様の配線基板４と半導体チップ１と放熱板３とを使用して組み立てた、図７に示した構造の従来のパワー半導体モジュールと、図２に示したこの発明によるパワー半導体モジュールとで、８０Ｗ及び１００ Ｗ相当の電流を流した場合に取得されたデータである。図８から分かるように、リードフレームを用いたこの発明によるパワー半導体モジュールの方が、最終温度で約１５〜２０℃低くなっている。
【００４１】
これは、アルミ線をリードフレームに替えることによる電気抵抗値の低減効果に加えて、リードフレームが放熱板の効果を補っているものと推定される。
【００４２】
上記の実施例においては、リードフレーム８の表面に形成するメッキ層として、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層が使用されており、これを厚さ２〜３μｍ のＮｉ層だけに置き換えることも可能であることを説明した。同様の目的に用いられるメッキ層としては、上記以外に、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層等も使用することができる。
【００４３】
Ｓｎメッキ層は、高温はんだの濡れ性を安定させるのに有効であるが、リードフレーム８の主成分であるＣｕと相互拡散して反応し、境界にＣｕとＳｎとの金属間化合物を生成する。この金属間化合物が厚くなると、温度変化による熱応力によって破壊する可能性が高くなるので、Ｓｎメッキ層の厚さは５μｍ が上限となる。また、Ｓｎメッキ層の厚さは１μｍ 未満になると、高温はんだの濡れ性を安定させる効果が不十分となる。
【００４４】
Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層やＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層は、Ｐｂが主成分であるから、Ｓｎメッキ層のような金属間化合物の生成の問題はなく、３μｍ 以上の厚さがあれば、高温はんだの濡れ性を安定させるのに非常に有効である。厚さの上限はコストやメッキに要する時間によって制限され、通常２０μｍ 程度である。
【００４５】
〔第２の実施例〕
この実施例では、放熱板の機能を兼ねた厚い銅板（従来の放熱板と同じ程度の厚さの銅板）が銅電極として埋め込まれている配線基板が用いられ、その配線基板上に直接に半導体チップがはんだ接合される。半導体チップの電極からの配線には第１の実施例と同じリードフレームが使用され、半導体チップのはんだ接合と同時に、半導体チップの電極とリードフレームの一端、及びリードフレームの他端と配線基板の電極とがはんだ接合される。
【００４６】
図５は、この実施例の工程を示し、（ａ）はクリームはんだをスクリーン印刷した状態を示す断面図、（ｂ）はリードフレームをセットした状態を示す断面図、（ｃ）は完成状態を示す断面図である。
【００４７】
この場合には、別の放熱板を必要としないので、半導体チップを直接に放熱板を兼ねた配線板４ａの銅電極４１ａ にはんだ接合することが可能である。したがって、第１の実施例における（１） の工程で半導体チップ１上にはんだ接合用金属膜１５ａ を形成し、（２） の工程でリードフレーム８の表面にメッキ層を形成し、はんだ接合用金属膜１５ａ とメッキ層とを利用して、第１の実施例における（５） の工程で一体化をすることができる。
【００４８】
この実施例においては、はんだ接合は１回で済むので、高温はんだと低温はんだとの組み合わせのような制限がなく、熱抵抗が最も小さくなるＳｎ系のはんだを使用することができる。具体的には、配線板４ａの銅電極４１ａ 及び４２ａ に印刷するクリームはんだのはんだ成分として、Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだを使用し、フラックスとして、エポキシ系フラックスを使用した。また、リードフレーム８の表面に形成するメッキ層としては、Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含む成分のはんだメッキを使用した。
【００４９】
Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだは、Ｃｕを主成分とするＣｕ合金やＣｕに接触しても、界面に問題になるような厚いＣｕとＳｎとの金属間化合物を生成しない。これは、はんだの中に予め微細なＣｕとＳｎとの金属間化合物を析出させておくことによって、ＣＵ及びＳｎの相互拡散を抑制しているものと考えられる。エポキシ系フラックスは、フラックス本来の機能に加えて接着剤としての機能を兼ね備えており、はんだ接合部を補強する。
【００５０】
この実施例のはんだ接合は、高温はんだより低い温度ではんだ接合が可能であるが、その温度は、純Ｃｕが高温軟化する温度領域にあるので、リードフレーム材としては、第１の実施例と同じ組成の高温軟化しにくいＣｕ合金を使用した。しかし、この実施例の場合には、はんだ接合の温度が第１の実施例より低いから、軟化開始温度がそれに相当する分だけ低いＣｕ合金も使用可能である。更に、フラックスを含むクリームはんだを使用し、大気中または不活性雰囲気中ではんだ接合できるので、リードフレーム材の水素脆化を配慮する必要はない。
【００５１】
この実施例によれば、従来技術において３種類であった接合工程が、１回のクリームはんだによるはんだ接合で済み、製造工程が非常に簡略化して短くなった。また、放熱板との間のはんだ層に熱伝導率の高いＳｎ系のはんだを使用することができ、半導体チップの温度上昇を大幅に低減させることができた。
【００５２】
参考までに、ＰｂとＳｎとの熱伝導率、電気伝導率及び融点を示すと、下記の通りである。
【００５３】
なお、上記の実施例におけるはんだ成分を、Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだに置き換えることができる。また、工程の簡略化のみで、熱抵抗の低減効果を狙わなければ、普通のＰｂ−Ｓｎ系のはんだ等を使用することも可能である。この場合には、リードフレームのＣｕとはんだのＳｎとが問題になるような厚いＣｕとＳｎとの金属間化合物を、リードフレームとはんだの界面に生成させないために、リードフレームの表面に形成するメッキ層に配慮すること、例えばＮｉメッキの採用、が必要である。また、フラックスとしては、ポリアミド系フラックスに置き換えても同様の効果を得ることができる。補強効果を狙わなければ、ロジン系フラックスも使用できる。
【００５４】
【発明の効果】
この発明によれば、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とを前記高温はんだではんだ接合する工程とを備えている。
【００５５】
リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となる。更に、リードフレームは放熱板の機能を補う。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項１の発明）。
【００５６】
また、パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、この電極面上に、融点が２７０ ℃以上の高温はんだのはんだバンプを形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とをはんだバンプではんだ接合する工程とを備えている。
【００５７】
この発明も請求項１の発明と同様に、リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となり、リードフレームは放熱板の機能を補う。更に、はんだバンプを採用することによって、還元雰囲気炉での作業が容易となる。したがって、製造工程がより簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項２の発明）。
【００５８】
請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層または厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００５９】
リードフレームが高温軟化しにくく、且つ電気伝導性と熱伝導性とに優れたＣｕ合金からなるので、高温はんだによる接合時にリードフレームが変形せず且つその電気抵抗値が低くなる。Ｎｉメッキ層は高温はんだの濡れ性を良くし、Ａｕメッキ層はＮｉの表面の酸化を防止して高温はんだの濡れ性を更に良くする。ＴｉまたはＭｏとＮｉとＡｕの積層金属膜はパワー半導体チップの電極にはんだの濡れ性を付与する。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を確実に提供することができる（請求項３の発明）。
【００６０】
また、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が厚さ１〜５μｍ のＳｎメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００６１】
厚さ１〜５μｍ のＳｎメッキ層は、はんだの濡れ性を安定させ、且つリードフレームとの界面に形成されるＳｎとＣｕとの金属間化合物の厚さを制限して熱応力による破壊の問題を生ずることはない。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法をより確実に提供することができる（請求項４の発明）。
【００６２】
更に、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｐｂに５〜１０％のＳｎを含むはんだメッキ層またはＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００６３】
メッキ層がはんだメッキ層であると、はんだの濡れ性がより安定する。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を更により確実に提供することができる（請求項５の発明）。
【００６４】
以上の発明とは異なる構造のパワー半導体モジュールの製造方法として、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、配線基板の銅電極が厚く形成されて放熱板を兼ねており、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、配線基板とパワー半導体チップ、及びリードフレームと電極面とを、同時に、大気中または不活性雰囲気中で、クリームはんだを使用してはんだ接合する工程とを備えている。
【００６５】
配線基板の厚い銅電極が放熱板を兼ねているので、放熱板が不要である。放熱板がないことによって、必要な接合を１回の加熱接合工程で完了させることができる。したがって、製造工程が更により簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項６の発明）。
【００６６】
請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層の内のいずれかであり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである。
【００６７】
Ｃｕ合金の作用、メッキ層の作用及び金属膜の作用は請求項３の発明から請求項５の発明と同様である。エポキシ系フラックス及びポリアミド系フラックスは接着剤の機能ももっているので接合部がより強固となる。したがって、信頼性のより高いパワー半導体モジュールの製造方法を提供することができる（請求項７の発明）。
【００６８】
また、請求項７の発明において、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだである。
【００６９】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだは、１回の加熱接合が可能となったことによって採用可能となったはんだであり、極めて優れた熱伝導性をもっている。また、このはんだは、Ｓｎが主成分であるにもかかわらず、リードフレームとの界面に、問題になるほど厚いＳｎとＣｕとの金属間化合物を形成することがない。したがって、温度上昇のより少ないパワー半導体モジュールの製造方法を提供することができる（請求項８の発明）。
【００７０】
更に、請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである。
【００７１】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層は、はんだの濡れ性に優れ、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだと組み合わせることによって、このはんだの特長である極めて優れた熱伝導性を最大限に生かすことができる。したがって、温度上昇の更により少ないパワー半導体モジュールの製造方法を提供することができる（請求項９の発明）。
【図面の簡単な説明】
【図１】この発明によるパワー半導体モジュールの製造方法の第１の実施例を示す工程図
【図２】第１の実施例により製造されたパワー半導体モジュールの構造を示す断面図
【図３】第１の実施例の高温はんだ接合の工程を示し、（ａ）は放熱板と半導体チップとの接合用カーボン治具の断面図、（ｂ）はその治具に放熱板をセットした状態を示す断面図、（ｃ）は更に半導体チップとはんだバンプ用高温はんだ板と位置決めカーボン治具をセットした状態を示す断面図、（ｄ）は（ｃ）を熱処理した後の状態を示す断面図、（ｅ）はリードフレームと半導体チップ等とを接合用カーボン治具にセットした状態を示す断面図、（ｆ）は（ｅ）に更に重しをセットした状態を示す断面図、（ｇ）は（ｆ）を熱処理した後の状態を示す断面図
【図４】半導体チップの高温はんだ接合用金属膜の製造工程を示し、（ａ）は初期状態を示す断面図、（ｂ）は金属膜を形成した状態を示す断面図、（ｃ）は金属膜上にフォトレジストをパターニングした状態を示す断面図、（ｄ）は完成状態を示す断面図
【図５】第２の実施例の工程を示し、（ａ）はクリームはんだをスクリーン印刷した状態を示す断面図、（ｂ）はリードフレームをセットした状態を示す断面図、（ｃ）は完成状態を示す断面図
【図６】第２の実施例により製造したパワー半導体モジュールの構造を示す断面図
【図７】従来技術により製造したパワー半導体モジュールの構造を示す断面図
【図８】この発明の効果を示す通電時の温度上昇特性を示す線図
【符号の説明】
１ 半導体チップ
１１ シリコン １２ アルミ電極
１３ シリコン窒化膜 １４ はんだ接合用金属膜
１５ Ａｌ／Ｎｉ／Ａｕ積層膜 １５ａ はんだ接合用金属膜
１６ フォトレジスト
２ 放熱板
３， ３ａ 高温はんだ ３１， ３２ 高温はんだ板
３３ 高温はんだ部
４， ４ａ 配線基板
４１， ４１ａ 銅電極 ４２， ４２ａ 銅電極
４３，４３ａ 絶縁体層 ４４ アルミ板
５， ５ａ 低温はんだ
６ アルミブロック
７ アルミ線
８， ８ａ リードフレーム
９， ９ａ， ９ｂ はんだ
９１， ９２， ９３ カーボン治具
９３１ 位置決めピン
９４ 重し
９５ クリームはんだ
【発明の属する技術分野】
この発明は、パワー半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲート型バイポーラトランジスタ（以下ではＩＧＢＴという）チップ等のパワー半導体チップを用いてパワー半導体モジュールを製造する方法の従来技術は以下の通りである。
【０００３】
図７は従来技術によって製造したパワー半導体モジュールの構造を示す断面図である。
【０００４】
まず、放熱板２と半導体チップ１とがはんだ接合される。この工程では、カーボン治具に、銅製の放熱板２と、はんだ接合するための半導体チップとほぼ同一形状の高温はんだ板と、ＩＧＢＴチップ等の半導体チップ１とが順に重ね合わせてセットされ、これらが水素窒素混合の還元雰囲気炉で加熱されて、放熱板２と半導体チップ１とが高温はんだ３ではんだ接合される。この工程で使用される高温はんだは、９０％以上のＰｂを含み、融点が２９０ ℃以上のものである。
【０００５】
なお、放熱板２の表面には、はんだの濡れ性を良くするために、厚さ２〜３μｍ のＮｉメッキまたは厚さ２〜３μｍ のＮｉメッキと薄いＡｕメッキとの積層メッキ層が形成されている。Ａｕ層は、Ｎｉの表面の酸化を防止し且つはんだの濡れ性をより良くするために形成される。
【０００６】
放熱板２に要求される機能は、定常的な熱の放散だけではなく、通電開始時における半導体チップ１の急激な温度上昇を緩和することでもある。そのため、放熱板２は、半導体チップ１に小さな熱抵抗で接合されることに加えて、必要な熱容量をもつことを要求される。
【０００７】
次に、半導体チップ１をはんだ接合された放熱板２が配線基板４にはんだ接合される。配線基板４は、アルミ板、銅板、アルミナ板または窒化アルミをベースとし、そのベース上に、ベースが金属板の場合には絶縁体層を介し、ベースが絶縁体板の場合には直接に、銅電極が形成されている。図７の場合には、ベースがアルミ板４４であり、絶縁体層４３を介して、銅電極４１と銅電極４２とが形成されている。銅電極４１は、放熱板２がはんだ接合される電極であり、銅電極４２は、半導体チップ１の電極からの配線が接続されるアルミブロック６がはんだ接合される電極である。配線基板４の銅電極４１及び４２への放熱板２及びアルミブロック６のはんだ接合には、前記の高温はんだより融点が低く、フラックスが混合されたクリーム状のクリームはんだが使用される。このクリームはんだが印刷板によって銅電極４１及び４２の上に印刷され、この上に半導体チップ１をはんだ接合された放熱板２とアルミブロック６とが搭載されて電気炉で加熱され、配線基板４上に、半導体チップ１をはんだ接合された放熱板２とアルミブロック６とがはんだ接合される。前段のはんだ接合で高温はんだが使用されるのは、後段のはんだ接合時に前段のはんだ接合部がはずれないようにするためである。
【０００８】
なお、アルミブロック６のはんだ接合面には、はんだ接合のために、厚さ１０μｍ 程度のＮｉメッキ層が形成されている。
【０００９】
最後に、半導体チップ１のアルミ電極及びアルミブロック６にアルミ線７が超音波ワイアボンディングされて、アルミ電極とアルミブロック６とが接続される。超音波ワイアボンディングは、アルミ線をアルミ電極に接触させ、アルミ線を保持するツールを介して、アルミ線に大きな荷重を印加しながら超音波振動を与え、アルミ電極とアルミ線とを擦り合わせることによって、それらの表面の酸化膜を破壊して両者の清浄な新生面を接触させ、両者を接合する方法である。
【００１０】
以上のように、従来の製造方法には、高温はんだと還元雰囲気炉とによるはんだ接合工程と、それより低融点のクリームはんだを用いてはんだ接合するはんだ接合工程との２度の加熱を伴う工程があり、加えて、常温での超音波ワイアボンディング工程があり、その工程は長く且つ複雑である。また、パワー半導体モジュールは、大電流を通電するために電気抵抗分による発熱が著しく、これに伴う温度変化によって、構成材料の熱膨張係数の相違による熱応力を発生し、この熱応力によって接合界面が破壊されるという問題点をも有している。
【００１１】
【発明が解決しようとする課題】
この発明の課題は、上記の従来技術の問題点を解消した、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明においては、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とを前記高温はんだではんだ接合する工程とを備えている（請求項１の発明）。
【００１３】
リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となる。更に、リードフレームは放熱板の機能を補う。
【００１４】
また、パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、この電極面上に、融点が２７０ ℃以上の高温はんだのはんだバンプを形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とをはんだバンプではんだ接合する工程とを備えている（請求項２の発明）。
【００１５】
この発明も請求項１の発明と同様に、リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となり、リードフレームは放熱板の機能を補う。更に、はんだバンプを採用することによって、還元雰囲気炉での作業が容易となる。
【００１６】
請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層または厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項３の発明）。
【００１７】
リードフレームが高温軟化しにくく、且つ電気伝導性と熱伝導性とに優れたＣｕ合金からなるので、高温はんだによる接合時にリードフレームが変形せず且つその電気抵抗値が低くなる。Ｎｉメッキ層は高温はんだの濡れ性を良くし、Ａｕメッキ層はＮｉの表面の酸化を防止して高温はんだの濡れ性を更に良くする。ＴｉまたはＭｏとＮｉとＡｕの積層金属膜はパワー半導体チップの電極にはんだの濡れ性を付与する。
【００１８】
また、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が厚さ１〜５μｍ のＳｎメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項４の発明）。
【００１９】
厚さ１〜５μｍ のＳｎメッキ層は、はんだの濡れ性を安定させ、且つリードフレームとの界面に形成されるＳｎとＣｕとの金属間化合物の厚さを制限して熱応力による破壊の問題を生ずることはない。
【００２０】
更に、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｐｂに５〜１０％のＳｎを含むはんだメッキ層またはＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である（請求項５の発明）。
メッキ層がはんだメッキ層であると、はんだの濡れ性がより安定する。
【００２１】
以上の発明とは異なる構造のパワー半導体モジュールの製造方法として、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、配線基板の銅電極が厚く形成されて放熱板を兼ねており、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、配線基板とパワー半導体チップ、及びリードフレームと電極面とを、同時に、大気中または不活性雰囲気中で、クリームはんだを使用してはんだ接合する工程とを備えている（請求項６の発明）。
【００２２】
配線基板の厚い銅電極が放熱板を兼ねているので、放熱板が不要である。放熱板がないことによって、必要な接合を１回の加熱接合工程で完了させることができる。
【００２３】
請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層の内のいずれかであり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである（請求項７の発明）。
【００２４】
Ｃｕ合金の作用、メッキ層の作用及び金属膜の作用は請求項３の発明から請求項５の発明と同様である。エポキシ系フラックス及びポリアミド系フラックスは接着剤の機能ももっているので接合部がより強固となる。
【００２５】
また、請求項７の発明において、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだである（請求項８の発明）。
【００２６】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだは、１回の加熱接合が可能となったことによって採用可能となったはんだであり、極めて優れた熱伝導性をもっている。また、このはんだは、Ｓｎが主成分であるにもかかわらず、リードフレームとの界面に、問題になるほど厚いＳｎとＣｕとの金属間化合物を形成することがない。
【００２７】
更に、請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである（請求項９の発明）。
【００２８】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層は、はんだの濡れ性に優れ、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだと組み合わせることによって、このはんだの特長である極めて優れた熱伝導性を最大限に生かすことができる。
【００２９】
【発明の実施の形態】
この発明によるパワー半導体モジュールの製造方法の実施の形態について、実施例を用いて説明する。
【００３０】
なお、従来技術と同じ機能の部分には同じ符号を用いた。
【００３１】
〔第１の実施例〕
図１は、この発明によるパワー半導体モジュールの製造方法の第１の実施例を示す工程図であり、図２は、この実施例により製造されたパワー半導体モジュールの構造を示す断面図であり、図３は、この実施例の高温はんだ接合の工程を示し、（ａ）は放熱板と半導体チップとの接合用カーボン治具の断面図、（ｂ）はその治具に放熱板をセットした状態を示す断面図、（ｃ）は更に半導体チップとはんだバンプ用高温はんだ板と位置決めカーボン治具をセットした状態を示す断面図、（ｄ）は（ｃ）を熱処理した後の状態を示す断面図、（ｅ）はリードフレームと半導体チップ等とを接合用カーボン治具にセットした状態を示す断面図、（ｆ）は（ｅ）に更に重しをセットした状態を示す断面図、（ｇ）は（ｆ）を熱処理した後の状態を示す断面図である。図４は、半導体チップの高温はんだ接合用金属膜の製造工程を示し、（ａ）は初期状態を示す断面図、（ｂ）は金属膜を形成した状態を示す断面図、（ｃ）は金属膜上にフォトレジストをパターニングした状態を示す断面図、（ｄ）は完成状態を示す断面図である。
【００３２】
まず、図２によって、この実施例により製造されたパワー半導体モジュールの構造を説明する。
【００３３】
半導体チップ１はＮｉメッキ付きの放熱板２に高温はんだ３ではんだ接合されており、この放熱板２が配線基板４の銅電極４１上に低温はんだ５ではんだ接合されている。半導体チップ１には、図２には図示されていないが、厚さ３μｍ 以上のアルミ電極が形成されており、図４に示す工程によってアルミ電極１２の上に高温はんだ接合のためのはんだ接合用金属膜１５ａ が形成されている。図４については後で詳しく説明する。このはんだ接合用金属膜１５ａ によって、リードフレーム８の一端が半導体チップ１の電極に高温はんだ３ａではんだ接合されており、リードフレーム８の他端は、配線基板４の銅電極４２上に低温はんだ５ａではんだ接合されている。
【００３４】
次に、図１、図３及び図４によって、この構造を構成する工程を説明する。
（１） 半導体チップの電極上への金属膜形成工程
半導体チップ１は、図４（ａ）に示すように、シリコン１１を素材としてその内部に各種接合等が形成され、シリコン１１の表面には、保護膜としてのシリコン窒化膜１３とアルミ電極１２とが形成され、裏面には、はんだ接合用金属膜１４が形成されている。このアルミ電極１２に直接はんだ接合することは不可能であるから、はんだ接合を可能とするために、はんだ接合用金属膜がアルミ電極上に形成されることが必要となる。図４はこの工程を示すもので、アルミ電極１２側の面に、厚さ１〜３μｍ のＡｌと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとが、電子ビーム蒸着法やスパッタ法によって積層成膜され〔図４（ｂ）〕、フォトレジスト１６が塗布された後パターニングされ〔図４（ｃ）〕、パターニングされたフォトレジスト１６をエッチングの保護膜としてはんだ接合用金属膜１５ａ が形成される〔図４（ｄ）〕。
（２） リードフレームへのメッキ層形成工程
リードフレーム８には高い電気伝導性に加えて、還元雰囲気炉における熱処理（３５０ ℃程度の熱処理）の際に軟化変形しないことが要求される。そのため、リードフレーム８としては、Ｃｕに適量のＦｅ， Ｎｉ， Ｓｉ， Ｚｎ，Ａｇ， Ｓｎ等を添加された高温軟化しにくいＣｕ合金が使用されている。また、リードフレーム８の表面には、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層が形成されている。Ｎｉ層は高温はんだ３ａ及び低温はんだ５ａの濡れ性を良くするために形成され、Ａｕ層はＮｉの表面の酸化を防止し且つはんだの濡れ性を更に良くするために形成される。
【００３５】
なお、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層を、厚さ２〜３μｍ のＮｉ層だけに置き換えることもできる。
また、厚さ２〜３μｍ のＮｉ層は、リードフレーム８の主成分であるＣｕの拡散を防止するバリアとしての機能も備えている。
【００３６】
前記Ｃｕ合金は、高温軟化しにくい材料であると同時に、水素脆化しにくい材料でもあり、還元雰囲気炉を通すことによってリードフレーム８が水素脆化して信頼性を低下させる可能性を避けるように配慮されている。
（３） 放熱板と半導体チップとの高温はんだ接合工程、兼、半導体チップの電極へのはんだバンプ形成工程
高温はんだ接合用のカーボン治具９１〔図３（ａ）〕の所定位置に、放熱板２がセットされ〔図３（ｂ）〕、位置決め用のカーボン治具９２で位置決めされて、放熱板２の上に、半導体チップ１とほぼ同じ形状で、Ｐｂに５ｗｔ％のＳｎと１．５ ｗｔ％のＡｇとを含む高温はんだ板３１と、半導体チップ１と、半導体チップ１の電極上にはんだバンプを形成するための前記同様の組成の高温はんだ板３２とが下から順にセットされる〔図３（ｃ）〕。この状態で還元雰囲気炉で加熱されて放熱板２と半導体チップ１とが高温はんだ３ではんだ接合され、半導体チップ１の電極上に高温はんだのはんだバンプ（図３では高温はんだ部）３３が形成される〔図３（ｄ）〕。
（４） 半導体チップの電極へのリードフレームのはんだ接合工程
このはんだ接合された半導体チップ１等がリードフレームはんだ接合用のカーボン治具９３にセットされ、リードフレーム８が位置決めピン９３１ 等で所定の位置に位置決めされてセットされ〔図３（ｅ）〕、リードフレーム８上に重し９４が載せられ〔図３（ｆ）〕、再度、還元雰囲気炉で加熱されて放熱板２と半導体チップ１とリードフレーム８とが高温はんだ３及び３ａではんだ接合される〔図３（ｇ）〕。
（５） 配線基板上への放熱板及びリードフレームのはんだ接合工程
このように高温はんだ３及び３ａによって一体化された放熱板２と半導体チップ１とリードフレーム８とが、従来技術と同様の低温はんだのクリームはんだによるはんだ接合によって、配線基板４の銅電極４１及び４２にそれぞれ放熱板２の裏面及びリードフレーム８の端部がはんだ接合され、図２の構造が完成する。
【００３７】
上記の実施例においては、（３） の工程ではんだバンプを形成したが、（３） の工程でははんだバンプを形成せず、（４） の工程において、高温はんだ板３２を半導体チップ１とリードフレーム８との間にセットし、両者をはんだ接合することも可能である。
【００３８】
また、はんだバンプの形成方法としては、はんだメッキ等の方法を採用することも可能である。
【００３９】
以上の説明から明らかなように、従来技術においては、還元雰囲気炉による高温はんだ接合工程と電気炉による低温はんだ接合工程と超音波ワイアボンディング工程との３つの工程によっていた組立工程を、この実施例においては、雰囲気炉による２回の高温はんだ接合工程と電気炉による低温はんだ接合工程とによって実施することができるようになる。その結果、１個毎に実行しなければならない超音波ワイアボンディング工程がなくなり、工程が簡略化して短縮した。参考までに記すと、はんだ接合工程の場合には、例えば、１治具にモジュール１００ 個分をセットすることができる。
【００４０】
更に、配線をリードフレームに替えることによって、配線部分の電気抵抗値が低減し、半導体チップの温度上昇を小さくすることができた。図８は実測データを示す線図で、通電開始からの時間経過と半導体チップの温度との関係を示している。同じ仕様の配線基板４と半導体チップ１と放熱板３とを使用して組み立てた、図７に示した構造の従来のパワー半導体モジュールと、図２に示したこの発明によるパワー半導体モジュールとで、８０Ｗ及び１００ Ｗ相当の電流を流した場合に取得されたデータである。図８から分かるように、リードフレームを用いたこの発明によるパワー半導体モジュールの方が、最終温度で約１５〜２０℃低くなっている。
【００４１】
これは、アルミ線をリードフレームに替えることによる電気抵抗値の低減効果に加えて、リードフレームが放熱板の効果を補っているものと推定される。
【００４２】
上記の実施例においては、リードフレーム８の表面に形成するメッキ層として、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層が使用されており、これを厚さ２〜３μｍ のＮｉ層だけに置き換えることも可能であることを説明した。同様の目的に用いられるメッキ層としては、上記以外に、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層等も使用することができる。
【００４３】
Ｓｎメッキ層は、高温はんだの濡れ性を安定させるのに有効であるが、リードフレーム８の主成分であるＣｕと相互拡散して反応し、境界にＣｕとＳｎとの金属間化合物を生成する。この金属間化合物が厚くなると、温度変化による熱応力によって破壊する可能性が高くなるので、Ｓｎメッキ層の厚さは５μｍ が上限となる。また、Ｓｎメッキ層の厚さは１μｍ 未満になると、高温はんだの濡れ性を安定させる効果が不十分となる。
【００４４】
Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層やＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層は、Ｐｂが主成分であるから、Ｓｎメッキ層のような金属間化合物の生成の問題はなく、３μｍ 以上の厚さがあれば、高温はんだの濡れ性を安定させるのに非常に有効である。厚さの上限はコストやメッキに要する時間によって制限され、通常２０μｍ 程度である。
【００４５】
〔第２の実施例〕
この実施例では、放熱板の機能を兼ねた厚い銅板（従来の放熱板と同じ程度の厚さの銅板）が銅電極として埋め込まれている配線基板が用いられ、その配線基板上に直接に半導体チップがはんだ接合される。半導体チップの電極からの配線には第１の実施例と同じリードフレームが使用され、半導体チップのはんだ接合と同時に、半導体チップの電極とリードフレームの一端、及びリードフレームの他端と配線基板の電極とがはんだ接合される。
【００４６】
図５は、この実施例の工程を示し、（ａ）はクリームはんだをスクリーン印刷した状態を示す断面図、（ｂ）はリードフレームをセットした状態を示す断面図、（ｃ）は完成状態を示す断面図である。
【００４７】
この場合には、別の放熱板を必要としないので、半導体チップを直接に放熱板を兼ねた配線板４ａの銅電極４１ａ にはんだ接合することが可能である。したがって、第１の実施例における（１） の工程で半導体チップ１上にはんだ接合用金属膜１５ａ を形成し、（２） の工程でリードフレーム８の表面にメッキ層を形成し、はんだ接合用金属膜１５ａ とメッキ層とを利用して、第１の実施例における（５） の工程で一体化をすることができる。
【００４８】
この実施例においては、はんだ接合は１回で済むので、高温はんだと低温はんだとの組み合わせのような制限がなく、熱抵抗が最も小さくなるＳｎ系のはんだを使用することができる。具体的には、配線板４ａの銅電極４１ａ 及び４２ａ に印刷するクリームはんだのはんだ成分として、Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだを使用し、フラックスとして、エポキシ系フラックスを使用した。また、リードフレーム８の表面に形成するメッキ層としては、Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含む成分のはんだメッキを使用した。
【００４９】
Ｓｎに２〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだは、Ｃｕを主成分とするＣｕ合金やＣｕに接触しても、界面に問題になるような厚いＣｕとＳｎとの金属間化合物を生成しない。これは、はんだの中に予め微細なＣｕとＳｎとの金属間化合物を析出させておくことによって、ＣＵ及びＳｎの相互拡散を抑制しているものと考えられる。エポキシ系フラックスは、フラックス本来の機能に加えて接着剤としての機能を兼ね備えており、はんだ接合部を補強する。
【００５０】
この実施例のはんだ接合は、高温はんだより低い温度ではんだ接合が可能であるが、その温度は、純Ｃｕが高温軟化する温度領域にあるので、リードフレーム材としては、第１の実施例と同じ組成の高温軟化しにくいＣｕ合金を使用した。しかし、この実施例の場合には、はんだ接合の温度が第１の実施例より低いから、軟化開始温度がそれに相当する分だけ低いＣｕ合金も使用可能である。更に、フラックスを含むクリームはんだを使用し、大気中または不活性雰囲気中ではんだ接合できるので、リードフレーム材の水素脆化を配慮する必要はない。
【００５１】
この実施例によれば、従来技術において３種類であった接合工程が、１回のクリームはんだによるはんだ接合で済み、製造工程が非常に簡略化して短くなった。また、放熱板との間のはんだ層に熱伝導率の高いＳｎ系のはんだを使用することができ、半導体チップの温度上昇を大幅に低減させることができた。
【００５２】
参考までに、ＰｂとＳｎとの熱伝導率、電気伝導率及び融点を示すと、下記の通りである。
【００５３】
【００５４】
【発明の効果】
この発明によれば、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とを前記高温はんだではんだ接合する工程とを備えている。
【００５５】
リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となる。更に、リードフレームは放熱板の機能を補う。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項１の発明）。
【００５６】
また、パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、この電極面上に、融点が２７０ ℃以上の高温はんだのはんだバンプを形成する工程と、還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とをはんだバンプではんだ接合する工程とを備えている。
【００５７】
この発明も請求項１の発明と同様に、リードフレームを配線に使用することによって配線の電気抵抗値を小さくすることができ、且つリードフレームを還元雰囲気炉ではんだ接合するので超音波ワイアボンディングの工程が不要となり、リードフレームは放熱板の機能を補う。更に、はんだバンプを採用することによって、還元雰囲気炉での作業が容易となる。したがって、製造工程がより簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項２の発明）。
【００５８】
請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層または厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００５９】
リードフレームが高温軟化しにくく、且つ電気伝導性と熱伝導性とに優れたＣｕ合金からなるので、高温はんだによる接合時にリードフレームが変形せず且つその電気抵抗値が低くなる。Ｎｉメッキ層は高温はんだの濡れ性を良くし、Ａｕメッキ層はＮｉの表面の酸化を防止して高温はんだの濡れ性を更に良くする。ＴｉまたはＭｏとＮｉとＡｕの積層金属膜はパワー半導体チップの電極にはんだの濡れ性を付与する。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を確実に提供することができる（請求項３の発明）。
【００６０】
また、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が厚さ１〜５μｍ のＳｎメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００６１】
厚さ１〜５μｍ のＳｎメッキ層は、はんだの濡れ性を安定させ、且つリードフレームとの界面に形成されるＳｎとＣｕとの金属間化合物の厚さを制限して熱応力による破壊の問題を生ずることはない。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法をより確実に提供することができる（請求項４の発明）。
【００６２】
更に、請求項１の発明または請求項２の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｐｂに５〜１０％のＳｎを含むはんだメッキ層またはＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である。
【００６３】
メッキ層がはんだメッキ層であると、はんだの濡れ性がより安定する。したがって、製造工程が簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を更により確実に提供することができる（請求項５の発明）。
【００６４】
以上の発明とは異なる構造のパワー半導体モジュールの製造方法として、
パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、配線基板の銅電極が厚く形成されて放熱板を兼ねており、前記配線接続のための接続部材がリードフレームであり、製造工程が、はんだ接合のためのメッキ層をリードフレームに形成する工程と、はんだ接合のための金属膜を前記電極面上に形成する工程と、配線基板とパワー半導体チップ、及びリードフレームと電極面とを、同時に、大気中または不活性雰囲気中で、クリームはんだを使用してはんだ接合する工程とを備えている。
【００６５】
配線基板の厚い銅電極が放熱板を兼ねているので、放熱板が不要である。放熱板がないことによって、必要な接合を１回の加熱接合工程で完了させることができる。したがって、製造工程が更により簡単で短く、電極からの配線の電気抵抗が低くて通電時の発熱量が少なく、且つ放熱のための熱抵抗が小さくて通電時の温度上昇が少なく緩やかなパワー半導体モジュールの製造方法を提供することができる（請求項６の発明）。
【００６６】
請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層の内のいずれかであり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである。
【００６７】
Ｃｕ合金の作用、メッキ層の作用及び金属膜の作用は請求項３の発明から請求項５の発明と同様である。エポキシ系フラックス及びポリアミド系フラックスは接着剤の機能ももっているので接合部がより強固となる。したがって、信頼性のより高いパワー半導体モジュールの製造方法を提供することができる（請求項７の発明）。
【００６８】
また、請求項７の発明において、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだである。
【００６９】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだは、１回の加熱接合が可能となったことによって採用可能となったはんだであり、極めて優れた熱伝導性をもっている。また、このはんだは、Ｓｎが主成分であるにもかかわらず、リードフレームとの界面に、問題になるほど厚いＳｎとＣｕとの金属間化合物を形成することがない。したがって、温度上昇のより少ないパワー半導体モジュールの製造方法を提供することができる（請求項８の発明）。
【００７０】
更に、請求項６の発明において、リードフレームが高温軟化しにくいＣｕ合金からなり、前記メッキ層が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層であり、前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであり、クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである。
【００７１】
Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層は、はんだの濡れ性に優れ、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだと組み合わせることによって、このはんだの特長である極めて優れた熱伝導性を最大限に生かすことができる。したがって、温度上昇の更により少ないパワー半導体モジュールの製造方法を提供することができる（請求項９の発明）。
【図面の簡単な説明】
【図１】この発明によるパワー半導体モジュールの製造方法の第１の実施例を示す工程図
【図２】第１の実施例により製造されたパワー半導体モジュールの構造を示す断面図
【図３】第１の実施例の高温はんだ接合の工程を示し、（ａ）は放熱板と半導体チップとの接合用カーボン治具の断面図、（ｂ）はその治具に放熱板をセットした状態を示す断面図、（ｃ）は更に半導体チップとはんだバンプ用高温はんだ板と位置決めカーボン治具をセットした状態を示す断面図、（ｄ）は（ｃ）を熱処理した後の状態を示す断面図、（ｅ）はリードフレームと半導体チップ等とを接合用カーボン治具にセットした状態を示す断面図、（ｆ）は（ｅ）に更に重しをセットした状態を示す断面図、（ｇ）は（ｆ）を熱処理した後の状態を示す断面図
【図４】半導体チップの高温はんだ接合用金属膜の製造工程を示し、（ａ）は初期状態を示す断面図、（ｂ）は金属膜を形成した状態を示す断面図、（ｃ）は金属膜上にフォトレジストをパターニングした状態を示す断面図、（ｄ）は完成状態を示す断面図
【図５】第２の実施例の工程を示し、（ａ）はクリームはんだをスクリーン印刷した状態を示す断面図、（ｂ）はリードフレームをセットした状態を示す断面図、（ｃ）は完成状態を示す断面図
【図６】第２の実施例により製造したパワー半導体モジュールの構造を示す断面図
【図７】従来技術により製造したパワー半導体モジュールの構造を示す断面図
【図８】この発明の効果を示す通電時の温度上昇特性を示す線図
【符号の説明】
１ 半導体チップ
１１ シリコン １２ アルミ電極
１３ シリコン窒化膜 １４ はんだ接合用金属膜
１５ Ａｌ／Ｎｉ／Ａｕ積層膜 １５ａ はんだ接合用金属膜
１６ フォトレジスト
２ 放熱板
３， ３ａ 高温はんだ ３１， ３２ 高温はんだ板
３３ 高温はんだ部
４， ４ａ 配線基板
４１， ４１ａ 銅電極 ４２， ４２ａ 銅電極
４３，４３ａ 絶縁体層 ４４ アルミ板
５， ５ａ 低温はんだ
６ アルミブロック
７ アルミ線
８， ８ａ リードフレーム
９， ９ａ， ９ｂ はんだ
９１， ９２， ９３ カーボン治具
９３１ 位置決めピン
９４ 重し
９５ クリームはんだ
Claims (9)
- パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、
前記配線接続のための接続部材がリードフレームであり、
製造工程が、
はんだ接合のためのメッキ層をリードフレームに形成する工程と、
はんだ接合のための金属膜を前記電極面上に形成する工程と、
還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とを前記高温はんだではんだ接合する工程と
を備えていることを特徴とするパワー半導体モジュールの製造方法。 - パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、
前記配線接続のための接続部材がリードフレームであり、
製造工程が、
はんだ接合のためのメッキ層をリードフレームに形成する工程と、
はんだ接合のための金属膜を前記電極面上に形成する工程と、
この電極面上に、融点が２７０ ℃以上の高温はんだのはんだバンプを形成する工程と、
還元雰囲気炉で、パワー半導体チップと放熱板とを、融点が２７０ ℃以上の高温はんだではんだ接合し、且つリードフレームと電極面とをはんだバンプではんだ接合する工程と
を備えていることを特徴とするパワー半導体モジュールの製造方法。 - リードフレームが高温軟化しにくいＣｕ合金からなり、
前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層または厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層であり、
前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である
ことを特徴とする請求項１または請求項２に記載のパワー半導体モジュールの製造方法。 - リードフレームが高温軟化しにくいＣｕ合金からなり、
前記メッキ層が厚さ１〜５μｍ のＳｎメッキ層であり、
前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である
ことを特徴とする請求項１または請求項２に記載のパワー半導体モジュールの製造方法。 - リードフレームが高温軟化しにくいＣｕ合金からなり、
前記メッキ層が、Ｐｂに５〜１０％のＳｎを含むはんだメッキ層またはＰｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層であり、
前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕとの積層金属膜である
ことを特徴とする請求項１または請求項２に記載のパワー半導体モジュールの製造方法。 - パワー半導体チップが配線基板上に放熱板を介してはんだ接合され、且つパワー半導体チップのはんだ接合面の反対面に形成された電極と配線基板とが配線接続されているパワー半導体モジュールの製造方法において、
配線基板の銅電極が厚く形成されて放熱板を兼ねており、
前記配線接続のための接続部材がリードフレームであり、
製造工程が、
はんだ接合のためのメッキ層をリードフレームに形成する工程と、
はんだ接合のための金属膜を前記電極面上に形成する工程と、
配線基板とパワー半導体チップ、及びリードフレームと電極面とを、同時に、大気中または不活性雰囲気中で、クリームはんだを使用してはんだ接合する工程と
を備えていることを特徴とするパワー半導体モジュールの製造方法。 - リードフレームが高温軟化しにくいＣｕ合金からなり、
前記メッキ層が、厚さ２〜３μｍ のＮｉメッキ層、厚さ２〜３μｍ のＮｉと厚さ０．１ 〜１．０ μｍ のＡｕとの積層メッキ層、厚さ１〜５μｍ のＳｎメッキ層、Ｐｂに５〜１０ｗｔ％のＳｎを含むはんだメッキ層、Ｐｂに５ｗｔ％のＳｎと１．０ 〜３．５ ｗｔ％のＡｇとを含むはんだメッキ層の内のいずれかであり、
前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、
クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである
ことを特徴とする請求項６に記載のパワー半導体モジュールの製造方法。 - クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであることを特徴とする請求項７に記載のパワー半導体モジュールの製造方法。
- リードフレームが高温軟化しにくいＣｕ合金からなり、
前記メッキ層が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだメッキ層であり、
前記金属膜が、厚さ０．１ 〜０．２ μｍ のＴｉまたはＭｏと厚さ０．５ 〜１．０ μｍ のＮｉと厚さ０．１ 〜０．２ μｍ のＡｕの積層金属膜であり、
クリームはんだに含まれるはんだ成分が、Ｓｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕとを含むはんだ、またはＳｎに２．０ 〜３．５ ｗｔ％のＡｇと０．７ 〜１．３ ｗｔ％のＣｕと０．０５〜２．０ ｗｔ％のＮｉとを含むはんだであり、
クリームはんだに含まれるフラックスが、エポキシ系フラックス、ポリアミド系フラックス、ロジン系フラックスの内のいずれかである
ことを特徴とする請求項６に記載のパワー半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28642299A JP3627591B2 (ja) | 1999-10-07 | 1999-10-07 | パワー半導体モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28642299A JP3627591B2 (ja) | 1999-10-07 | 1999-10-07 | パワー半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110957A JP2001110957A (ja) | 2001-04-20 |
| JP3627591B2 true JP3627591B2 (ja) | 2005-03-09 |
Family
ID=17704195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28642299A Expired - Lifetime JP3627591B2 (ja) | 1999-10-07 | 1999-10-07 | パワー半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627591B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091801A (ja) * | 2006-10-05 | 2008-04-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7719100B2 (en) | 2005-09-29 | 2010-05-18 | Hitachi, Ltd. | Power semiconductor module with MOS chip |
| EP1898465A3 (en) * | 2006-09-11 | 2011-05-04 | Hitachi, Ltd. | Power semiconductor module |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
| US20040217488A1 (en) * | 2003-05-02 | 2004-11-04 | Luechinger Christoph B. | Ribbon bonding |
| JP2006287064A (ja) * | 2005-04-01 | 2006-10-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007251076A (ja) * | 2006-03-20 | 2007-09-27 | Hitachi Ltd | パワー半導体モジュール |
| JP2008157753A (ja) * | 2006-12-25 | 2008-07-10 | Mitsubishi Electric Corp | 検査装置、アニール装置、および検査方法 |
| JP4775369B2 (ja) * | 2007-12-17 | 2011-09-21 | 富士電機株式会社 | 半導体チップ、半導体装置および製造方法 |
| JP5686128B2 (ja) * | 2012-11-29 | 2015-03-18 | トヨタ自動車株式会社 | 半導体装置 |
| JP6699111B2 (ja) * | 2015-08-18 | 2020-05-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20170084521A1 (en) * | 2015-09-18 | 2017-03-23 | Industrial Technology Research Institute | Semiconductor package structure |
| JP6462609B2 (ja) * | 2016-02-25 | 2019-01-30 | 株式会社東芝 | 半導体装置 |
| JP6750263B2 (ja) | 2016-03-18 | 2020-09-02 | 富士電機株式会社 | 電力用半導体モジュール |
| CN111819684A (zh) * | 2018-03-23 | 2020-10-23 | 三菱综合材料株式会社 | 电子组件安装模块 |
| DE112020001005T5 (de) | 2019-10-15 | 2021-11-11 | Fuji Electric Co., Ltd. | Halbleitermodul |
| CN114526642A (zh) * | 2022-01-21 | 2022-05-24 | 中国电子科技集团公司第四十三研究所 | 一种简易冲击片组件的制造方法 |
-
1999
- 1999-10-07 JP JP28642299A patent/JP3627591B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719100B2 (en) | 2005-09-29 | 2010-05-18 | Hitachi, Ltd. | Power semiconductor module with MOS chip |
| EP1898465A3 (en) * | 2006-09-11 | 2011-05-04 | Hitachi, Ltd. | Power semiconductor module |
| JP2008091801A (ja) * | 2006-10-05 | 2008-04-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110957A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3627591B2 (ja) | パワー半導体モジュールの製造方法 | |
| JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
| JP5384913B2 (ja) | 半導体装置およびその製造方法 | |
| TWI300619B (en) | Electronic device | |
| JP2006352080A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6084367B2 (ja) | 半導体装置 | |
| WO2017126344A1 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
| JP4136845B2 (ja) | 半導体モジュールの製造方法 | |
| WO2017187998A1 (ja) | 半導体装置 | |
| JP5031677B2 (ja) | 接合構造体の製造方法 | |
| JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| CN113808953A (zh) | 功率模块中不同元件的批量焊接 | |
| JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
| JP3262657B2 (ja) | ボンディング方法及びボンディング構造 | |
| JP4085563B2 (ja) | パワー半導体モジュールの製造方法 | |
| CN112786469A (zh) | 批量扩散焊接和通过批量扩散焊接生产的电子器件 | |
| JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
| JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP4508189B2 (ja) | 半導体モジュールの製造方法 | |
| JP2002009212A (ja) | 放熱構造体の製造方法 | |
| JP5120917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4403661B2 (ja) | 放熱板を用いた部品の実装構造及びその製造方法 | |
| US11756923B2 (en) | High density and durable semiconductor device interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3627591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |