JP4085563B2 - パワー半導体モジュールの製造方法 - Google Patents

パワー半導体モジュールの製造方法 Download PDF

Info

Publication number
JP4085563B2
JP4085563B2 JP2000253902A JP2000253902A JP4085563B2 JP 4085563 B2 JP4085563 B2 JP 4085563B2 JP 2000253902 A JP2000253902 A JP 2000253902A JP 2000253902 A JP2000253902 A JP 2000253902A JP 4085563 B2 JP4085563 B2 JP 4085563B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
lead frame
wiring board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000253902A
Other languages
English (en)
Other versions
JP2002076254A (ja
Inventor
竜彦 浅井
裕彦 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2000253902A priority Critical patent/JP4085563B2/ja
Publication of JP2002076254A publication Critical patent/JP2002076254A/ja
Application granted granted Critical
Publication of JP4085563B2 publication Critical patent/JP4085563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、配線基板上に半導体チップを搭載したパワー半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
パワー半導体モジュールの内で、各種モータの制御装置や電力変換器等に使用される、容量が0.5 ｋＷ〜5.5 ｋＷの汎用インバータのパワートランジスタモジュールには、配線の電気抵抗値を小さくし且つ優れた熱的特性を得るために銅合金製のリードフレームが使用されている。
【０００３】
図２は、このようなパワー半導体モジュールの従来例の構造を示す断面図である。
半導体チップ１としては、絶縁ゲート型バイポーラトランジスタ（通常、ＩＧＢＴという）等のパワー半導体チップが用いられる。半導体チップ１のコレクタ電極11には、放熱板３が高温半田層41によって接合されており、エミッタ電極12には、リードフレーム２の一端が、コレクタ電極11と同様に、高温半田層42によって接合されており、リードフレーム２の他端は配線基板５のリードフレーム用電極54に低温半田層62によって接合されている。放熱板３の下面は配線基板５のコレクタ側電極53に低温半田層61によって接合されている。
【０００４】
放熱板３は、その名称通りの定常的な熱放散機能に加えて、通電開始時における半導体チップ１の急激な温度上昇を緩和する機能をも兼ねることを要求される。そのため、放熱板３は、小さい熱抵抗で半導体チップ１に接合されるだけではなく、温度上昇を緩和させるために必要な熱容量をもつことを要求され、熱伝導性に優れ且つ比重の大きい銅で作成される。その厚さは２mm程度であり、その面積は半導体チップ１に比べて大きく、例えば半導体チップ１の約３倍の面積をもつ。放熱板３の面積を半導体チップ１の面積より大きくするのは、配線基板５への放熱面積を大きくして熱放散を良くするためであり、且つ熱容量を大きくするためでもある。
【０００５】
放熱板３の表面には、半田の濡れ性を良くするために、厚さ２〜３μm のニッケルメッキ層または厚さ２〜３μm のニッケルメッキ層と薄い金メッキ層の積層メッキ層が形成されている。金メッキ層はニッケルメッキ層の表面の酸化を防止し且つ半田の濡れ性をより良くするために形成される。
なお、半導体チップ１の電極にも、半田接合用の金属層、例えばニッケルメッキと金メッキの積層メッキ層が形成されている。
【０００６】
エミッタ電極12からの配線に使用されるリードフレーム２は、配線の電気抵抗値を小さくするのに加えて、放熱板の補助機能をも有する。このリードフレーム２にも、放熱板３と同様のメッキ層が形成されている。リードフレーム２の主成分は銅であるが、リードフレーム２が半田接合温度で軟化せず且つ水素脆化しないように、鉄、ニッケル、シリコン、亜鉛、銀、錫等が適量添加されている。
【０００７】
配線基板５はアルミ基板51をベースとし、その上に絶縁体層52が形成され、絶縁層52上にコレクタ側電極53及びリードフレーム用電極54等が形成されている。アルミ基板51が銅基板に置き換えられることもあり、アルミナや窒化アルミ等の絶縁体基板上に電極が形成されるものもある。なお、図が煩雑になるので、図２においては、ゲート電極やゲート電極用リードフレーム、このリードフレーム用の配線基板５の電極の図示を省略した。
【０００８】
図２の構成のパワー半導体モジュールの製造方法は以下の通りである。
まず、カーボン治具を用いた非酸化性雰囲気中での高温半田による半田接合工程で、放熱板３と半導体チップ１とリードフレーム２とが一体化される。この工程で一体化された全体を高温半田接合体という。次いで、低温半田のクリーム半田によるリフロー半田接合工程で、高温半田接合体の放熱板３及びリードフレーム２が、それぞれ配線基板５の銅製のコレクタ側電極53及びリードフレーム用電極54に半田接合され、図２の構造が完成する。
【０００９】
高温半田による半田接合工程の詳細は、以下の通りである。
カーボン治具に下から順に、放熱板３、半導体チップ１とほぼ同一形状で90重量％以上の鉛を含む高温半田板、半導体チップ１、半導体チップ１とほぼ同一形状で90重量％以上の鉛を含む前記同様の高温半田板、エミッタ電極用リードフレーム（図２では単にリードフレーム）２及びゲート電極用リードフレーム（図２には不図示）が位置合わせされて重ね合わされ、これらが水素窒素混合の非酸化性雰囲気内で加熱され、放熱板３と半導体チップ１とリードフレーム２等とが高温半田層41及び42等で接合される。この熱処理の際に、半導体チップ１上にセットされた高温半田板は、溶融してエミッタ電極12と不図示のゲート電極とに分かれ、それぞれをリードフレーム２等に半田接合する。
【００１０】
低温半田のクリーム半田によるリフロー半田接合工程は、以下の通りである。なお、ここでいう「低温半田」は、この工程における半田接合時に前記高温半田が溶融しない融点を有する半田のことである。
まず、配線基板５のコレクタ側電極53とリードフレーム用電極54との上に、低温半田にフラックスを混合してクリーム状にしたクリーム半田を印刷法等で塗布する。このクリーム半田層上に、上記の工程で高温半田によって一体化された高温半田接合体のリードフレーム２の端部及び放熱板３を位置合わせして搭載し、電気炉で熱処理して、印刷塗布したクリーム半田層による低温半田層61及び62を形成させ、放熱板３とコレクタ側電極53及びリードフレーム２とリードフレーム用電極54をそれぞれに半田接合する。図示していないゲート電極側も全く同様に低温半田層で半田接合される。このようにして図２に示される構造のパワー半導体モジュールが完成する。
【００１１】
【発明が解決しようとする課題】
上記の従来技術においては、使用する半田が高温半田と低温半田の２種類であり、これらの融点の異なる２種類の半田に対応した２つの半田接合工程を必要とするので、パワー半導体モジュールを製造するためのコストが多大となる。また、エミッタ電極及びゲート電極のそれぞれに高温半田で接合されたリードフレームが、後工程である低温半田によるリフロー半田接合工程での半田溶融によって、倒れたり接合不良を生じたり等の問題を生じる場合があり、安定性の高いモジュール構造が望まれている。
【００１２】
この発明の課題は、このような問題点を解消して、リードフレーム接合部の安定性が高く且つ安価なパワー半導体モジュールを製造するための製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記の従来技術の問題点を整理すると下記の通りとなる。
1. 使用する半田が高温半田と低温半田の２種類である。
2. リードフレームが安定し難い形状をしている。
3. 部品点数が多い。
【００１４】
これらの問題点に対処した結果として到達したのがこの発明である。すなわち、半導体チップのコレクタ電極にリードフレームを適用するように半導体チップを反転した構造として、リードフレームを１つとする。コレクタ電極は半導体チップの片面のほぼ全面を占める電極であり、同一面に他の電極をもたないので、リードフレームの形状を安定性に優れたコの字形とすることが容易であり、且つ、リードフレームの幅や面積を大きくすることも容易である。その結果、放熱板の機能をリードフレームに兼ねさせて放熱板を無くすることができる。放熱板が無くなり、且つリードフレームを安定性の良いコの字形にすることによって、使用する半田を１種類とすることが可能となる。放熱板が無くなり、リードフレームが１つとなり、半田が１種類となることで、部品点数が大幅に少なくなる。
【００１５】
以下において、課題の解決手段を請求項毎に説明する。
【００１７】
請求項１ないし３の発明は、パワー半導体モジュールの製造方法であって、半導体チップと、その半導体チップを搭載する配線基板と、配線基板側とは反対側の半導体チップの電極を配線基板の電極に接続するためのリードフレームと、によって構成されるパワー半導体モジュールを製造するための製造方法である。
そして、請求項１ないし２の発明は、半導体チップのエミッタ電極及びゲート電極を配線基板のエミッタ用電極及びゲート用電極のそれぞれに直接にリフロー半田接合処理によって半田接合し、半導体チップのコレクタ電極を、コの字形の両先端部の面を配線基板の面と同一平面になるように曲げられた形状のリードフレームにリフロー半田接合処理によって半田接合し、曲げられたリードフレームの両先端部を配線基板のコレクタ用電極にリフロー半田接合処理によって半田接合するものである。
また、請求項３の発明は、半導体チップのエミッタ電極及びゲート電極を配線基板のエミッタ用電極及びゲート用電極のそれぞれに直接にリフロー半田接合処理によって半田接合し、半導体チップのコレクタ電極を、コの字形の両先端部の面を配線基板の面と同一平面になるように曲げられた形状のリードフレームに半田接合し、曲げられたリードフレームの両先端部を配線基板のコレクタ用電極にリフロー半田接合処理によって半田接合するものである。
半導体チップのエミッタ電極及びゲート電極は配線基板に直接半田接合されるので、リードフレームとしては、半導体チップのコレクタ電極に半田接合されるコレクタ電極用リードフレームだけとなる。このリードフレームは、両先端部の面を配線基板の面と同一平面になるように曲げられたコの字形をしており、この両先端部が配線基板のコレクタ用電極に半田接合されるので、パワー半導体モジュールにおいて、このリードフレームは安定で倒れる心配はない。また、リードフレームの表面積と熱容量とを所定値以上に設定することが容易であるから、このリードフレームに放熱板の機能を兼ねさせることができ、パ ワー半導体モジュールにおいて、放熱板が不要となる。更に、リードフレームの安定性がよいので、２種類の半田による温度の異なる２段階の半田接合を必要としなくなる。
請求項１の発明においては、さらに、半導体チップの電極に予備半田層を形成する予備半田工程と、配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極を位置合わせして半導体チップを搭載し、半導体チップのコレクタ電極上に半田板を搭載し、リードフレームの両先端部を配線基板のコレクタ用電極上に塗布されたクリーム半田層に位置合わせして、リードフレームを前記半田板上に搭載する部材セット工程と、前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、半導体チップのコレクタ電極とリードフレームとの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、を有するものとしている。
【００１８】
上述したように、放熱板が不要になったこと及び安定性のよいリードフレームが使用できること等によって、１種類の半田で半田接合することが可能となり、電極に予備半田された半導体チップを用いることと合わせて、１回のリフロー半田接合工程でパワー半導体モジュールを製造することができるようになる。
【００１９】
請求項２の発明においては、さらに、配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極を位置合わせして半導体チップを搭載し、半導体チップのコレクタ電極上に半田接合用フラックスを塗布された半田板を搭載し、リードフレームの両先端部を配線基板のコレクタ用電極上に形成されたクリーム半田層に位置合わせして、リードフレームを前記半田板上に搭載する部材セット工程と、前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、半導体チップのコレクタ電極とリードフレームとの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、を有するものとしている。
【００２０】
配線基板の電極上にクリーム半田層を塗布し、且つ半導体チップのコレクタ電極上にセットする半田板に半田接合用ペーストを塗布することによって、半導体チップの電極に予備半田を施さなくても、１回のリフロー半田接合工程でパワー半導体モジュールを製造することができる。
請求項３の発明においては、さらに、半導体チップのエミッタ電極及びゲート電極に予備半田層を形成し、同時に半導体チップのコレクタ電極にリードフレームを半田接合する予備半田兼リードフレーム半田接合工程と、配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極とリードフレームの両先端部とを位置合わせして、前記予備半田兼リードフレーム半田接合工程で予備半田され且つ一体化された半導体チップ及びリードフレームを搭載する部材セット工程と、前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、を有するものとしている。
【００２１】
この発明は、請求項１の発明における予備半田工程が、予備半田兼リードフレーム半田接合工程に置き換えられ、予備半田され且つリードフレームを半田接合された半導体チップが１回のリフロー半田接合工程で配線基板に半田接合されるものである。
【００２２】
【発明の実施の形態】
この発明によるパワー半導体モジュールの製造方法の実施の形態について参考例及び実施例を用いて説明する。
なお、従来技術と同じ機能の部分には同じ部号を用いる。
まず最初に、この発明によるパワー半導体モジュールの参考例について説明する。
【００２３】
〔パワー半導体モジュールの参考例〕
図１は、この発明によるパワー半導体モジュールの参考例の構造を示す断面図である。
この参考例の特徴は、(1) 半導体チップ１のエミッタ電極12及びゲート電極13が直接に配線基板5aに半田接合され、コレクタ電極11がリードフレーム2aによって配線基板5aに接続されていることであり、(2) リードフレーム2aは、半導体チップ１が発生する熱を放熱するのに必要な熱伝導性及び面積と、通電開始時の急激な温度上昇を緩和するための熱容量とをもち、且つコの字形の両先端部を直角に外側に折り曲げられて、両先端部が配線基板の面と同一面になるような形状をしていることであり、(3) このリードフレーム2aの採用で放熱板が不要になったことである。
【００２４】
図１によって、参考例の構造をより詳しく説明する。配線基板5aの表面には、半導体チップ１のエミッタ電極12及びゲート電極13を直接半田接合するためのエミッタ用電極56及びゲート用電極57と、半導体チップ１のコレクタ電極11に半田接合されたリードフレーム2aの両先端部が半田接合される２箇所のリードフレーム用電極55とが形成されている。配線基板5aは、厚さ約２mmのアルミ基板51をベースとし、その上に形成された厚さ約70μm の絶縁体層52と、絶縁体層52上に形成された上記のエミッタ用電極56等とで構成されている。電極56等の厚さは約20μm である。配線基板5aのアルミ基板51は銅基板に置き換えられることがあり、更には、アルミナや窒化アルミ等の熱伝導性に優れた絶縁体基板上に電極が形成される構造の配線基板もある。
【００２５】
半導体チップ１は、エミッタ電極12及びゲート電極13を配線基板5a側に向けて配線基板5aに搭載されており、エミッタ電極12及びゲート電極13は、エミッタ用半田層71及びゲート用半田層72によってそれぞれに配線基板5aのエミッタ用電極56及びゲート用電極57に直接半田接合されている。一方、反対面側のコレクタ電極11にはリードフレーム2aの中央部がコレクタ用半田層81によって半田接合されている。半田層71や81等の厚さは約150 μm である。
【００２６】
リードフレーム2aは、前述したように、コの字形の両先端部を直角に外側に折り曲げられた形状をしており、その幅は半導体チップ１を完全に覆う大きさをもち、その厚さは0.2 〜0.5 mmであり、その面積は半導体チップ１の面積の５倍以上に設定されている。これらの値は、従来技術における放熱板の機能をリードフレーム2aに兼ねさせて放熱板を不要とするための条件や加工性から決められるものである。リードフレーム2aの素材は、銅が主成分であるが、半田接合温度で軟化せず且つ水素脆化しないように、鉄、ニッケル、シリコン、亜鉛、銀、錫等を適量添加されたものである。リードフレーム2aの表面には半田の濡れ性を良くするために、厚さ２〜３μm のニッケルメッキ層または厚さ２〜３μm のニッケルメッキ層と薄い金メッキ層の積層メッキ層が形成されている。金メッキ層はニッケルメッキ層の表面の酸化を防止し且つ半田の濡れ性をより良くするために形成される。素材の成分や表面のメッキ層は従来技術と同じである。このようなリードフレーム2aの両先端部が、リードフレーム用半田層73によって配線基板5aの２箇所のリードフレーム用電極55に半田接合されている。半田層73の厚さは約150 μm である。
【００２７】
以上に説明した半田接合部に使用されている半田は、錫を主成分として３〜５重量％の銀と0.5 〜1.0 重量％の銅を含む半田（以下ではSnAgCu系半田という）であり、鉛を含まないので、半田接合工程が環境にやさしい製造工程となる。但し、この発明は、この半田に限定されるものではない。
前述したこの参考例の特徴から明らかなように、この参考例のリードフレーム2aは幅が広く且つ外側に直角に曲げられた両先端部で保持されるので、安定性に優れており、半田接合工程で倒れたり位置ずれしたりする心配がないので、従来技術のように高温半田と低温半田とを使い分ける必要がなく、１種類の半田で半田接合することが可能である。放熱板が不要であることと合わせて、製造工程が簡略化し、且つ部品点数も少なくなって、製造工数及び直材費を低減することができ、且つ薄型化することができた。
【００２８】
なお、上記の参考例においては、リードフレーム2aの両先端部は外側に直角に曲げられているが、内側に曲げられることも可能である。また、コの字の２箇所の曲部の角度が直角でない場合には、その角度に合わせて、曲げる角度を調整することが必要である。必要なことは、リードフレーム2aの両先端部の面が、配線基板5aの面と同一平面になるように曲げられることである。但し、直角の場合が小型化のためには最も適している。
【００２９】
次に、このパワー半導体モジュールの製造方法の実施例について説明する。
〔製造方法の第１の実施例〕
図３は製造方法の第１の実施例を示し、（ａ）はクリーム半田印刷工程を示す断面図、（ｂ）は部品セット工程を示す断面図、（ｃ）はリフロー半田接合工程後の状態を示す断面図である。
【００３０】
この実施例においては、図３には示していないが、半導体チップ１のコレクタ電極11等の３つの電極にはSnAgCu系半田が予備半田されている。予備半田層は、半導体チップ１の各電極に半田板を接触させて非酸化性雰囲気内で熱処理して形成される。一方、配線基板5aのエミッタ用電極56、ゲート用電極及びリードフレーム用電極55には、SnAgCu系半田のクリーム半田層711 、721 及び731 が印刷法等で塗布され〔図３（ａ）〕、このクリーム半田層711 及び721 に半導体チップ１のエミッタ電極12及びゲート電極13がそれぞれに位置合わせされて、配線基板5a上に半導体チップ１が搭載され、半導体チップ１のコレクタ電極11上に、半導体チップ１と同一形状でSnAgCu系半田のコレクタ用半田板811 が搭載され、更に、リードフレーム2aの両先端部が配線基板5aの２箇所のクリーム半田層731 に位置合わせされ、その中央部が半導体チップ１のコレクタ電極11上に位置決めされて、リードフレーム2aがコレクタ用半田板811 上に搭載される〔図３（ｂ）〕。
この状態で、不活性雰囲気内または大気中で加熱（リフロー半田接合処理）されて、図３（ｃ）に示す状態となる。すなわち、半導体チップ１のコレクタ電極11、エミッタ電極12及びゲート電極13が、それぞれに、コレクタ電極用半田層81、エミッタ電極用半田層71及びゲート電極用半田層72によって、リードフレーム2a、配線基板5aのエミッタ用電極56及びゲート用電極57に半田接合され、リードフレーム2aの両先端部がリードフレーム用半田層73によって配線基板5aのリードフレーム用電極55に半田接合される。
【００３１】
このように、この実施例によれば、半導体チップ１に予備半田しておくことによって、１回のリフロー半田接合工程でパワー半導体モジュールを製造することができ、全ての半田接合部を同一組成の半田とすることができる。
〔製造方法の第２の実施例〕
この実施例は、第１の実施例において、半導体チップ１に予備半田層を形成せず、コレクタ用半田板811 に半田接合用ペーストを塗布するものであり、図３によって説明することができる。
【００３２】
製造工程としては、まず、配線基板5aの電極55、56及び57に、SnAgCu系半田のクリーム半田層711 、721 及び731 が印刷法等で塗布され〔図３（ａ）〕、このクリーム半田層711 及び721 に半導体チップ１のエミッタ電極12及びゲート電極13が位置合わせされて、配線基板5a上に半導体チップ１が搭載され、半導体チップ１のコレクタ電極11上に、半導体チップ１と同一形状でSnAgCu系半田のコレクタ用半田板811 が半田接合用フラックスを塗布されて載せられ、更に、リードフレーム2aの両先端部が配線基板5aの２箇所のクリーム半田層731 に位置合わせされ、その中央部が半導体チップ１のコレクタ電極11上に位置決めされて、リードフレーム2aがコレクタ用半田板811 上に搭載される〔図３（ｂ）〕。この状態で、不活性雰囲気内または大気中で加熱されて（リフロー半田接合処理）、図３（ｃ）に示す状態となる。
【００３３】
配線基板5a上にはクリーム半田層711 等が印刷され、コレクタ用半田板811 には半田接合用フラックスが塗布されるので、半導体チップ１の電極には予備半田層が形成されていなくても確実に半田接合される。
〔製造方法の第３の実施例〕
この実施例は、図４に示すように、第１の実施例における不図示の予備半田工程を予備半田兼リードフレーム半田接合工程に置き換え、この工程で一体化された半導体チップ１及びリードフレーム2aをリフロー半田接合するものである。図４において、（ａ）はカーボン治具への半田板のセット状態を示す断面図、（ｂ）は全部品をセットした状態を示す断面図、（ｃ）は非酸化性雰囲気炉で熱処理した後の状態を示す断面図である。
【００３４】
カーボン治具９の所定の位置にエミッタ用半田板712 及びゲート用半田板722 をセットし〔図４（ａ）〕、その上に半導体チップ１のエミッタ電極12及びゲート電極13を位置合わせして半導体チップ１を搭載し、半導体チップ１のコレクタ電極11上にコレクタ用半田板811 を搭載し、最後にリードフレーム2aをカーボン治具９で位置合わせしてその中央部をコレクタ用半田板811 上に搭載する〔図４（ｂ）〕。これらを水素窒素混合の非酸化性雰囲気炉で熱処理すると、リードフレーム2aに半導体チップ１がコレクタ電極11側で半田接合され、半導体チップ１のエミッタ電極12及びゲート電極13上にはそれぞれエミッタ用予備半田層713 及びゲート用予備半田層723 が形成される〔図４（ｃ）〕。このようにして一体化され且つ予備半田されたリードフレーム及び半導体チップが、図３（ａ）と同様にクリーム半田層711 等を印刷された配線基板5a上に搭載され、リフロー半田接合されて、図１に示したパワー半導体モジュールが完成する。
【００３５】
なお、上記参考例及び実施例の説明においては、使用する半田を環境にやさしいSnAgCu系半田としたが、必要に応じて、鉛錫系の半田等の他の組成の半田に置き換えることも容易である。
【００３６】
【発明の効果】
請求項１ないし３の発明によれば、半導体チップのエミッタ電極及びゲート電極は配線基板に直接半田接合されるので、リードフレームとしては、半導体チップのコレクタ電極に半田接合されるコレクタ電極用リードフレームだけがあればよい。このリードフレームは、両端を配線基板の面と同一平面になるように曲げられたコの字形をしており、その両端が配線基板のコレクタ用電極に半田接合されるので、パワー半導体モジュールにおいて、このリードフレームは安定で倒れる心配がなく、且つリードフレームの表面積と熱容量とを所定値以上に設定することが容易であるから、このリードフレームに放熱板の機能を兼ねさせることができ、放熱板が不要となる。また、リードフレームの安定性がよいので、２種類の半田による温度の異なる２段階の半田接合を必要としない。したがって、リードフレーム接合部の安定性が高くなり、部品数が削減され、工程が簡略化し、モジュールが薄型化する。
【００３７】
請求項１の発明によれば、電極に予備半田された半導体チップを用いて１回のリフロー半田接合工程でパワー半導体モジュールを製造することができるので、処理温度の異なる半田接合工程が不要となり、製造工程が簡略化して、製造工数を低減することができる。
請求項２の発明によれば、配線基板の電極上にクリーム半田層を形成し、半導体チップのコレクタ電極上にセットする半田板に半田接合用フラックスを塗布するので、半導体チップの電極に予備半田しておく必要がなく、且つ１回のリフロー半田接合工程でパワー半導体モジュールを製造することができるので、製造工数をより低減することができる。
【００３８】
請求項３の発明によれば、請求項１の発明における予備半田工程が、予備半田兼リードフレーム半田接合工程に置き換えられ、予備半田され且つリードフレームを半田接合された半導体チップが１回のリフロー半田接合工程で配線基板に半田接合されるが、リードフレームの安定性がよいので、リフロー半田接合工程において、リードフレームと半導体チップとの接合不良が発生することがなく、リードフレーム接合部の安定性が高い。
【図面の簡単な説明】
【図１】 この発明によるパワー半導体モジュールの参考例の構造を示す断面図
【図２】 パワー半導体モジュールの従来例の構造を示す断面図
【図３】 パワー半導体モジュールの実施例の製造方法の第１の実施例を示し、（ａ）はクリーム半田印刷工程を示す断面図、（ｂ）は部品セット工程を示す断面図、（ｃ）はリフロー半田接合工程後の状態を示す断面図
【図４】 製造方法の第３の実施例を示し、（ａ）はカーボン治具への半田板のセット状態を示す断面図、（ｂ）は全部品をセットした状態を示す断面図、（ｃ）は非酸化性雰囲気炉で熱処理した後の状態を示す断面図
【符号の説明】
１ 半導体チップ
11 コレクタ電極 12 エミッタ電極
13 ゲート電極
２, 2a リードフレーム
３ 放熱板
41, 42 高温半田層
５, 5a 配線基板
51 アルミ基板 52 絶縁体層
53 コレクタ側電極
54, 55 リードフレーム用電極
56 エミッタ用電極 57 ゲート用電極
61, 62 低温半田層
71 エミッタ用半田層
711 エミッタ用クリーム半田層
712 エミッタ用半田板
713 エミッタ用予備半田層
72 ゲート用半田層
721 ゲート用クリーム半田層
722 ゲート用半田板
723 ゲート用予備半田層
73 リードフレーム用半田層
731 リードフレーム用クリーム半田層
81 コレクタ用半田層
811 コレクタ用半田板

Claims (3)

  1. 半導体チップと、その半導体チップを搭載する配線基板と、配線基板側とは反対側の半導体チップの電極を配線基板の電極に接続するためのリードフレームと、によって構成されるパワー半導体モジュールを製造するための製造方法において、
    半導体チップのエミッタ電極及びゲート電極を配線基板のエミッタ用電極及びゲート用電極のそれぞれに直接にリフロー半田接合処理によって半田接合し、半導体チップのコレクタ電極を、コの字形の両先端部の面を配線基板の面と同一平面になるように曲げられた形状のリードフレームにリフロー半田接合処理によって半田接合し、曲げられたリードフレームの両先端部を配線基板のコレクタ用電極にリフロー半田接合処理によって半田接合するものであって、
    半導体チップの電極に予備半田層を形成する予備半田工程と、
    配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、
    塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極を位置合わせして半導体チップを搭載し、半導体チップのコレクタ電極上に半田板を搭載し、リードフレームの両先端部を配線基板のコレクタ用電極上に塗布されたクリーム半田層に位置合わせして、リードフレームを前記半田板上に搭載する部材セット工程と、
    前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、半導体チップのコレクタ電極とリードフレームとの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、
    を有することを特徴とするパワー半導体モジュールの製造方法。
  2. 半導体チップと、その半導体チップを搭載する配線基板と、配線基板側とは反対側の半導体チップの電極を配線基板の電極に接続するためのリードフレームと、によって構成されるパワー半導体モジュールを製造するための製造方法において、
    半導体チップのエミッタ電極及びゲート電極を配線基板のエミッタ用電極及びゲート用電極のそれぞれに直接にリフロー半田接合処理によって半田接合し、半導体チップのコレクタ電極を、コの字形の両先端部の面を配線基板の面と同一平面になるように曲げられた形状のリードフレームにリフロー半田接合処理によって半田接合し、曲げられたリードフレームの両先端部を配線基板のコレクタ用電極にリフロー半田接合処理によって半田接合するものであって、
    配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、
    塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極を位置合わせして半導体チップを搭載し、半導体チップのコレクタ電極上に半田接合用フラックスを塗布された半田板を搭載し、リードフレームの両先端部を配線基板のコレクタ用電極上に形成されたクリーム半田層に位置合わせして、リードフレームを前記半田板上に搭載する部材セット工程と、
    前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、半導体チップのコレクタ電極とリードフレームとの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、
    を有することを特徴とするパワー半導体モジュールの製造方法。
  3. 半導体チップと、その半導体チップを搭載する配線基板と、配線基板側とは反対側の半導体チップの電極を配線基板の電極に接続するためのリードフレームと、によって構成さ れるパワー半導体モジュールを製造するための製造方法において、
    半導体チップのエミッタ電極及びゲート電極を配線基板のエミッタ用電極及びゲート用電極のそれぞれに直接にリフロー半田接合処理によって半田接合し、半導体チップのコレクタ電極を、コの字形の両先端部の面を配線基板の面と同一平面になるように曲げられた形状のリードフレームに半田接合し、曲げられたリードフレームの両先端部を配線基板のコレクタ用電極にリフロー半田接合処理によって半田接合するものであって、
    半導体チップのエミッタ電極及びゲート電極に予備半田層を形成し、同時に半導体チップのコレクタ電極にリードフレームを半田接合する予備半田兼リードフレーム半田接合工程と、
    配線基板の電極上にクリーム半田層を塗布するクリーム半田層塗布工程と、
    塗布されたクリーム半田層上に、半導体チップのエミッタ電極及びゲート電極とリードフレームの両先端部とを位置合わせして、前記予備半田兼リードフレーム半田接合工程で予備半田され且つ一体化された半導体チップ及びリードフレームを搭載する部材セット工程と、
    前記部材セット工程で各部材がセットされた状態で、半導体チップのエミッタ電極及びゲート電極と配線基板のエミッタ用電極及びゲート用電極とのそれぞれの間、および、リードフレームの両先端部と配線基板のコレクタ用電極との間を、それぞれ、熱処理によって半田接合するリフロー半田接合処理を行なうリフロー半田接合工程と、
    を有することを特徴とするパワー半導体モジュールの製造方法。
JP2000253902A 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法 Expired - Fee Related JP4085563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000253902A JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000253902A JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2002076254A JP2002076254A (ja) 2002-03-15
JP4085563B2 true JP4085563B2 (ja) 2008-05-14

Family

ID=18742931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000253902A Expired - Fee Related JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4085563B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199365B2 (en) 2017-02-09 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491244B2 (ja) 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
US7692316B2 (en) 2004-10-01 2010-04-06 International Rectifier Corporation Audio amplifier assembly
DE112005002899B4 (de) * 2004-11-23 2016-11-17 Siliconix Inc. Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP6338937B2 (ja) * 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
WO2018211680A1 (ja) 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199365B2 (en) 2017-02-09 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor module

Also Published As

Publication number Publication date
JP2002076254A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JP2716336B2 (ja) 集積回路装置
US8975117B2 (en) Semiconductor device using diffusion soldering
US20120106109A1 (en) Power module using sintering die attach and manufacturing method thereof
JP4226200B2 (ja) 半導体装置およびその製造方法
JPH0810716B2 (ja) 電子パッケージ
JP4539980B2 (ja) 半導体装置およびその製造方法
JP6206494B2 (ja) 半導体装置
JP3627591B2 (ja) パワー半導体モジュールの製造方法
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP7215206B2 (ja) 半導体装置の製造方法
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
JP3284811B2 (ja) 半田接合方法および半導体製造治具と半導体装置の製造方法
JP2002231883A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP3841007B2 (ja) 半導体装置
JP7107199B2 (ja) 半導体装置
JP2008294390A (ja) モジュール構成
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP2002164484A (ja) パワー回路
JP5418654B2 (ja) 半導体装置
JP2000183113A (ja) 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法
JP3446829B2 (ja) 半導体装置
US11756923B2 (en) High density and durable semiconductor device interconnect
JP7322369B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4085563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees