JP3284811B2 - 半田接合方法および半導体製造治具と半導体装置の製造方法 - Google Patents

半田接合方法および半導体製造治具と半導体装置の製造方法

Info

Publication number
JP3284811B2
JP3284811B2 JP02642195A JP2642195A JP3284811B2 JP 3284811 B2 JP3284811 B2 JP 3284811B2 JP 02642195 A JP02642195 A JP 02642195A JP 2642195 A JP2642195 A JP 2642195A JP 3284811 B2 JP3284811 B2 JP 3284811B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor
weight
pressure
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02642195A
Other languages
English (en)
Other versions
JPH07307354A (ja
Inventor
文明 桐畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP02642195A priority Critical patent/JP3284811B2/ja
Priority to US08/402,172 priority patent/US5669546A/en
Priority to EP95301735A priority patent/EP0673060B1/en
Priority to DE69529583T priority patent/DE69529583T2/de
Publication of JPH07307354A publication Critical patent/JPH07307354A/ja
Application granted granted Critical
Publication of JP3284811B2 publication Critical patent/JP3284811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、産業用および車両駆
動用インバータなどの電力変換装置に適用される絶縁ゲ
ートバイポーラトランジスタ（以下ＩＧＢＴと略す）、
バイポーラジャンクショントランジスタ（以下ＢＪＴと
略す）、ＭＯＳ形電界効果トランジスタ（以下ＭＯＳＦ
ＥＴと略す）、ゲートターンオフサイリスタ（以下ＧＴ
Ｏと略す）、ダイオードなどの平型半導体装置の中に組
み込まれている半導体チップと電極板との半田接合に関
する。
【０００２】
【従来の技術】半導体装置においては、市場の要求から
大容量化へと向かってきている。このような中で、電流
容量の増加を図るために複数個の半導体チップを同一パ
ッケージ内に集積したモジュール構造が採用されてい
る。ところで、ＩＧＢＴのようなＭＯＳ制御デバイスで
は、半導体チップの一主面上にエミッタ電極とゲート電
極とが並んで作られている。このためＩＧＢＴチップを
パッケージ容器に組み込む場合に、下面側に作られたコ
レクタは、ＩＧＢＴチップを放熱体兼用の金属電極板上
に半田接合にてマウントして外部に引き出すことができ
るが、上面側のエミッタ電極とゲート電極は別々に外部
導出端子を介して引き出す必要があるので半田接合でき
ない。そこで、従来のパッケージ組み立て構造では、前
記放熱体兼用の金属電極板とともにパッケージ容器の上
面側にエミッタ電極と外部導出端子との間に線径３００
μｍ程度のアルミニウム導線をワイヤボンディグして引
き出すようにしている。
【０００３】ここで前記した従来の組立構造ではコレク
タ側からの放熱はできるが、エミッタ側からの放熱はほ
とんど行われないために電流容量が大幅に制限される。
また、大電流容量のものではエミッタ電極に接続したボ
ンディングワイヤの本数も多くなり、特に複数個のＩＧ
ＢＴを同一パッケージに組み込んでモジュール化した構
成ではワイヤ本数が数１００本におよぶため、内部配線
インダクタンスが増大し、これがもとでＩＧＢＴのスイ
ッチング動作時に大きなサージが発生するといった問題
があり、信頼性的な問題などへも派生する。
【０００４】一方、前記の組立構造による放熱性、配線
インダクタンスの問題解消を狙いに、平型半導体と同様
にＩＧＢＴを平型パッケージに組み込み、その主面に形
成されたエミッタ電極膜、コレクタ電極膜をそれぞれパ
ッケージの上下面に露出する電極板に面接触させて引き
出すようにすることが考えられる。しかしながら、ＩＧ
ＢＴチップはゲート電極膜の上に絶縁層を介してエミッ
タ電極膜が延長して覆うように作られているために、チ
ップの全面域でエミッタ電極にパッケージ側の電極板を
加圧接触させると、ゲート電極に加圧力が加わって歪み
の生じるおそれがあり、実用に供し得なかった。
【０００５】そこで特願平５−１８４２７１に示された
ようなエミッタ側のＭＯＳ構造を具備せず電流通路と放
熱のために集電極部を持つＭＯＳ制御構造デバイスを適
用することにより、ＭＯＳ制御電極に不当な加圧力を加
えること無しに加圧接触が達成できることがわかった。
しかしながら、複数個のチップを均等に加圧接触させる
必要があるので、チップを含めたそれぞれの構成部品要
素の厚さおよび平行度のばらつきを極力小さな値に抑え
なければ、信頼性、放熱性、電気的特性に多大な悪影響
を及ぼすことが、実験、シュミレーション等によりわか
っている。
【０００６】図４は従来のＩＧＢＴ半導体チップと下方
側共通電極板との半田接合方法を示す断面図である。ニ
ッケル（Ｎｉ）メッキなどの表面処理を施した銅（Ｃ
ｕ）やモリブデン（Ｍｏ）などからなる共通電極板１の
上に半田シート２および金（Ａｕ）蒸着などの裏面処理
を施した半導体チップ３を位置決めガイド４を配置した
被接合体１０が、半田接合炉６の中にベルトコンベア７
により搬送される。
【０００７】半田接合炉６は、使用する半田材がその融
点温度以上になるように温度調節されるとともに、半田
時に金属表面および半田を酸化から保護して良好な接合
を得るために、雰囲気が窒素（Ｎ2 ) や水素（Ｈ2 ）ガ
スの還元性雰囲気になるようにガスフローの状態にして
ある。半田接合炉６を被接合体１０が通過する際に、半
田が溶かされ半導体チップ３が共通電極板１に接合され
る。被接合体１０が冷却された後、半田接合された半導
体チップ３の表面に主電流通電用およびゲート制御用
の、例えば、アルミニウム（Ａｌ）ワイヤーをボンディ
ングして、半導体装置となす。
【０００８】
【発明が解決しようとする課題】図４に示した従来の半
田接合方法では、平型構造とするのに対して次のような
問題がある。 溶けた半田の上に半導体チップが自重で載っているだ
けで、溶けた半田の表面張力のため半導体チップは使用
する半田シートの厚さ程度は傾いて接合されるために、
半導体チップを加圧接触する場合チップに局所的な応力
が掛かりチップが割れる。
【０００９】平坦に半田接合をしようとして荷重を半
導体チップにかけると、溶けた半田が流れ出してしま
う。 接合炉は開管式で還元性ガスのフローのため、接合雰
囲気の制御が不十分で、半田接合されない局所的な領域
（以下ボイドと記す）が発生しやすく電気的熱特性が低
下する。
【００１０】この発明は、半導体チップを共通電極板に
対して平坦でボイドレスの状態で半田接合するだけでな
く、厚さばらつきのある複数個の半導体チップを同時に
平坦でかつボイドレスの状態で半田接合し、加圧接触可
能にし、放熱性、配線インダクタンスの問題を解消でき
る半導体製造治具及びその治具を用いた半導体装置の製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、複数の半導体
チップ、電極板およびこの両者間に介在する半田がそれ
ぞれ所定の厚さを有するように半田接合する方法であっ
て、複数の半導体チップと電極板との間に介在する半田
を、半田の液相と固相の２相共存状態となる２８８℃か
ら３０８℃の範囲に加熱して１ｋｇ／ｃｍ2ないし２０
ｋｇ／ｃｍ2の加圧力で加圧接合することとする。半田
材料としては、鉛（Ｐｂ）９０．０重量％と錫（Ｓｎ）
１０．０重量％から鉛（Ｐｂ）９８．０重量％と錫（Ｓ
ｎ）２．０重量％の範囲のものを用いることとする。半
導体チップがＩＧＢＴであることとする。また、複数の
半導体チップをそれぞれほぼ同一の高さに形成された該
半導体チップより表面積の小さい凸部形状の電極部材の
表面に、この両者間に介在する半田が所定の厚さを有す
るように半田接合する方法であって、半導体チップと凸
部形状の電極部材の表面との間に介在する半田を、半田
の液相と固相の２相共存状態となる２８８℃から３０８
℃の範囲に加熱して１ｋｇ／ｃｍ2ないし２０ｋｇ／ｃ
ｍ2の加圧力で加圧接合する製造治具として、両主面に
それぞれ主電極膜が形成された半導体チップの複数個を
いずれか一方の主面を下にして下方側電極板上にそれぞ
れ半田を介して並べこれらの半導体チップの上面上にそ
れぞれ上方側共通電極板と各半導体チップとのコンタク
ト用金属端子板を備えてなる被接合体を平坦に接合する
ための半導体製造治具であって、一対からなる平坦な発
熱板とこれら両発熱板の内側にそれぞれ接着される一対
の平坦な均熱板とこれらの板により前記被接合体の両面
を挟んで積層体とした際これら積層体の側面を囲む筒状
容器とを備え、該筒状容器の両端と前記両発熱板の周囲
との間を前記筒状容器の軸方向に稼働部分を有する環状
の結合板により気密に結合した半導体製造治具により接
合を行う。接合方法は、前記半導体製造治具の均熱板の
間に被接合体を挟み込み、容器中を還元性雰囲気にし、
外部加熱装置により発熱板を加熱して被接合体中の半田
を均等に加熱し、所定の温度に達したら、上下方向より
発熱板に圧力を加えることにより下方側共通電極板に各
半導体チップを接合する。また前記半田の加熱温度を半
田の液相・固相間の温度領域に加熱して下方側電極板に
各半導体チップを接合する。また半田材料は鉛（Ｐｂ）
９０．０重量％と錫（Ｓｎ）１０．０重量％から鉛（Ｐ
ｂ）９８．０重量％と錫（Ｓｎ）２．０重量％の範囲の
ものを用いることとする。
【００１２】
【作用】接合材として鉛（Ｐｂ）９０．０重量％と錫
（Ｓｎ）１０．０重量％のものから鉛（Ｐｂ）９８．０
重量％と錫（Ｓｎ）２．０重量％の範囲の半田を適用
し、この半田を液相ー固相の２相共存状態の温度に加熱
することで、固い固体の状態でもなく溶けた液体の状態
でもなく、粘土状であり加圧により容易に変形するた
め、平坦な金属板により上下両面から加圧接合すること
により被接合材の各構成部材の誤差を半田によって補正
することができる。このことにより主電流通電用電極を
コンタクト端子により引き出すことができるためワイヤ
により引き出す必要がなくなりワイヤにより引き出す電
極はゲート電極だけになり内部配線によるインダクタン
スが減少する。また各コンタクト端子の高さが揃うため
加圧接触しても半導体チップが破損することがなく、上
下両面から電極板により加圧接触可能となり放熱性が向
上する。
【００１３】さらに前記した半導体製造治具により接合
を行うことにより、気密容器内で還元性雰囲気中で接合
を行うことができるため、接合表面および半田の酸化を
防ぐことができる。また接合を加圧により行うことがで
きるため、ボイドの発生がなくなり電気・熱特性が向上
する。
【００１４】
【実施例】図１は本発明の一実施例の半導体チップの加
圧半田接合のための治具の断面図であり、真鍮からなる
均熱板１１、カーボンから成る発熱板１２、気密チェン
バー１３、、プレス１４、耐熱ガラス１５、Ｏリング１
６からなる。被接合体１０はその周辺の拡大断面図であ
る図２に示すコンタクト端子５，半導体チップ３，半田
シート２及び共通電極板１からなるものである。発熱板
１２は高周波誘導により加熱され、この発熱板１２の発
熱により均熱板１１が加熱される。均熱板１１は面全体
で±１℃以内の均熱性が得られるため、被接合体１０を
均等に加熱でき、半田シート２を液相と固相の２相共存
状態となる温度に加熱制御できる。また耐熱ガラス１
５、Ｏリング１６により治具を気密に保持し、被接合体
１０を窒素ガスなどの還元性雰囲気中で半田接合するこ
とができる。Ｏリング１６は気密を保持するものであ
り、これと同様の効果を得ることができるもの例えばベ
ローなどでもよい。
【００１５】図３に、本実施例で使用した半田シートの
厚さの加圧による変化を示す。半田の組成は、鉛（Ｐ
ｂ）９２．５重量％と錫（Ｓｎ）７．５重量％のもの
で、液相ー固相の２相共存状態となる温度は２８８℃か
ら３０８℃の範囲にある。加圧力をパラメータにして半
田シートの厚さの変化を実験したところ、加圧力として
１kg/ cm2乃至20kg/ cm2の範囲であれば、温度範囲２８
８℃から３０８℃の間でコンタクト端子５、半導体チッ
プ３および下方側共通電極板１の厚さのばらつきに起因
する被接合体１０の高さのばらつきを、液相−固相の２
相共存温度に加熱された半田の加圧変形により補償でき
ることがわかった。また本原理に基づけば、半田材料と
して鉛（Ｐｂ）９０．０重量％と錫（Ｓｎ）１０．０重
量％のものから鉛（Ｐｂ）９８．０重量％と錫（Ｓｎ）
２．０重量％の範囲の材料も適用できることは言うまで
もない。以下に図１に示した本発明にかかる治具を用い
た加圧半田接合方法を示す。
【００１６】図２（ａ）は半田接合前の被接合体１０の
要部断面図であり、図２（ｂ）は図２（ａ）を図１の半
導体製造治具により半田接合した後の被接合体１０の要
部断面図である。被接合体１０は銅からなるコンタクト
端子５とＩＧＢＴやダイオードなどの半導体チップ３と
鉛（Ｐｂ）９２．５重量％と錫（Ｓｎ）７．５重量％か
らなる半田シート２とモリブデンからなり位置決めガイ
ド４を配置する溝と接合時の半田シートの逃げを設けた
下方側共通電極板１の４つの構成からなる。
【００１７】被接合体１０の接合方法は、先ず下方側共
通電極板１に位置決めガイド４を配置し、次に半田シー
ト２、半導体チップ３、コンタクト端子５を順次に積層
する。このように積層された被接合体１０を図１に示し
た治具の２つの均熱板１１の間に挟むように配置する。
発熱板１２を高周波誘導により加熱し、均熱板１１を介
して被接合体１０を加熱する。加熱温度は図３に示す半
田シート２の液相ー固相の２相共存状態の温度である２
８８℃ないし３０８℃の間に制御する。被接合体１０が
加熱されたらプレス１４により被接合体１０を加圧して
半田接合する。またプレス１４による加圧力も図３に示
すように加熱温度に対応して１kg／cm2乃至20kg／cm2の
間の値する。
【００１８】被接合体１０のコンタクト端子５、半導体
チップ３、半田シート２、下方側共通電極板１の厚さ
は、例えばそれぞれ公差±５μｍで作ることが可能であ
るが、図２（ａ）に示すように最大４０μｍの高さのば
らつきが生ずる可能性があり、このような高さのばらつ
きがある場合には、従来は複数の半導体チップを均一に
加圧し電気・熱特性の良好な接触を得ることが困難であ
ったが、本発明によれば、半田シート２を液相ー固相の
２相共存状態の温度に加熱し加圧することによって、図
２（ｂ）に示すように高さの高い厚い部分に使用されて
いる半田シート２は押しつぶされ、最も高さの低い薄い
部分と同一の高さに揃うように容易に平坦化される。こ
こで、最も薄い部分に使用されている半田シートも５μ
ｍ以上押しつぶすように、加圧力・温度・接合時間を制
御すると、複数の半導体チップの加圧接触が可能となる
だけでなく加圧接合によりボイドレスで半田接合ができ
るので、電気・熱特性が良好な接触が得られ高い信頼性
を確保できる。
【００１９】本実施例では、従来の高さばらつき４０μ
ｍあったものが上下より平坦な金属板により加圧接合す
ることにより５μｍ以内のばらつきまで平坦化された。
このように高さばらつきを５μｍ以内に抑えたことによ
り電気抵抗および熱抵抗の測定から良好な加圧接触が得
られていること、また装置が気密に保たれているため還
元性雰囲気が良好であり、加えて接合を加圧により行う
ことでボイドの発生を抑えることができ、超音波深傷測
定からもボイドレスの接合が実現できているとこが確認
できた。
【００２０】
【発明の効果】この発明によれば、半田を液相ー固相の
２相共存状態の温度に保持し、加圧して接合することに
より、半導体チップを平坦にかつボイドレスで共通電極
板に接合できる。また複数の半導体チップを同時に平坦
に共通電極板に接合できることから、加圧接触構造で両
面冷却可能な大容量の半導体装置が実現可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例であり半導体チップの加圧接
合方法を説明するための装置の要部断面図である。
【図２】本発明の一実施例の加圧半田接合方法による高
さばらつきの補償原理を示す被接合体及び接合装置の断
面図
【図３】本発明による半田シートの厚さの加圧力依存性
を示したグラフ。
【図４】従来の半導体チップの半田接合工程の工程図
【符号の説明】
１ 共通電極板 ２ 半田シート ３ 半導体チップ ４ 位置決めガイド ５ コンタクト端子 １０ 被接合体 １１ 均熱板 １２ 発熱板 １３ 気密チェンバー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 25/04

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の半導体チップ、電極板およびこの両
    者間に介在する半田が所定の厚さを有するように半田接
    合する方法であって、複数の半導体チップと電極板との
    間に介在する半田を、半田の液相と固相の２相共存状態
    となる２８８℃から３０８℃の範囲に加熱して１ｋｇ／
    ｃｍ2ないし２０ｋｇ／ｃｍ2の加圧力で加圧接合するこ
    とを特徴とする半田接合方法。
  2. 【請求項２】請求項１記載の半田接合方法において、半
    田材料として、鉛（Ｐｂ）９０．０重量％と錫（Ｓｎ）
    １０．０重量％から鉛（Ｐｂ）９８．０重量％と錫（Ｓ
    ｎ）２．０重量％の範囲のものを用いることを特徴とす
    る半田接合方法。
  3. 【請求項３】請求項１または２のいずれかに記載の半田
    接合方法において、半導体チップがＩＧＢＴであること
    を特徴とする半田接合方法。
  4. 【請求項４】複数の半導体チップと、それぞれほぼ同一
    の高さに形成され該半導体チップより表面積の小さい凸
    部形状の電極部材の表面との両者間に介在する半田が所
    定の厚さを有するように半田接合する方法であって、半
    導体チップと凸部形状の電極部材の表面との間に介在す
    る半田を、半田の液相と固相の２相共存状態となる２８
    ８℃から３０８℃の範囲に加熱して１ｋｇ／ｃｍ2ない
    し２０ｋｇ／ｃｍ2の加圧力で加圧接合することを特徴
    とする半田接合方法。
  5. 【請求項５】両主面にそれぞれ主電極膜が形成された半
    導体チップの複数個をいずれか一方の主面を下にして下
    方側電極板上にそれぞれ半田を介して並べこれらの半導
    体チップの上面上にそれぞれ上方側共通電極板と各半導
    体チップとのコンタクト用金属端子板を備えてなる被接
    合体を平坦に接合するための半導体製造治具であって、
    一対からなる平坦な発熱板とこれら両発熱板の内側にそ
    れぞれ接着される一対の平坦な均熱板とこれらの板によ
    り前記被接合体の両面を挟んで積層体とした際これら積
    層体の側面を囲む筒状容器とを備え、該筒状容器の両端
    と前記両発熱板の縁端との間を前記筒状容器の軸方向に
    可動部分を有する環状の結合板により気密に結合したこ
    とを特徴とする半導体製造治具。
  6. 【請求項６】請求項５記載の半導体製造治具を用いた半
    導体装置の製造方法において、均熱板の間に被接合体を
    挟み込み、容器中を還元性雰囲気にし、外部加熱装置に
    より発熱板を加熱して、被接合体中の半田を均等に加熱
    し、所定の温度に達したら、上下方向より発熱板に圧力
    を加えることにより下方側電極板に各半導体チップを接
    合することを特徴とする半導体装置の製造方法。
  7. 【請求項７】請求項６記載の半導体装置の製造方法にお
    いて、半田を液相と固相の２相共存状態の温度に加熱し
    て加圧接合することを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】請求項７記載の半導体装置の製造方法にお
    いて、半田材料として鉛（Ｐｂ）９０．０重量％と錫
    （Ｓｎ）１０．０重量％から鉛（Ｐｂ）９８．０重量％
    と錫（Ｓｎ）２．０重量％の範囲のものを用いることを
    特徴とする半導体装置の製造方法。
JP02642195A 1994-03-17 1995-02-15 半田接合方法および半導体製造治具と半導体装置の製造方法 Expired - Fee Related JP3284811B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02642195A JP3284811B2 (ja) 1994-03-17 1995-02-15 半田接合方法および半導体製造治具と半導体装置の製造方法
US08/402,172 US5669546A (en) 1994-03-17 1995-03-13 Apparatus for manufacturing semiconductor device and method of manufacturing the semiconductor device using the same
EP95301735A EP0673060B1 (en) 1994-03-17 1995-03-15 Jig and manufacturing method for a semiconductor device
DE69529583T DE69529583T2 (de) 1994-03-17 1995-03-15 Formbrett und Herstellungsverfahren für eine Halbleiteranordnung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4625994 1994-03-17
JP6-46259 1994-03-17
JP02642195A JP3284811B2 (ja) 1994-03-17 1995-02-15 半田接合方法および半導体製造治具と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07307354A JPH07307354A (ja) 1995-11-21
JP3284811B2 true JP3284811B2 (ja) 2002-05-20

Family

ID=26364204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02642195A Expired - Fee Related JP3284811B2 (ja) 1994-03-17 1995-02-15 半田接合方法および半導体製造治具と半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5669546A (ja)
EP (1) EP0673060B1 (ja)
JP (1) JP3284811B2 (ja)
DE (1) DE69529583T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212295A (en) * 1990-01-11 1993-05-18 Isis Pharmaceuticals Monomers for preparation of oligonucleotides having chiral phosphorus linkages
US6339066B1 (en) 1990-01-11 2002-01-15 Isis Pharmaceuticals, Inc. Antisense oligonucleotides which have phosphorothioate linkages of high chiral purity and which modulate βI, βII, γ, δ, Ε, ζ and η isoforms of human protein kinase C
US5576302A (en) * 1991-10-15 1996-11-19 Isis Pharmaceuticals, Inc. Oligonucleotides for modulating hepatitis C virus having phosphorothioate linkages of high chiral purity
US5654284A (en) * 1991-10-15 1997-08-05 Isis Pharmaceuticals, Inc. Oligonucleotides for modulating RAF kinase having phosphorothioate linkages of high chiral purity
US6537973B1 (en) 1992-03-16 2003-03-25 Isis Pharmaceuticals, Inc. Oligonucleotide inhibition of protein kinase C
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7354659B2 (en) * 2005-03-30 2008-04-08 Reactive Nanotechnologies, Inc. Method for fabricating large dimension bonds using reactive multilayer joining
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
JP2013132643A (ja) * 2011-12-22 2013-07-08 Hitachi Chemical Co Ltd はんだ接着体
RU2636034C1 (ru) * 2016-05-25 2017-11-20 Акционерное общество "Научно-производственное предприятие "Пульсар" Способ пайки кристаллов дискретных полупроводниковых приборов к корпусу
CN108216330B (zh) * 2018-01-19 2019-06-11 河海大学 一种水利灌溉用闸门传送装置
CN117497431A (zh) * 2023-10-26 2024-02-02 威科电子模块（深圳）有限公司 一种厚膜电路板的微组装工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2487579A1 (fr) * 1980-07-24 1982-01-29 Silicium Semiconducteur Ssc Procede d'assemblage de diodes semiconductrices et dispositif de mise en oeuvre de ce procede
JPS61123163A (ja) * 1984-11-19 1986-06-11 Mitsubishi Electric Corp ダブル・ヒ−トシンク・ダイオ−ドの製造方法
US4892245A (en) * 1988-11-21 1990-01-09 Honeywell Inc. Controlled compression furnace bonding
US5261157A (en) * 1991-01-22 1993-11-16 Olin Corporation Assembly of electronic packages by vacuum lamination
EP0499707B1 (de) * 1991-02-22 1996-04-03 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement

Also Published As

Publication number Publication date
EP0673060B1 (en) 2003-02-12
US5669546A (en) 1997-09-23
DE69529583D1 (de) 2003-03-20
JPH07307354A (ja) 1995-11-21
EP0673060A1 (en) 1995-09-20
DE69529583T2 (de) 2003-12-11

Similar Documents

Publication Publication Date Title
US10727163B2 (en) Semiconductor device
JP3180863B2 (ja) 加圧接触形半導体装置およびその組立方法
US6914325B2 (en) Power semiconductor module
US6448645B1 (en) Semiconductor device
US20210351101A1 (en) High power module package structures
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JP3284811B2 (ja) 半田接合方法および半導体製造治具と半導体装置の製造方法
JP2002521843A (ja) 電気的に分離したパワー半導体パッケージ
JP2009536458A (ja) 半導体モジュール及びその製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP5899952B2 (ja) 半導体モジュール
US11380646B2 (en) Multi-sided cooling semiconductor package and method of manufacturing the same
JP4039258B2 (ja) 電力用半導体装置
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP2004319740A (ja) パワー半導体装置およびその製造方法
CN108581168B (zh) 一种散热芯片的固体焊接工艺
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP3166527B2 (ja) 加圧接触形半導体装置
US20240071860A1 (en) High power module package structures
JP3180868B2 (ja) 加圧接触形半導体装置の製造方法
CN116913885A (zh) 半导体器件组件
JP2024025271A (ja) 半導体モジュールの製造方法
JP2022144711A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees