JPS61123163A - ダブル・ヒ−トシンク・ダイオ−ドの製造方法 - Google Patents

ダブル・ヒ−トシンク・ダイオ−ドの製造方法

Info

Publication number
JPS61123163A
JPS61123163A JP24680684A JP24680684A JPS61123163A JP S61123163 A JPS61123163 A JP S61123163A JP 24680684 A JP24680684 A JP 24680684A JP 24680684 A JP24680684 A JP 24680684A JP S61123163 A JPS61123163 A JP S61123163A
Authority
JP
Japan
Prior art keywords
diode
weight
pellet
electrode
diode pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24680684A
Other languages
English (en)
Inventor
Osamu Nakayama
修 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24680684A priority Critical patent/JPS61123163A/ja
Publication of JPS61123163A publication Critical patent/JPS61123163A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はダブル・ヒートシンク書ダイオード(以下r
DHDJという。)の製造方法の改良に関するものであ
る。
〔従来の技術〕
第2図は一般的なりHDの構造を示す薪面図で、(1)
は半導体基板、(2)は金属バンブを甑、(3)は半導
体基板(1)と金属バン1電匝(2)とからなるダイオ
ードペレット、(4)は下at甑、(5) H上1ff
i ’! 11、(6)ハガラススリーブであって、下
部・上FiA電甑(4) 、 (6)はそれぞれガラス
スリーブ(6)に融着しており、ダイオードペレット(
3)と下部−・下部電極(4) 、 (5)との接触は
ダイオードペレット(3)とガラススリーブ(6)との
熱収縮差によって保たれている。
第3図はこのDHDの従来方法での封止冷却時の・状態
を示す断面図で、(7) 、 (8)はヒータの役割を
する治具、(9)はおもりである。治A (7) 、 
(8)内にダイオードペレッ) (3) 、下部・上部
電ffl (4) 、 <51及びガラススリーブ(6
)を図示のように組み込んで、治具(7) 、 (8)
を昇温させて両電極(4) 、 (5)をガラススリー
ブ(6)と融着させる。このとき下部電極(5)の上に
はおもり(9)による荷重をかけ、この状態で常温まで
冷却して騒た。
前述のように、ダイオードペレット(3)と両電極(4
) 、 (5)との接触をダイオードペレット(3)と
ガラススリーブ(6)との熱収縮差によって確保するに
は上記常温への冷却過程が重要であり、理想的には両[
I! (4) 、 (5)が同等の速さで冷却した後に
ガラススリーブ(6)が冷却するのが望ましい。
〔発明が解決しようとする問題点〕
ところが、従来の方法では第3図にも示したように、下
品電極(5)の上に熱容量の大きいおもり(9)が置か
れており、上II [極(5) fllの冷却が熱容量
の小さい下品電極(4)に比して非常に遅くなり、場合
によってはガラススリーブ(6)の冷却と殆んど差がな
い状態にな9、ダイオードペレット(3)と両tW(4
) 、 (5)との接触不良を生じ、このようにして得
たDHI)は大電流を流すとオープン不良を起こすとい
う問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、ダイオードペレットと上部・下品電極との接触の良
好なりHDを得る方法を提供することを目的とする。
〔問題点を解決するための手段〕
この発明に係るDHDの製造方法では上述の昇温封止後
、冷却過程においては上部電極の上のおもシを除去する
〔作用〕
この発明では冷却過程で上部電極上の熱容量の大きいお
もりを除去するのでJ:a、下部両電極は同時に速かに
冷却でき、ガラススリーブよりも早くダイオードペレッ
トを冷却できるので、ダイオードペレットと両電極との
接触の良好なりHDが得られる。
〔実施例〕
第1図はこの発明の一実施例の封止冷却時の状態を示す
断面図で、前述の従来例と同一符号は同等部分を示す。
治具(7) 、 (8)内における加熱加圧封止段階ま
では従来と全く同様であるが、冷却段階に入ると直ちに
上部型@(5)の土のおもり(9)を除去する。第1図
では上部型ti@ (5)の上方に浮すた状態で示しで
ある。これによっておもり(9)の大きな熱容量の影響
は除去され下部・上部両電極(4) 、 (5)はとも
に同時に速かに冷却できる。
〔発明の効果〕
以と説明したように、この発明ではDIDの封止過程に
おいて、加熱加圧封止融着段階を経て冷却段階に入ると
上部電極上に置いていたおもりを除去するので、上下両
電極はともに速かに冷却でき、従ってダイオードペレッ
トも封止用ガラススリーブよりも早く冷却し、ダイオー
ドペレットと上下両電極との接触の確実良好なり 、H
Dが得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例の封止冷却時の状態を示す
断面図、第2図は一般的なりHDの構造を示す断面図、
第3図は従来の製造方法での封止冷却時の状態を示す断
面図である。 図において、(3)はダイオードペレツ) 、(4)は
下部電極、(5)は上部電極、(6)はガラススリーブ
、(9)はおもりである。 なお、各図中向−符号μ同一または相当品分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体からなるダイオードペレットをそれぞれヒ
    ートシンクを構成する下部電極及び上部電極で挾持し、
    上記下部電極及び上部電極に接するように設けたガラス
    スリーブで上記ダイオードペレットを包囲し、上記上部
    電極の上におもりを載せて加重を与えた状態で昇温させ
    、上記両電極と上記ガラススリーブとを融着させた後、
    上記おもりを除去した状態で常温まで冷却することを特
    徴とするダブル・ヒートシンク・ダイオードの製造方法
JP24680684A 1984-11-19 1984-11-19 ダブル・ヒ−トシンク・ダイオ−ドの製造方法 Pending JPS61123163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24680684A JPS61123163A (ja) 1984-11-19 1984-11-19 ダブル・ヒ−トシンク・ダイオ−ドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24680684A JPS61123163A (ja) 1984-11-19 1984-11-19 ダブル・ヒ−トシンク・ダイオ−ドの製造方法

Publications (1)

Publication Number Publication Date
JPS61123163A true JPS61123163A (ja) 1986-06-11

Family

ID=17153955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24680684A Pending JPS61123163A (ja) 1984-11-19 1984-11-19 ダブル・ヒ−トシンク・ダイオ−ドの製造方法

Country Status (1)

Country Link
JP (1) JPS61123163A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0673060A1 (en) * 1994-03-17 1995-09-20 Fuji Electric Co. Ltd. Jig and manufacturing method for a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0673060A1 (en) * 1994-03-17 1995-09-20 Fuji Electric Co. Ltd. Jig and manufacturing method for a semiconductor device

Similar Documents

Publication Publication Date Title
JPH0263300B2 (ja)
US3870850A (en) Method of connecting electrically conducting bodies
JPS61123163A (ja) ダブル・ヒ−トシンク・ダイオ−ドの製造方法
US4504427A (en) Solder preform stabilization for lead frames
JPH0447461B2 (ja)
JPH04253323A (ja) 半導体装置の製造方法
JPH02141442A (ja) シリコンウエハとガラス基板の陽極接合法
JP3336822B2 (ja) はんだ付け方法
CN107902626A (zh) 共晶键合的方法及半导体器件的制造方法
JPS61168247A (ja) セラミツクパツケ−ジ
JPH10294127A (ja) ナトリウム−硫黄電池の製造方法及び製造装置
JPS5951132B2 (ja) 半導体装置の製造装置
WO2022208870A1 (ja) 半導体装置および半導体装置の製造方法
CN207615930U (zh) 一种提高焊接系统热均匀性的装置
JPH0411B2 (ja)
JPS59148198A (ja) 半導体装置
JPH0383870A (ja) 金属Si含有炭化ケイ素セラミックスの電気接合方法
JPS63197345A (ja) 半導体素子のダイスボンデイング方法
JPS6155945A (ja) フラツトパツケ−ジのキヤツプシ−ル方法
JP3426793B2 (ja) 多結晶半導体の製造方法及び製造装置
JPH0379649B2 (ja)
JPH0436034Y2 (ja)
JPH0249726Y2 (ja)
JPS5966152A (ja) 半導体装置の製造装置
JPS5936947A (ja) 半導体装置