JPS5936947A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5936947A JPS5936947A JP14871382A JP14871382A JPS5936947A JP S5936947 A JPS5936947 A JP S5936947A JP 14871382 A JP14871382 A JP 14871382A JP 14871382 A JP14871382 A JP 14871382A JP S5936947 A JPS5936947 A JP S5936947A
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- softening point
- glass
- package
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、サーディツプ形などのデュアルインライン
形容器で封止した半卿体装ｆ＆ｔ１７ｃ関する。
形容器で封止した半卿体装ｆ＆ｔ１７ｃ関する。
サーディツプ形容器を用いた従来の半導体装置は、第１
図に断面図で示すようになっていた。（１１は容器本体
で、（２）は容器ふたであり、ともにアルミナを主成分
とするセラミックからなる。容器本体【１１の底−面゛
には所定位置に導電層（３）を形成し、素子固着領域を
構成している。【４）は半導体素子で、＃電層（幻上に
接合されている。（５ン及び（６］は容器本体（１１の
上面及びふた（２）の下面に塗布して形成されたガラス
層、（７１はガラス層（５）に固定されたリードフレー
ムで、金属材からなり、引出側先端は完成時に多数本の
リードに分離される。（８１は半導体素子（４）とリー
ドフレーム（７）の対応する電極とをワイヤボンドした
金属細線で、アルミ細線からなる。
図に断面図で示すようになっていた。（１１は容器本体
で、（２）は容器ふたであり、ともにアルミナを主成分
とするセラミックからなる。容器本体【１１の底−面゛
には所定位置に導電層（３）を形成し、素子固着領域を
構成している。【４）は半導体素子で、＃電層（幻上に
接合されている。（５ン及び（６］は容器本体（１１の
上面及びふた（２）の下面に塗布して形成されたガラス
層、（７１はガラス層（５）に固定されたリードフレー
ムで、金属材からなり、引出側先端は完成時に多数本の
リードに分離される。（８１は半導体素子（４）とリー
ドフレーム（７）の対応する電極とをワイヤボンドした
金属細線で、アルミ細線からなる。
上記のように半導体素子（４）が装着されワイヤボンド
された容器本体ｆ旧と、容器ふた（２）を加熱してガラ
スＮ［５１、ｔｅ＋を融着させ双方を接着し、密閉した
半導体容器を形成する。
された容器本体ｆ旧と、容器ふた（２）を加熱してガラ
スＮ［５１、ｔｅ＋を融着させ双方を接着し、密閉した
半導体容器を形成する。
このガラス層（５１、（６）による接着は、コンベア式
の横形の抵抗加熱炉を用いて行われることが多く、ガラ
ス層＋５１ 、 ＋６１が加熱炉を通過中に溶融軟化し
、互いに拡散しながら双方の接着ができる。したがって
、ガラス層（５１、１６１は同一組成の同じガラス材を
用いている。
の横形の抵抗加熱炉を用いて行われることが多く、ガラ
ス層＋５１ 、 ＋６１が加熱炉を通過中に溶融軟化し
、互いに拡散しながら双方の接着ができる。したがって
、ガラス層（５１、１６１は同一組成の同じガラス材を
用いている。
しかし、加熱炉によりガラス層１５１ 、 ＋６１の接
着を行、うのに、力゛ラスの粘度を１０７ボアズ以下に
しないと完全な接着が起こらないので、ガラスの軟化点
よりも数十度温変を上げ、その温度で約１０〜１５分間
加熱しなければならない。このような高温を持続するき
、半導体素子（４）に悪影響を１チえ１例えばＰＮ接合
部分のリーク亜流の増大などが生じるようになる。
着を行、うのに、力゛ラスの粘度を１０７ボアズ以下に
しないと完全な接着が起こらないので、ガラスの軟化点
よりも数十度温変を上げ、その温度で約１０〜１５分間
加熱しなければならない。このような高温を持続するき
、半導体素子（４）に悪影響を１チえ１例えばＰＮ接合
部分のリーク亜流の増大などが生じるようになる。
−Ｆ記ガラス層（５１、（６１の接着に別の方法によっ
た、従来の他の例に第２図に断面図で示すものがある。
た、従来の他の例に第２図に断面図で示すものがある。
この半〕ｒメ体装置の構成は上記第１図のものと同一で
あるが、ガラス層＋５１ 、 ｔｆｌｌの接着が異なっ
ている。
あるが、ガラス層＋５１ 、 ｔｆｌｌの接着が異なっ
ている。
同一組成のガラス材のガラス層ｆｉｌ 、 ＋６１が、
加熱加圧により接着されており、ガラス層ｆ５１ 、１
６１は接着部を中心にはみ出し部（５ａ＞、 （ａｎ）
ができ、明確なガラス境界面（９）が形成されている。
加熱加圧により接着されており、ガラス層ｆ５１ 、１
６１は接着部を中心にはみ出し部（５ａ＞、 （ａｎ）
ができ、明確なガラス境界面（９）が形成されている。
これは、ガラス層ｆ５１ 、 （６１が同一成分のガラ
ス材であり、同一加熱温度では同一粘度となり、加圧に
よりガラス層（５）。
ス材であり、同一加熱温度では同一粘度となり、加圧に
よりガラス層（５）。
（６）の一部が水平方向にはみ出すためである。特にガ
ラス境界面（９１は凹部となっており、次工程の外装か
き落し作業によりガラス境界面（９）付近にエツチング
が起りやすく、気密性不良などが生じていた。
ラス境界面（９１は凹部となっており、次工程の外装か
き落し作業によりガラス境界面（９）付近にエツチング
が起りやすく、気密性不良などが生じていた。
この発明は、容器本体の接合面に軟化点の高いガラス層
を付着し、容器ふた体の接合面に軟化点の低いガラス層
を付着し、この低い軟化点で加熱して加圧し、双方のガ
ラ、ス層を接着し、加熱時間の短縮により半導体素子の
性能低下を１１＜Ｌ、、接着によるガラス層のはみ出し
変形を防ぎ、気密性を良好にした半導体装置を提供する
こ吉を目的としている。
を付着し、容器ふた体の接合面に軟化点の低いガラス層
を付着し、この低い軟化点で加熱して加圧し、双方のガ
ラ、ス層を接着し、加熱時間の短縮により半導体素子の
性能低下を１１＜Ｌ、、接着によるガラス層のはみ出し
変形を防ぎ、気密性を良好にした半導体装置を提供する
こ吉を目的としている。
第３図はこの発明の一実施例による半導体装置の断面図
であり、（１１〜（４）、（７）、（８）は上記従来装
置さ同一のものである。１１１）は容器本体ｆｉ＋の接
合面に付着された軟化点の高いガラス層で、例えば結晶
性鉛ガラスからなる。（１２Ｉは容器ふた（２）の接合
面に付着された軟化点の低いガラス層で、例えば非結晶
性鉛ガラスからなる。
であり、（１１〜（４）、（７）、（８）は上記従来装
置さ同一のものである。１１１）は容器本体ｆｉ＋の接
合面に付着された軟化点の高いガラス層で、例えば結晶
性鉛ガラスからなる。（１２Ｉは容器ふた（２）の接合
面に付着された軟化点の低いガラス層で、例えば非結晶
性鉛ガラスからなる。
このように、容器本体（１１と容器ふた（２１を固着す
る双方のガラス層Ｉ１１ 、 （＋２１の軟化点を変え
である。
る双方のガラス層Ｉ１１ 、 （＋２１の軟化点を変え
である。
この容器を加熱炉に通すことなく、ガラス層（１２１の
低ル）軟化点に対する温度で、ガラス層（１１）の高い
軟化点より下の温度により加熱して１１口圧し接着する
。
低ル）軟化点に対する温度で、ガラス層（１１）の高い
軟化点より下の温度により加熱して１１口圧し接着する
。
第１図の場合より加熱時間は短縮される。容器本体ｆｌ
ｌｌｌ１１のガラス／ｍ（Ｉｔ）けほとんど変形せず、
容器ふた＋２１側のガラス層（１２１のみが軟化し、変
形しながらガラス層（１１）の上面に接合し、冷却され
て固着する。
ｌｌｌ１１のガラス／ｍ（Ｉｔ）けほとんど変形せず、
容器ふた＋２１側のガラス層（１２１のみが軟化し、変
形しながらガラス層（１１）の上面に接合し、冷却され
て固着する。
この場合、ガラス層（１１）は軟化していなく、上記第
２図のように、軟化変形しはみ出すことはｆｆ ＜、凹
形のガラス境界面（９）の発生もす＜、この境界面（９
）を中心にガラスのはみ出し部（５ａ）、 （６ａｌが
発生することはない。
２図のように、軟化変形しはみ出すことはｆｆ ＜、凹
形のガラス境界面（９）の発生もす＜、この境界面（９
）を中心にガラスのはみ出し部（５ａ）、 （６ａｌが
発生することはない。
以上のように、容器本体側に軟化点の高いガラス層を付
着し、容器ふた側に軟化点の低いガラス層を＋１看し、
この低い軟化点のガラス層のみが軟化する温度で加熱加
圧して接着するようにしたので、加熱による半導体素子
の性能低下をｆＪ ＜ Ｌ、接着によるガラス層のはみ
出し変形を少なくし、気密性を良好にすることができる
。
着し、容器ふた側に軟化点の低いガラス層を＋１看し、
この低い軟化点のガラス層のみが軟化する温度で加熱加
圧して接着するようにしたので、加熱による半導体素子
の性能低下をｆＪ ＜ Ｌ、接着によるガラス層のはみ
出し変形を少なくし、気密性を良好にすることができる
。
第１ト′１は従来の半導体装置の…［面図、第２図は従
来の他の例を示す半導体装置の断面図、第３図はこの発
明の一実施例による半導体装置の断面図である。 ｌ・・・容器本体、２・・・容器ふた、４・・・半導体
素子、７・・・リードフレーム、１１・・・軟化点の高
いガラス層、１２・・・軟化点の低いガラス層 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名）
来の他の例を示す半導体装置の断面図、第３図はこの発
明の一実施例による半導体装置の断面図である。 ｌ・・・容器本体、２・・・容器ふた、４・・・半導体
素子、７・・・リードフレーム、１１・・・軟化点の高
いガラス層、１２・・・軟化点の低いガラス層 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −（外１名）
Claims (1)
- 底８１Ｓ上に半導体素子を装着し、上面両（１ｊ１から
多数本のリードを引出しｆｃ谷器本体、この容器本体の
上部にかぶせられた容器ふた。上記容器本体の上部の接
合面に付着された軟化点の高いガラス層、及び上記容器
ふたの下部の接合面に付着された軟化点の低いガラス層
を備え、上記容器ふた側のガラス層のみが軟化する温朋
に加熱して加圧し、双方のガラス層を接着して封止しで
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14871382A JPS5936947A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14871382A JPS5936947A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936947A true JPS5936947A (ja) | 1984-02-29 |
Family
ID=15458927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14871382A Pending JPS5936947A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182748A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置のパツケ−ジおよびその組立方法 |
| EP0275122A2 (en) * | 1987-01-16 | 1988-07-20 | Sumitomo Electric Industries Limited | Chip package transmissive to ultraviolet light |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841672A (ja) * | 1971-09-24 | 1973-06-18 |
-
1982
- 1982-08-25 JP JP14871382A patent/JPS5936947A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841672A (ja) * | 1971-09-24 | 1973-06-18 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182748A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置のパツケ−ジおよびその組立方法 |
| JPH0520903B2 (ja) * | 1984-02-29 | 1993-03-22 | Fujitsu Ltd | |
| EP0275122A2 (en) * | 1987-01-16 | 1988-07-20 | Sumitomo Electric Industries Limited | Chip package transmissive to ultraviolet light |
| US5063435A (en) * | 1987-01-16 | 1991-11-05 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523371A (en) | Method of fabricating a resin mold type semiconductor device | |
| JPH08116007A (ja) | 半導体装置 | |
| WO1991005368A1 (en) | Die attach structure and method | |
| US5150197A (en) | Die attach structure and method | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JPS5936947A (ja) | 半導体装置 | |
| JPS59231825A (ja) | 半導体装置 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JP2870822B2 (ja) | シリコンとガラスとの接合方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPS62581B2 (ja) | ||
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH01261247A (ja) | 低融点ガラス接着による接合体の製造方法，及び接着体 | |
| JPS58100436A (ja) | 半導体装置の製造方法 | |
| JPH0520903B2 (ja) | ||
| JPS6259887B2 (ja) | ||
| JPH01272125A (ja) | 半導体装置の製造方法 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 | |
| JP2823012B1 (ja) | バンプ付きワークの実装方法 | |
| JPS6155778B2 (ja) | ||
| JPS6222456B2 (ja) | ||
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JPS595635A (ja) | 半導体装置およびその製造方法 |