JPS59231825A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59231825A
JPS59231825A JP58106168A JP10616883A JPS59231825A JP S59231825 A JPS59231825 A JP S59231825A JP 58106168 A JP58106168 A JP 58106168A JP 10616883 A JP10616883 A JP 10616883A JP S59231825 A JPS59231825 A JP S59231825A
Authority
JP
Japan
Prior art keywords
tape
semiconductor device
lead frame
chip
constructed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58106168A
Other languages
English (en)
Inventor
Takashi Ono
貴士 小野
Masahide Kudo
工藤　真秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58106168A priority Critical patent/JPS59231825A/ja
Publication of JPS59231825A publication Critical patent/JPS59231825A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特にリードフレームと半導
体素子とのグイボンディング構造を改良した半導体装置
に係る。
〔発明の技術的背景とその問題点〕
従来の半導体装置としては、第１図（６）、（Ｂ）に示
す如く枠体（図示せず）にブリッジ１を介して支持され
たペッド２と、このペッド２の周辺に一端が近接して配
置された複数のリード３・・・とからなり、これらベッ
ド２等の主面に金メッキＩＭｉ　４を被穫したリードフ
レーム５を用い、このリードフレーム５のベッド２に半
導体素子（例えばＩＣチップ）６をＡｕ−８１共晶層７
によりグイボンディングした構造のものが知られている
。また、第２図に示す如く、リードフレーム５のベッド
２上にＩＣチップ６を半田ロー８を介してグイボンディ
ングした構造の半導体装置も知られている。
一方、最近、組立工程のインライン化等を目的として第
３図に示す如く金メッキ層の被扮のないリードフレーム
６′のベッド２上に、ＩＣチップ６をエポキシ樹脂と鍜
歌粉末からなる導電性接着剤層９を介してグイボンディ
ングした構造の半導体装置が開発されている。しかしな
がら、かかる構造の半導体装置にあっては導電性接着剤
がペースト状で取扱いが不便であること、熱硬化性であ
るためにグイボンディングの時間が長くなること等の工
程合理化を進める上で支障があった。
〔発明の目的〕
本発明は信頼性向上、コストダウンを実現した半導体装
置を提供しようとするものである。
〔発明の概要〕
本発明はリードフレームのベッドに半導体素子を熱軟化
性テープを介してグイボンディングすることによって、
記述した効果を有する半導体装置を得ることができる。
〔発明の実施例〕
以下、本発明の実施例を第４図を参照して説明する。な
お、第１図（５）、Φ）と同様な部材は同符号を付して
説明を省略する。
本発明の半導体装置は第４図に示す如くリードフレーム
５′のベッド２にＩＣチップ６を厚さ２０〜３０μｍの
熱軟化性テープ１０を介してダイボンディングした構造
になっている。この熱軟化性テープ１０は例えばポリイ
ミドフィルム１ノを２枚のポリフッ化エチレンフィルム
１２、．１２２で挾んだ３層構造となっている。
こうした熱軟化性テープ１０は第５図に示す如く組立工
程での上限温度（２５０℃程度）では軟化せずに亮い粘
度を有し、４００℃近辺で軟化して粘度が低くなり積層
性を示すものである。
なお、ＩＣチップのダイボンディングにあたっては予め
リードフレームのベッド上に熱軟化性テープを載置し、
４００℃前後の熱を加えて接着し、一旦冷却した後、改
めて４００゛Ｃ前後に加熱してベッド上の熱軟化性テー
プを軟化させた状態でＩＣチップをグイボンディングす
る。
しかして、本発明によればグイボンディング用の接着材
として熱軟化テープ１０を用すするため、リードフレー
ム５／の主面への接着を目ｎ勺とした金メッキ処理を省
略できると共に、従来のＡｕ−８１共晶法や半田ロー法
と同様、加熱キュアを施さずにリードフレームμ′のベ
ッド２上にＩＣチップ６を信頼性よくダイボンディング
できる。また、定型の熱軟化性テープをリードフレーム
のベッド上に接着した状態でグイボンディング工程へ移
行できるため、自動化が容易となると共に、接着後の熱
軟化性テープははゾ定型状態に保持でき、ダイボンディ
ングの信頼性を確保できる。
更に、熱軟化性テープ１０としてポリイミドフィルム１
１を２枚のポリフッ化エチレンフィルム１２．．１２．
で挾んだ３層構造のものを用いれば、不純物（Ｃメ等）
が少なく、耐湿信頼性の高い半導体装置を得ることがで
きる。
なお、上記実施例ではポリフッ化エチレンフィルムをベ
ースとした三層構造の熱軟化性テープを用いたが、他の
熱可塑性樹脂からなる熱軟化性テープを用いてもよい。
〔発明の効果〕
以上詳述した如く、本発明によれば半導体素子なリード
フレームのベッド上に高信頼性でダイボンディングされ
、しかもダイボンディングの自動化を容易に達成し得る
半導体装置を提供できる。
【図面の簡単な説明】
８１！１図（ホ）は従来のＡ　ｕ　−８ｉ共晶法により
ＩＣチップがダイボンディングされた半導体装置の要部
平面図、同図（Ｂ）は同図（４）のＢ−Ｂ紗に沿う断面
図Ｘ第２図は従来の半田ロー法によりＩＣチップがダイ
ボンディングされた半導体装置の要部断面図、第３図は
従来の導電性接着剤によりＩＣチップがダイボンディン
グされた半導体装置の要部断面図、第４図は本発明の一
実施例を示す半導体装置のリセ部断面図、第５図は本発
明に用いられる熱軟化性テープの加熱渦＋ｙに対する粘
度変化を示す特性図である。 ２・・・ベッド、３・・・リード　５／・・・リードフ
レーム、６・・・ＩＣチップ、１ｏ・・・熱軟化性テー
プ、１１・・・ポリイミドフィルム、１２．．１２２・
・・ポリフッ化エチレンフィルム。

Claims (1)

    【特許請求の範囲】
  1. リードフレームのベッドに半導体素子を熱軟化性テープ
    を介してグイボンディングしたことを特徴とする半導体
    装置。
JP58106168A 1983-06-14 1983-06-14 半導体装置 Pending JPS59231825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58106168A JPS59231825A (ja) 1983-06-14 1983-06-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58106168A JPS59231825A (ja) 1983-06-14 1983-06-14 半導体装置

Publications (1)

Publication Number Publication Date
JPS59231825A true JPS59231825A (ja) 1984-12-26

Family

ID=14426737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58106168A Pending JPS59231825A (ja) 1983-06-14 1983-06-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS59231825A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110034U (ja) * 1987-01-09 1988-07-15
JPH01235339A (ja) * 1988-02-22 1989-09-20 E I Du Pont De Nemours & Co ダイ接着材のピックアップ用具
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2002110858A (ja) * 1994-03-18 2002-04-12 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334948A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法
JP2002334950A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334951A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体素子搭載用基板及び半導体パッケージ
JP2002334949A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ及び半導体素子搭載用基板の製造方法
US6746897B2 (en) 1994-03-18 2004-06-08 Naoki Fukutomi Fabrication process of semiconductor package and semiconductor package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110034U (ja) * 1987-01-09 1988-07-15
JPH01235339A (ja) * 1988-02-22 1989-09-20 E I Du Pont De Nemours & Co ダイ接着材のピックアップ用具
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5304842A (en) * 1990-10-24 1994-04-19 Micron Technology, Inc. Dissimilar adhesive die attach for semiconductor devices
JP2002110858A (ja) * 1994-03-18 2002-04-12 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334948A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法
JP2002334950A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2002334951A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体素子搭載用基板及び半導体パッケージ
JP2002334949A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体パッケージ及び半導体素子搭載用基板の製造方法
US6746897B2 (en) 1994-03-18 2004-06-08 Naoki Fukutomi Fabrication process of semiconductor package and semiconductor package
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package

Similar Documents

Publication Publication Date Title
JPS59231825A (ja) 半導体装置
JP2004503939A (ja) 赤外線加熱によるはんだバンプおよびワイヤボンディング
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JPS6262545A (ja) チツプキヤリアとその製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPH0198237A (ja) 半導体装置の実装方法
JPH0551179B2 (ja)
JP2813873B2 (ja) 透明窓を有した半導体パッケージ及びその製造方法
JP2626033B2 (ja) 半導体装置の製造方法
JP2998484B2 (ja) 半導体装置用リードフレーム
JPS62126645A (ja) Ｌｓｉチツプ実装方法
JPH0547988A (ja) 半導体装置
JP3422099B2 (ja) 接着材及びそれを用いた半導体装置用リードフレームの製造方法
JP3368140B2 (ja) 電子部品の実装方法及びその構造
JP2817425B2 (ja) 半導体装置の実装方法
JPH03222339A (ja) 半導体装置の接続方法
JP3255796B2 (ja) 半導体装置の実装方法
JPS63152156A (ja) 樹脂封止型パツケ−ジ
KR950008237B1 (ko) 반도체 패키지 제조방법
JP3445687B2 (ja) 半導体チップの実装方法
JPS59134895A (ja) 電子回路装置の製造方法
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
JP2526534B2 (ja) 半導体装置の実装方法
JPS6343337A (ja) 半導体装置
JPH0212953A (ja) 半導体装置用のパッケージ