JP3368140B2 - 電子部品の実装方法及びその構造 - Google Patents
電子部品の実装方法及びその構造Info
- Publication number
- JP3368140B2 JP3368140B2 JP06667396A JP6667396A JP3368140B2 JP 3368140 B2 JP3368140 B2 JP 3368140B2 JP 06667396 A JP06667396 A JP 06667396A JP 6667396 A JP6667396 A JP 6667396A JP 3368140 B2 JP3368140 B2 JP 3368140B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- film
- electrode
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品をフェイ
スダウンボンディングによって基板に実装する方法とそ
の構造に関するものである。
スダウンボンディングによって基板に実装する方法とそ
の構造に関するものである。
【０００２】
【従来の技術】図３（ａ）〜（ｄ）及び図４は従来例を
示すもので、図３（ａ）（ｂ）にはフェイスダウンボン
ディングを要する電子部品２１の要部断面図及び下面図
を、図３（ｃ）（ｄ）には実装用基板２３の断面図及び
上面図を、図４には部品実装方法及び構造の説明図をそ
れぞれ示してある。電子部品２１の下面所定位置には外
部電極２１ａが形成され、該外部電極２１ａ上には半
田，Ａｕ等から成るバンプ２２が形成されている。一
方、基板２３の上面所定位置には電子部品２１の外部電
極２１ａに対応した外部電極２３ａが形成されている。
示すもので、図３（ａ）（ｂ）にはフェイスダウンボン
ディングを要する電子部品２１の要部断面図及び下面図
を、図３（ｃ）（ｄ）には実装用基板２３の断面図及び
上面図を、図４には部品実装方法及び構造の説明図をそ
れぞれ示してある。電子部品２１の下面所定位置には外
部電極２１ａが形成され、該外部電極２１ａ上には半
田，Ａｕ等から成るバンプ２２が形成されている。一
方、基板２３の上面所定位置には電子部品２１の外部電
極２１ａに対応した外部電極２３ａが形成されている。
【０００３】上記の電子部品２１を基板２３に実装する
ときには、図４に示すように、電子部品２１のバンプ２
２と基板２３の外部電極２３ａとを位置合わせして重ね
合わせた後、半田，導電性樹脂，異方導電性樹脂等の接
合材を用いてバンプ２２と外部電極２３ａとの電気的及
び機械的な接合を行う。
ときには、図４に示すように、電子部品２１のバンプ２
２と基板２３の外部電極２３ａとを位置合わせして重ね
合わせた後、半田，導電性樹脂，異方導電性樹脂等の接
合材を用いてバンプ２２と外部電極２３ａとの電気的及
び機械的な接合を行う。
【０００４】
【発明が解決しようとする課題】上記従来の実装方法で
は、バンプ２２を形成するためにメッキ，蒸着，ボール
ボンディング等の工程が必要で、バンプ形成のために工
数及びコストを要する問題点がある。また、電子部品２
１が発熱素子であるときにはバンプ２２を通じて放熱が
なされるが、バンプ２２の大きさが外部電極２１ａより
も小さいこと、またバンプ２２自体に高さがあることが
放熱性に悪影響を及ぼす問題点がある。
は、バンプ２２を形成するためにメッキ，蒸着，ボール
ボンディング等の工程が必要で、バンプ形成のために工
数及びコストを要する問題点がある。また、電子部品２
１が発熱素子であるときにはバンプ２２を通じて放熱が
なされるが、バンプ２２の大きさが外部電極２１ａより
も小さいこと、またバンプ２２自体に高さがあることが
放熱性に悪影響を及ぼす問題点がある。
【０００５】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは、バンプ形成に要する工数
及びコストを排除できると共に、電子部品が発熱素子で
あるときの放熱性を向上できる電子部品の実装方法とそ
の構造を提供することにある。
で、その目的とするところは、バンプ形成に要する工数
及びコストを排除できると共に、電子部品が発熱素子で
あるときの放熱性を向上できる電子部品の実装方法とそ
の構造を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る実装方法は、発熱素子である電子部品
をフェイスダウンボンディングによってＡｌ 2 Ｏ 3 ，ガラ
スセラミック，ＡｌＮの何れかから成る基板に実装する
方法であって、電子部品の膜電極はＡｕメッキ膜から成
り基板の膜電極はＡｕ厚膜から成り、電子部品の膜電極
と基板の膜電極とを直接重ね合わせた状態で膜電極相互
の接触部分に所定の荷重及び熱を加えて膜電極相互を金
属間拡散により直接接合する、ことをその特徴としてい
る。また、本発明に係る実装構造は、発熱素子である電
子部品がフェイスダウンボンディングによってＡｌ
2 Ｏ 3 ，ガラスセラミック，ＡｌＮの何れかから成る基板
に実装された構造であって、電子部品の膜電極はＡｕメ
ッキ膜から成り基板の膜電極はＡｕ厚膜から成り、電子
部品の膜電極と基板の膜電極とは直接重ね合わされてい
て、膜電極相互の接触部分に所定の荷重及び熱を加える
ことによる金属間拡散により直接接合されている、また
は、膜電極相互の接触部分に所定の荷重及び熱を加える
ことと超音波振動の付与とレーザ光の照射の少なくとも
一方の併用による金属間拡散により直接接合されてい
る、ことをその特徴としている。
め、本発明に係る実装方法は、発熱素子である電子部品
をフェイスダウンボンディングによってＡｌ 2 Ｏ 3 ，ガラ
スセラミック，ＡｌＮの何れかから成る基板に実装する
方法であって、電子部品の膜電極はＡｕメッキ膜から成
り基板の膜電極はＡｕ厚膜から成り、電子部品の膜電極
と基板の膜電極とを直接重ね合わせた状態で膜電極相互
の接触部分に所定の荷重及び熱を加えて膜電極相互を金
属間拡散により直接接合する、ことをその特徴としてい
る。また、本発明に係る実装構造は、発熱素子である電
子部品がフェイスダウンボンディングによってＡｌ
2 Ｏ 3 ，ガラスセラミック，ＡｌＮの何れかから成る基板
に実装された構造であって、電子部品の膜電極はＡｕメ
ッキ膜から成り基板の膜電極はＡｕ厚膜から成り、電子
部品の膜電極と基板の膜電極とは直接重ね合わされてい
て、膜電極相互の接触部分に所定の荷重及び熱を加える
ことによる金属間拡散により直接接合されている、また
は、膜電極相互の接触部分に所定の荷重及び熱を加える
ことと超音波振動の付与とレーザ光の照射の少なくとも
一方の併用による金属間拡散により直接接合されてい
る、ことをその特徴としている。
【０００７】本発明では、電子部品の膜電極と基板の膜
電極とを金属間拡散によって直接接合しているので、従
来のようなバンプを必要としないし、電子部品と基板と
の接触面積を拡大でき、しかも、両者間の距離を小さく
できる。
電極とを金属間拡散によって直接接合しているので、従
来のようなバンプを必要としないし、電子部品と基板と
の接触面積を拡大でき、しかも、両者間の距離を小さく
できる。
【０００８】
【発明の実施の形態】図１（ａ）〜（ｄ）及び図２は本
発明の一実施形態を示すもので、図１（ａ）（ｂ）には
フェイスダウンボンディングを要する電子部品１の要部
断面図及び下面図を、図１（ｃ）（ｄ）には実装用基板
２の断面図及び上面図を、図２には部品実装方法及び構
造の説明図をそれぞれ示してある。
発明の一実施形態を示すもので、図１（ａ）（ｂ）には
フェイスダウンボンディングを要する電子部品１の要部
断面図及び下面図を、図１（ｃ）（ｄ）には実装用基板
２の断面図及び上面図を、図２には部品実装方法及び構
造の説明図をそれぞれ示してある。
【０００９】電子部品１は例えばＧａＡｓのＦＥＴで、
その下面所定位置には、膜厚数μｍのＡｕメッキ膜から
成る外部電極１ａが形成されている。一方、基板２は例
えばＡｌ2Ｏ3から成り、その上面所定位置には、膜厚１
〜１０μｍのＡｕ厚膜から成る外部電極２ａが上記電子
部品１の外部電極１ａに対応して形成されている。
その下面所定位置には、膜厚数μｍのＡｕメッキ膜から
成る外部電極１ａが形成されている。一方、基板２は例
えばＡｌ2Ｏ3から成り、その上面所定位置には、膜厚１
〜１０μｍのＡｕ厚膜から成る外部電極２ａが上記電子
部品１の外部電極１ａに対応して形成されている。
【００１０】上記の電子部品１を基板２に実装するとき
には、図２に示すように、電子部品１の外部電極１ａと
基板２の外部電極２ａとを位置合わせして重ね合わせた
後、ヒータＨを内蔵した加圧加熱治具Ｊを用いて、電子
部品１に１ｋｇｆの荷重を加えながらこれを３００℃に
加熱する。この荷重と熱によって互いの電極接触部分に
金属間拡散が生じ、電子部品１の外部電極１ａと基板２
の外部電極２ａとが電気的及び機械的に接合される。電
子部品１と基板２の隙間をエポキシ等の樹脂で封止する
場合には、基板２上の必要エリアに予め樹脂をポッティ
ングしてからその上に電子部品１をボンディングすると
よい。
には、図２に示すように、電子部品１の外部電極１ａと
基板２の外部電極２ａとを位置合わせして重ね合わせた
後、ヒータＨを内蔵した加圧加熱治具Ｊを用いて、電子
部品１に１ｋｇｆの荷重を加えながらこれを３００℃に
加熱する。この荷重と熱によって互いの電極接触部分に
金属間拡散が生じ、電子部品１の外部電極１ａと基板２
の外部電極２ａとが電気的及び機械的に接合される。電
子部品１と基板２の隙間をエポキシ等の樹脂で封止する
場合には、基板２上の必要エリアに予め樹脂をポッティ
ングしてからその上に電子部品１をボンディングすると
よい。
【００１１】上記の電極接合をより的確に行うには、電
子部品１と基板２の電極１ａ，２ａがともに表面酸化し
難く、しかもある程度の厚みがあって変形し易いことが
肝要である。また、両方の電極表面が平滑すぎず少なく
とも基板２側の電極２ａの表面にはある程度の凹凸（厚
膜電極の表面に現れる程度の凹凸）があった方がよく、
また基板２側の電極幅を極力均一にして各電極２ａへの
荷重が不均一になることを防止するとよい。
子部品１と基板２の電極１ａ，２ａがともに表面酸化し
難く、しかもある程度の厚みがあって変形し易いことが
肝要である。また、両方の電極表面が平滑すぎず少なく
とも基板２側の電極２ａの表面にはある程度の凹凸（厚
膜電極の表面に現れる程度の凹凸）があった方がよく、
また基板２側の電極幅を極力均一にして各電極２ａへの
荷重が不均一になることを防止するとよい。
【００１２】このように、上述の実装方法によれば、電
子部品１の外部電極１ａと基板２の外部電極２ａとを金
属間拡散によって直接的に接合できるので、部品実装に
従来のようなバンプを必要とせず、バンプ形成に要する
工数及びコストを排除して部品実装を簡単且つ低コスト
で実施できる利点がある。
子部品１の外部電極１ａと基板２の外部電極２ａとを金
属間拡散によって直接的に接合できるので、部品実装に
従来のようなバンプを必要とせず、バンプ形成に要する
工数及びコストを排除して部品実装を簡単且つ低コスト
で実施できる利点がある。
【００１３】また、電子部品１と基板２との接触面積が
大きくなり、しかも距離も小さくなることから、電子部
品１の外部電極１ａと基板２の外部電極２ａとの間の熱
抵抗を低減して、電子部品１が発熱素子であるときの放
熱性を格段向上できる利点がある。ちなみに本実施形態
による接合では、従来法で２０℃／Ｗであった熱抵抗を
１０℃／Ｗとすることができた。
大きくなり、しかも距離も小さくなることから、電子部
品１の外部電極１ａと基板２の外部電極２ａとの間の熱
抵抗を低減して、電子部品１が発熱素子であるときの放
熱性を格段向上できる利点がある。ちなみに本実施形態
による接合では、従来法で２０℃／Ｗであった熱抵抗を
１０℃／Ｗとすることができた。
【００１４】尚、上述の実施形態では、基板としてＡｌ
2Ｏ3から成るものを例示したが、ガラスセラミックやＡ
ｌＮから成る基板を用いることも可能であり、ＡｌＮ基
板の場合には放熱性をさらに向上させることができる。
2Ｏ3から成るものを例示したが、ガラスセラミックやＡ
ｌＮから成る基板を用いることも可能であり、ＡｌＮ基
板の場合には放熱性をさらに向上させることができる。
【００１５】また、上述の実施形態では、基板側の電極
としてＡｕ厚膜から成るものを例示したが、Ａｇ系また
はＣｕ系厚膜から成る電極を使用すれば低コスト化がさ
らに実現でき、Ｃｕ系厚膜を使用した場合はマイグレー
ションも軽減できる。
としてＡｕ厚膜から成るものを例示したが、Ａｇ系また
はＣｕ系厚膜から成る電極を使用すれば低コスト化がさ
らに実現でき、Ｃｕ系厚膜を使用した場合はマイグレー
ションも軽減できる。
【００１６】さらに、上述の実施形態では、電子部品と
してＧａＡｓＦＥＴを例示したが、Ａｌ電極を備えたＳ
ｉＩＣ等の他の部品も同様の方法で実装できる。
してＧａＡｓＦＥＴを例示したが、Ａｌ電極を備えたＳ
ｉＩＣ等の他の部品も同様の方法で実装できる。
【００１７】さらにまた、上述の実施形態では、荷重及
び熱に基づく金属間拡散により接合を行うものを例示し
たが、電極接合時に接合部分に超音波振動を付与するよ
うにしたり、また電極接合時に接合部分にレーザ光を照
射するようにすれば、これら振動及びレーザ光によって
拡散作用を助長して接合促進を図ることができる。特に
レーザ光照射の場合はその照射熱を金属間拡散に補助的
に利用できるので、加圧加熱治具の熱量を低くしても所
期の電極接合が可能となり、また加圧加熱治具からの熱
によって電子部品自体が受ける熱ダメージを軽減でき
る。
び熱に基づく金属間拡散により接合を行うものを例示し
たが、電極接合時に接合部分に超音波振動を付与するよ
うにしたり、また電極接合時に接合部分にレーザ光を照
射するようにすれば、これら振動及びレーザ光によって
拡散作用を助長して接合促進を図ることができる。特に
レーザ光照射の場合はその照射熱を金属間拡散に補助的
に利用できるので、加圧加熱治具の熱量を低くしても所
期の電極接合が可能となり、また加圧加熱治具からの熱
によって電子部品自体が受ける熱ダメージを軽減でき
る。
【００１８】
【発明の効果】以上詳述したように、本発明によれば、
電子部品の膜電極と基板の膜電極とを金属間拡散によっ
て直接接合しているので、従来のようなバンプを必要と
せず、バンプ形成に要する工数及びコストを排除して部
品実装を簡単且つ低コストで実施できる。また、電子部
品と基板との接触面積を拡大でき、しかも、両者間の距
離を小さくできるので、電子部品の膜電極と基板の膜電
極との間の熱抵抗を低減して電子部品が発熱素子である
ときの放熱性を格段向上できる。
電子部品の膜電極と基板の膜電極とを金属間拡散によっ
て直接接合しているので、従来のようなバンプを必要と
せず、バンプ形成に要する工数及びコストを排除して部
品実装を簡単且つ低コストで実施できる。また、電子部
品と基板との接触面積を拡大でき、しかも、両者間の距
離を小さくできるので、電子部品の膜電極と基板の膜電
極との間の熱抵抗を低減して電子部品が発熱素子である
ときの放熱性を格段向上できる。
【図１】本発明に係る電子部品の要部断面図及び下面図
と、実装用基板の断面図及び上面図
と、実装用基板の断面図及び上面図
【図２】本発明に係る部品実装方法及び構造の説明図
【図３】従来例を係る電子部品の要部断面図及び下面図
と、実装用基板の断面図及び上面図
と、実装用基板の断面図及び上面図
【図４】従来例に係る部品実装方法及び構造の説明図
１…電子部品、１ａ…外部電極、２…基板、２ａ…外部
電極。
電極。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−161780（ＪＰ，Ａ)
特開 平８−31867（ＪＰ，Ａ)
特開 平７−273243（ＪＰ，Ａ)
特開 平８−45994（ＪＰ，Ａ)
特開 平７−176567（ＪＰ，Ａ)
特開 平４−286889（ＪＰ，Ａ)
特開 平４−290294（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/32
H01L 21/60
H05K 1/18
Claims (5)
- 【請求項１】 発熱素子である電子部品をフェイスダウ
ンボンディングによってＡｌ 2 Ｏ 3 ，ガラスセラミック，
ＡｌＮの何れかから成る基板に実装する方法であって、 電子部品の膜電極はＡｕメッキ膜から成り基板の膜電極
はＡｕ厚膜から成り、 電子部品の膜電極と基板の膜電極とを直接重ね合わせた
状態で膜電極相互の接触部分に所定の荷重及び熱を加え
て膜電極相互を金属間拡散により直接接合する、 ことを特徴とする電子部品の実装方法。 - 【請求項２】 膜電極相互の接触部分に荷重及び熱を加
えるときに同部分に超音波振動を付与する、 ことを特徴とする請求項１記載の電子部品の実装方法。 - 【請求項３】 膜電極相互の接触部分に荷重及び熱を加
えるときに同部分にレーザ光を照射する、 ことを特徴とする請求項１または２記載の電子部品の実
装方法。 - 【請求項４】 発熱素子である電子部品がフェイスダウ
ンボンディングによってＡｌ 2 Ｏ 3 ，ガラスセラミック，
ＡｌＮの何れかから成る基板に実装された構造であっ
て、 電子部品の膜電極はＡｕメッキ膜から成り基板の膜電極
はＡｕ厚膜から成り、 電子部品の膜電極と基板の膜電極とは直接重ね合わされ
ていて、膜電極相互の接触部分に所定の荷重及び熱を加
えることによる金属間拡散により直接接合されている、 ことを特徴とする電子部品の実装構造。 - 【請求項５】 発熱素子である電子部品がフェイスダウ
ンボンディングによってＡｌ 2 Ｏ 3 ，ガラスセラミック，
ＡｌＮの何れかから成る基板に実装された構造であっ
て、 電子部品の膜電極はＡｕメッキ膜から成り基板の膜電極
はＡｕ厚膜から成り、 電子部品の膜電極と基板の膜電極とは直接重ね合わされ
ていて、膜電極相互の接触部分に所定の荷重及び熱を加
えることと超音波振動の付与とレーザ光の照射の少なく
とも一方の併用による金属間拡散により直接接合されて
いる、 ことを特徴とする電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06667396A JP3368140B2 (ja) | 1996-03-22 | 1996-03-22 | 電子部品の実装方法及びその構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06667396A JP3368140B2 (ja) | 1996-03-22 | 1996-03-22 | 電子部品の実装方法及びその構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260818A JPH09260818A (ja) | 1997-10-03 |
| JP3368140B2 true JP3368140B2 (ja) | 2003-01-20 |
Family
ID=13322681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06667396A Expired - Fee Related JP3368140B2 (ja) | 1996-03-22 | 1996-03-22 | 電子部品の実装方法及びその構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368140B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2654075B1 (de) * | 2010-03-31 | 2016-09-28 | EV Group E. Thallner GmbH | Verfahren zum permanenten Verbinden zweier Metalloberflächen |
| JP6175606B2 (ja) * | 2013-07-22 | 2017-08-09 | 株式会社アドウェルズ | 接合方法 |
-
1996
- 1996-03-22 JP JP06667396A patent/JP3368140B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260818A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3097644B2 (ja) | 半導体装置接続構造及び接続方法 | |
| JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2001274177A (ja) | 半導体装置及びその製造方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP3368140B2 (ja) | 電子部品の実装方法及びその構造 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JP3620399B2 (ja) | 電気機器の製造方法 | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| JP3428488B2 (ja) | 電子部品の製造方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP2009016380A (ja) | 半導体装置及びその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPH0777255B2 (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JPH06232289A (ja) | チップキャリア及びその製造方法 | |
| JP3408971B2 (ja) | フリップチップ実装用キャリア | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JPS62147736A (ja) | 半導体素子の搭載方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2000277568A (ja) | 電子部品の実装方法及び実装構造 | |
| JPH1158596A (ja) | 金属基材とセラミック基材との接合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021015 |
|
| LAPS | Cancellation because of no payment of annual fees |