JP2000277568A - 電子部品の実装方法及び実装構造 - Google Patents

電子部品の実装方法及び実装構造

Info

Publication number
JP2000277568A
JP2000277568A JP2000002713A JP2000002713A JP2000277568A JP 2000277568 A JP2000277568 A JP 2000277568A JP 2000002713 A JP2000002713 A JP 2000002713A JP 2000002713 A JP2000002713 A JP 2000002713A JP 2000277568 A JP2000277568 A JP 2000277568A
Authority
JP
Japan
Prior art keywords
electronic component
mounting
mounting board
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000002713A
Other languages
English (en)
Inventor
Takeshi Osaka
猛 大坂
Mototsugu Okamura
元嗣 岡村
Masaaki Minami
匡晃 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000002713A priority Critical patent/JP2000277568A/ja
Priority to US09/483,193 priority patent/US6586278B1/en
Publication of JP2000277568A publication Critical patent/JP2000277568A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

(57)【要約】 【課題】 大きなコストを必要とせずに、電子部品を実
装基板上に効率よく実装することが可能で、信頼性の高
い電子部品の実装方法及び実装構造を提供する。 【解決手段】 電子部品１を、バンプ３を介して実装基
板４の配線電極５上に位置させた状態で、超音波振動印
加手段（コレット）８の先端部の振動振幅が電子部品１
の振動振幅より大きくなるような条件で電子部品１に超
音波振動を印加するとともにバンプ３及びその近傍を加
熱し、バンプ３と、接続対象である実装基板４上の配線
電極５とを金属接合させることにより、電子部品１をバ
ンプ３を介して実装基板３上に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、電子部品の実装
方法及び実装構造に関し、詳しくは、電子部品の電極を
バンプを介して実装基板の配線電極に接続して実装する
電子部品の実装方法及び実装構造に関する。
【０００２】
【従来の技術】例えば、図７は、従来の方法により電子
部品をバンプを介して基板（実装基板）に実装した場合
の実装構造の一例を示すものである。この実装構造にお
いては、電子部品５１の表面に形成された電極５２の表
面に配設されたＡｕバンプ（突起バンプ）５３の先端部
と、実装基板５４上の配線電極（基板パッド）５５と
が、導電接着剤（導電ペースト）５６により接続され、
かつ、電子部品５１と実装基板５４との隙間に絶縁性の
結合用樹脂５７が充填されることにより、電子部品５１
が実装基板５４上に実装されている。
【０００３】ところで、上記のような実装方法では、電
子部品５１にワイヤーボンディング技術を用いて形成さ
れたＡｕバンプ（突起バンプ）５３の先端部に導電接着
剤（導電ペースト）５６を塗布するとともに、実装基板
５４の配線電極５５上に絶縁性の結合用樹脂５７を塗布
し、導電ペースト５６を仮硬化させた後、電子部品５１
のＡｕバンプ５３と実装基板５４の配線電極５５とが接
続するように、電子部品５１を実装基板５４に押し付け
ながら加熱して、導電接着剤（導電ペースト）５６及び
結合用樹脂５７を硬化させることにより実装が行われて
いる。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の実
装方法においては、 導電接着剤として、通常、Ａｇ又はＡｇ合金を導電成
分（フィラー）とするもの（導電ペースト）が用いられ
ており、コストの増大を招く、 導電性接着剤をＡｕバンプの先端部に少量塗布するだ
けで、接合強度が不十分になることから、結合用樹脂を
用いて接合強度を向上させるようにしているが、必ずし
も十分な接合強度を得ることが困難で、特に耐湿性に欠
ける、 ワイヤーボンディング技術を用いて形成されたＡｕバ
ンプが突起した形状を有しているため、電子部品を実装
基板に押し付け、導電接着剤（導電ペースト）及び結合
用樹脂を硬化させることにより実装を行った場合、配線
電極の下側の実装基板（通常は樹脂）が変形し、この変
形が、接続信頼性、特に耐湿性に悪影響を与える というような問題点がある。
【０００５】本願発明は、上記問題点を解決するもので
あり、大きなコストを必要とせずに、電子部品を実装基
板上に効率よく実装することが可能で、信頼性の高い電
子部品の実装方法及び実装構造を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の電子部品の実装方法は、電子部品の電極
をバンプを介して実装基板の配線電極に接続して実装す
る電子部品の実装方法であって、超音波振動印加手段
（コレット）の先端部を電子部品に当接させ、電子部品
を加熱された実装基板の配線電極上にバンプを介して位
置させた状態で、前記コレット先端部の振動振幅が電子
部品の振動振幅より大きく、かつ、電子部品の振動振幅
が０．２０μm以上となるような条件で電子部品に超音
波振動を印加し、バンプと、接続対象である電子部品の
電極又は実装基板上の配線電極とを金属接合させること
により、電子部品をバンプを介して実装基板上に実装す
ることを特徴としている。
【０００７】コレット先端部を電子部品に当接させ、電
子部品を加熱された実装基板の配線電極上にバンプを介
して位置させた状態で、コレット先端部の振動振幅が電
子部品の振動振幅より大きく、かつ、電子部品の振動振
幅が０．２０μm以上となるような条件で電子部品に超
音波振動を印加し、バンプと、接続対象である電子部品
の電極又は実装基板上の配線電極とを金属接合させるこ
とにより、高価な導電接着剤（導電ペースト）などを用
いることなく、バンプと、接続対象である電子部品の電
極又は実装基板上の配線電極とを確実に接続させること
が可能になる。
【０００８】すなわち、コレット先端部の振動振幅が電
子部品の振動振幅より大きくなるような条件下での超音
波振動による摩擦熱と、加熱による熱エネルギーによ
り、バンプと、接続対象である電子部品の電極又は実装
基板上の配線電極との間に十分な原子拡散を起こさせる
ことが可能になり、バンプと、電子部品の電極又は実装
基板上の配線電極とを金属接合させて、十分な接続信頼
性、耐湿性を実現することが可能になる。
【０００９】また、本願発明の方法によれば、超音波振
動を加えながらバンプと接続対象である電極とを金属接
合するようにしているため、実装基板の変形を生じない
ような比較的低い温度で、金属接合に必要な熱エネルギ
ーを与えることが可能になり、従来の実装方法の場合に
生じるような実装基板の変形を抑制、防止することがで
きるようになる。
【００１０】また、請求項２の電子部品の実装方法は、
前記バンプが、金（Ａｕ）を主成分とするめっきバンプ
であることを特徴としている。
【００１１】本願発明は、バンプが種々の方法により、
種々の材料から形成されているものである場合にも適用
することが可能であるが、通常電極表面に平坦に形成さ
れるめっきバンプの場合、突起した形状のバンプの場合
に生じるような基板の変形を抑制することが可能になる
ため、耐湿性などの特性を向上させるのに有利であると
ともに、接合面積が大きくとれるため、接合強度を向上
させることが可能になる。さらに、Ａｕを主成分とする
めっきバンプである場合、超音波振動を印加しつつ加熱
することにより、バンプと電子部品の電極又は実装基板
上の配線電極とを効率よく金属接合させることが可能に
なり、電子部品の電極と実装基板の配線電極とをバンプ
を介して確実に接続することができる。
【００１２】また、請求項３の電子部品の実装方法は、
前記実装基板の厚みが０．２mm以下であることを特徴と
している。
【００１３】実装基板の厚みが大きくなると、実装基板
が超音波振動を吸収してしまい、バンプと接続対象であ
る実装基板上の配線電極又は電子部品の電極との間に十
分な摩擦熱を発生させることができなくなる場合がある
が、実装基板の厚みを０．２mm以下にした場合、実装基
板が超音波振動を吸収することを防止して、バンプと接
続対象である電極との間に十分な摩擦熱を発生させるこ
とが可能になる。
【００１４】また、請求項４の電子部品の実装方法は、
電子部品の電極と実装基板の配線電極とをバンプを介し
て接続した後、電子部品全体を樹脂で被覆して封止する
ことを特徴としている。
【００１５】電子部品の電極と実装基板の配線電極とを
バンプを介して接続した後、電子部品及び電子部品全体
を被覆して封止することにより、耐候性や耐湿性をさら
に改善して信頼性を向上させることが可能になる。
【００１６】また、請求項５の電子部品の実装方法は、
電子部品の電極と実装基板の配線電極とをバンプを介し
て接続した後、電子部品と実装基板の隙間に、電子部品
と実装基板とを結合するための結合用樹脂を充填し、さ
らに、封止用樹脂により電子部品全体を被覆して封止す
ることを特徴としている。
【００１７】また、電子部品と実装基板の隙間に電子部
品と実装基板とを結合するための結合用樹脂を充填し、
さらに、封止用樹脂により、電子部品及び電子部品と実
装基板の配線電極の接合部の全体を被覆して封止するよ
うにした場合、バンプと電極との間の金属接合による結
合力と、結合用樹脂の結合力の両方により、接合信頼性
をさらに向上させることが可能になるとともに、耐湿
性、耐光性などをさらに向上させることが可能になり、
信頼性を大幅に向上させることができる。
【００１８】また、本願発明（請求項６）の電子部品の
実装構造は、請求項５記載の方法により電子部品を実装
した場合の電子部品の実装構造であって、電子部品の電
極が、バンプを介して実装基板の配線電極に、電気的及
び機械的に接続され、電子部品と実装基板の隙間に結合
用樹脂が充填されているとともに、封止用樹脂により電
子部品全体が被覆されていることを特徴としている。
【００１９】
【発明の実施の形態】以下、本願発明の実施形態を示し
てその特徴とするところをさらに詳しく説明する。図１
は、本願発明の一実施形態にかかる電子部品（例えば、
電解効果トランジスタなど）の実装構造を示す断面図で
ある。
【００２０】この実施形態の実装構造において、電子部
品１は、その下側表面に配設された電極２が、金（Ａ
ｕ）からなるバンプ３を介して、実装基板４上の配線電
極（基板パッド）５に電気的及び機械的に接続されるこ
とにより実装基板４上に実装されている。
【００２１】また、電子部品１と実装基板４の隙間に
は、電子部品１を実装基板４上に確実に固定するための
結合用樹脂６が充填されており、さらに、封止用樹脂７
により、電子部品１及び電子部品１と実装基板４の隙間
からはみ出した結合用樹脂６などが全体的に覆われ、封
止されている。
【００２２】この実施形態の実装構造において、バンプ
３は、電子部品１の電極２の表面に、電解めっきの方法
により形成されており、このバンプ３が、超音波振動を
印加しつつ加熱して実装基板４上の配線電極５との間に
金属接合を生ぜしめる方法（すなわち、本願発明の実装
方法）によって実装基板４上の配線電極５に接合される
ことにより、電子部品１が実装基板上に電気的及び機械
的に接続されている。
【００２３】また、この実施形態の実装構造において
は、実装基板４として、厚みが０．２mm以下のＢＴ（ビ
スマレイミドトリアジン）レジンからなる樹脂製の基板
が用いられている。また、実装基板４上に形成された配
線電極５は、銅層と、銅層上に形成されたＮｉ層と、Ｎ
ｉ層上に形成されたＡｕ層とからなる三層構造を有して
おり、その表面粗さは、中心線平均粗さ（ＲＡ）で０．
１０μm〜０．５０μmの範囲にある。
【００２４】また、上記結合用樹脂６としては、無機フ
ィラーの含有割合が小さく、低粘度で、電子部品１と実
装基板４の隙間に侵入しやすい樹脂（例えば、松下電工
（株）ＣＶ５１８６Ｓなど）が用いられており、封止用
樹脂７としては、無機フィラーを多く含み、比較的高粘
度で、吸湿性が少なく耐湿性に優れた樹脂（例えば、松
下電工（株）ＣＶ５１８１など）が用いられている。
【００２５】次に、上記のような実装構造となるように
電子部品を実装する方法について説明する。 先ず、図２に示すように、電極２上に金（Ａｕ）を電
解めっきすることにより平坦なバンプ（Ａｕバンプ）３
が形成された電子部品１をコレット８により吸着固定
し、表面に配線電極５が形成され、加熱された実装基板
４の上に載置する。 それから、コレット８により荷重を印加することで、
バンプ３を配線電極５に押し当てながら、コレット８を
約６０ｋＨｚで超音波振動させ、バンプ３と配線電極５
とを金属接合させる。 その後、コレット８を退避させ、図３に示すように、
電子部品１と実装基板４の隙間に結合用樹脂６を充填し
た後、さらに、図４に示すように、封止用樹脂７によ
り、電子部品１及び電子部品１と実装基板４の配線電極
５の接合部の全体を被覆し、加熱して、結合用樹脂６及
び封止用樹脂７を硬化させる。これにより、図１に示す
ような実装構造による実装が完了する。
【００２６】なお、表１に、本願発明の電子部品の実装
方法により電子部品を実装した場合の、超音波振動の条
件と接合強度との関係を示す。接合強度は、バンプと配
線電極が十分に接合しない場合を×、バンプと配線電極
は接合するが接合強度が必ずしも十分でないものを△、
バンプと配線電極が接合し、十分な接合強度を有するも
のを○として評価した。
【００２７】
【表１】
【００２８】表１より、コレットを電子部品の上面に押
し当てて超音波振動させた場合、コレットと電子部品は
ともに超音波振動するが、表１の試験番号３，４，５，
６に示すように、電子部品の振動振幅よりも、コレット
先端部の振動振幅の方が大きく、かつ、電子部品の振動
振幅が０．２μm以上になると十分な接合強度が得られ
ることがわかる。
【００２９】なお、上記実施形態の実装方法（超音波接
合法）により実装した場合、導電性接着剤により電子部
品をバンプを介して実装基板上に実装する従来の実装方
法（導電性接着剤接合法）により実装した場合に比べ
て、約５倍程度の接合強度が得られることが確認されて
いる。
【００３０】また、図５は、本願発明の一実施形態にか
かる超音波接合法により電子部品を実装基板に実装した
場合と、従来の導電性接着剤接合法により電子部品を実
装基板に実装した場合の、実装後の経過時間と接続抵抗
値との関係を示す図である。なお、超音波接合法による
実装条件は、 超音波出力：０．７Ｗ 荷重 ：０．５Ｎ／バンプ 振動振幅 ：０．２５μm（コレット先端部） とした。
【００３１】図５に示すように、従来の導電性接着剤接
合法により実装した場合には、実装後に時間が経過する
につれて接続抵抗値が上昇しているが、本願発明の超音
波接合法により実装した場合には、時間が経過しても接
続抵抗値が上昇せず、耐候性、耐湿性などに優れ、十分
な信頼性を備えていることがわかる。
【００３２】また、図６は、実装基板上の配線電極の表
面粗さ（中心線平均粗さ（ＲＡ））と接合強度との関係
の一例を示す図である。図６に示すように、実装基板上
の配線電極の表面粗さ（ＲＡ）が０．１０μm以上にな
ると接合強度が安定し、十分な接合信頼性が得られるこ
とがわかる。なお、実装基板上の配線電極の表面粗さ
（ＲＡ）と接合強度の関係は、超音波振動の振幅や温度
条件、あるいは配線電極の構成材料などに影響されるの
で、配線電極の表面粗さ（ＲＡ）は、実装する際の全体
的な条件を考慮して所定の範囲に設定することが望まし
い。
【００３３】なお、実装基板の厚みが厚くなると電子部
品側に加えた超音波振動が実装基板が変形することによ
って実装基板に吸収されてしまい、バンプを実装基板上
の配線電極に金属接合させるのに必要な超音波振動を与
えることが困難になる傾向があるが、実装基板の厚みを
０．２mm以下とした場合、実装基板の変形を抑えて確実
に超音波振動を与えることが可能になり、バンプと実装
基板上の配線電極とを金属接合させることが可能になる
ことが確認されている。但し、超音波振動の条件（周波
数と振動振幅の関係など）によっては、実装基板が０．
２mm以上であるときにも、十分な金属接合を生じさせる
ことができる場合もあるものと考えられる。したがっ
て、本願発明において、実装基板の厚みは必ずしも０．
２mm以下に限定されるものではない。
【００３４】なお、上記実施形態では、バンプが金を電
解めっきすることにより形成された平坦なものである場
合について説明したが、バンプの形成方法に特別の制約
はなく、公知の種々の方法により形成することが可能で
ある。
【００３５】また、本願発明は、ワイヤーボンディング
技術を利用して、突起した形状のバンプ（ワイヤーバン
プ）を電子部品の電極上に形成し、このワイヤーバンプ
を実装基板上の配線電極に接合して電子部品を実装する
場合にも適用することが可能である。
【００３６】また、バンプの構成材料としては、金（Ａ
ｕ）に限らず、金（Ａｕ）を主成分とする合金材料をは
じめ、超音波振動と熱により電子部品の電極や実装基板
の配線電極などと金属接合を生じさせることが可能な種
々の材料を用いることが可能である。
【００３７】また、上記実施形態では、バンプが電子部
品に配設されている場合を例にとって説明したが、バン
プが実装基板の配線電極上に形成されており、電子部品
の電極を配線電極上に形成されたバンプに金属接合させ
て実装する場合にも本願発明を適用することが可能であ
り、その場合にも、上記実施形態の場合と同様の効果を
得ることができる。
【００３８】本願発明は、さらにその他の点においても
上記実施形態に限定されるものではなく、電子部品の種
類、電子部品の電極及び実装基板上の配線電極の構成材
料や配設態様、超音波振動の印加条件、加熱条件、電子
部品を実装基板に押し付ける際の押圧力の強さなどに関
し、発明の要旨の範囲内において、種々の応用、変形を
加えることができる。
【００３９】
【発明の効果】上述のように、本願発明（請求項１）の
電子部品の実装方法は、コレット先端部を電子部品に当
接させ、電子部品を加熱された実装基板の配線電極上に
バンプを介して位置させた状態で、コレット先端部の振
動振幅が電子部品の振動振幅より大きく、かつ、電子部
品の振動振幅が０．２０μm以上となるような条件で電
子部品に超音波振動を印加し、バンプと、接続対象であ
る電子部品の電極又は実装基板上の配線電極とを金属接
合させることにより、高価な導電接着剤（導電ペース
ト）などを用いることなく、バンプと、接続対象である
電子部品の電極又は実装基板上の配線電極とを確実に接
続させることが可能になる。すなわち、コレット先端部
の振動振幅が電子部品の振動振幅より大きく、かつ、電
子部品の振動振幅が０．２０μm以上となるような条件
下で超音波振動させることにより発生する摩擦熱と、加
熱による熱エネルギーにより、バンプと、接続対象であ
る電子部品の電極又は実装基板上の配線電極との間に十
分な原子拡散を起こさせることが可能になり、バンプ
と、電子部品の電極又は実装基板上の配線電極とを金属
接合させて、十分な接続信頼性、耐湿性を実現すること
ができる。また、本願発明の実装方法によれば、超音波
振動を加えながらバンプと接続対象である電極とを金属
接合するようにしているため、実装基板の変形を生じな
いような比較的低い温度で、金属接合に必要な熱エネル
ギーを与えることが可能になり、従来の実装方法の場合
に生じるような実装基板の変形を抑制、防止することが
できる。
【００４０】また、本願発明の実装方法は、バンプが種
々の材料から形成されているものである場合にも適用す
ることが可能であるが、請求項２のように、バンプが、
金（Ａｕ）を主成分とするめっきバンプである場合に
は、ワイヤーボンディング技術を利用して形成された突
起した形状のバンプの場合に生じるような実装基板の変
形を抑制して、耐湿性などの特性を向上させることが可
能になるとともに、超音波振動を印加しつつ加熱するこ
とによって電子部品の電極をバンプを介して実装基板の
配線電極に効率よく金属接合させることが可能になり、
本願発明をより実効あらしめることができる。
【００４１】また、実装基板の厚みが大きくなると、実
装基板が超音波振動を吸収してしまい、バンプと接続対
象である実装基板上の配線電極又は電子部品の電極との
間に十分な摩擦熱を発生させることができなくなる場合
があるが、請求項３の電子部品の実装方法のように、実
装基板の厚みを０．２mm以下にした場合、実装基板が超
音波振動を吸収することを防止して、バンプと接続対象
である電極との間に十分な摩擦熱を発生させることが可
能になる。
【００４２】また、請求項４の電子部品の実装方法のよ
うに、電子部品の電極と実装基板の配線電極とをバンプ
を介して接続した後、電子部品全体を被覆して封止する
ことにより、耐候性や耐湿性をさらに改善して信頼性を
向上させることが可能になる。
【００４３】また、請求項５の電子部品の実装方法のよ
うに、電子部品と実装基板の隙間に電子部品と実装基板
とを結合するための結合用樹脂を充填し、さらに、封止
用樹脂により、電子部品と実装基板の配線電極の接合部
の全体を被覆して封止するようにした場合、バンプと電
極との間の金属接合による結合力と、結合用樹脂の結合
力の両方により、接合信頼性をさらに向上させることが
可能になるとともに、耐湿性、耐光性などをさらに向上
させることが可能になり、信頼性を大幅に向上させるこ
とができる。
【００４４】また、本願発明の電子部品の実装構造（請
求項６）は、上記本願発明の実装方法により電子部品を
実装基板上に実装した場合の実装構造であり、耐湿性な
どの特性を改善して、高い実装信頼性を実現することが
できる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかる電子部品の実装
構造を示す断面図である。
【図２】本願発明の一実施形態にかかる電子部品の実装
方法の一工程において、電子部品に超音波振動を印加し
ている状態を示す断面図である。
【図３】本願発明の一実施形態にかかる電子部品の実装
方法の一工程において、電子部品と実装基板の隙間に結
合用樹脂を充填した状態を示す断面図である。
【図４】本願発明の一実施形態にかかる電子部品の実装
方法の一工程において、封止用樹脂により、電子部品全
体を被覆した状態を示す断面図である。
【図５】本願発明の実施形態にかかる方法により電子部
品を実装基板に実装した場合と、従来の導電性接着剤接
合法により電子部品を実装基板に実装した場合の、実装
後の経過時間と接続抵抗値との関係を示す図である。
【図６】本願発明の実施形態にかかる方法により電子部
品を実装基板に実装した場合の、実装基板上の配線電極
の表面粗さ（中心線平均粗さ（ＲＡ））と接合強度との
関係を示す図である。
【図７】従来の電子部品の実装方法を示す図である。
【符号の説明】
１ 電子部品 ２ 電極 ３ バンプ ４ 実装基板 ５ 配線電極（基板パッド） ６ 結合用樹脂 ７ 封止用樹脂 ８ コレット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 匡晃 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5F044 LL11 NN07 NN08 PP16 PP19 QQ03 RR18 RR19

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電子部品の電極をバンプを介して実装基板
    の配線電極に接続して実装する電子部品の実装方法であ
    って、 超音波振動印加手段（コレット）の先端部を電子部品に
    当接させ、 電子部品を加熱された実装基板の配線電極上にバンプを
    介して位置させた状態で、 前記コレット先端部の振動振幅が電子部品の振動振幅よ
    り大きく、かつ、電子部品の振動振幅が０．２０μm以
    上となるような条件で電子部品に超音波振動を印加し、 バンプと、接続対象である電子部品の電極又は実装基板
    上の配線電極とを金属接合させることにより、電子部品
    をバンプを介して実装基板上に実装することを特徴とす
    る電子部品の実装方法。
  2. 【請求項２】前記バンプが、金（Ａｕ）を主成分とする
    めっきバンプであることを特徴とする請求項１記載の電
    子部品の実装方法。
  3. 【請求項３】前記実装基板の厚みが０．２mm以下である
    ことを特徴とする請求項１又は２記載の電子部品の実装
    方法。
  4. 【請求項４】電子部品の電極と実装基板の配線電極とを
    バンプを介して接続した後、電子部品全体を樹脂で被覆
    して封止することを特徴とする請求項１〜３のいずれか
    に記載の電子部品の実装方法。
  5. 【請求項５】電子部品の電極と実装基板の配線電極とを
    バンプを介して接続した後、電子部品と実装基板の隙間
    に、電子部品と実装基板とを結合するための結合用樹脂
    を充填し、さらに、封止用樹脂により電子部品全体を被
    覆して封止することを特徴とする請求項４記載の電子部
    品の実装方法。
  6. 【請求項６】請求項５記載の方法により電子部品を実装
    した場合の電子部品の実装構造であって、電子部品の電
    極が、バンプを介して実装基板の配線電極に、電気的及
    び機械的に接続され、電子部品と実装基板の隙間に結合
    用樹脂が充填されているとともに、封止用樹脂により電
    子部品全体が被覆されていることを特徴とする電子部品
    の実装構造。
JP2000002713A 1999-01-19 2000-01-11 電子部品の実装方法及び実装構造 Pending JP2000277568A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000002713A JP2000277568A (ja) 1999-01-19 2000-01-11 電子部品の実装方法及び実装構造
US09/483,193 US6586278B1 (en) 1999-01-19 2000-01-14 Method for mounting electronic component and structure having mounted thereon an electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1027499 1999-01-19
JP11-10274 1999-01-19
JP2000002713A JP2000277568A (ja) 1999-01-19 2000-01-11 電子部品の実装方法及び実装構造

Publications (1)

Publication Number Publication Date
JP2000277568A true JP2000277568A (ja) 2000-10-06

Family

ID=26345530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002713A Pending JP2000277568A (ja) 1999-01-19 2000-01-11 電子部品の実装方法及び実装構造

Country Status (2)

Country Link
US (1) US6586278B1 (ja)
JP (1) JP2000277568A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398828A2 (de) 2002-08-29 2004-03-17 Infineon Technologies AG Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006013751A1 (ja) * 2004-08-05 2006-02-09 Seiko Epson Corporation ボンディング構造、ワイヤボンディング方法、アクチュエータ装置、及び液体噴射ヘッド

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425492B2 (ja) * 1995-08-18 2003-07-14 松下電器産業株式会社 半導体実装方法およびその装置
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398828A2 (de) 2002-08-29 2004-03-17 Infineon Technologies AG Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
EP1398828A3 (de) * 2002-08-29 2010-03-03 Infineon Technologies AG Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US6586278B1 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US6460591B1 (en) Ultrasonic bonding method and ultrasonic bonding apparatus
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JP3687280B2 (ja) チップ実装方法
JP3438711B2 (ja) 圧電デバイス及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JP2000174059A (ja) 電子部品の実装方法
JP3376861B2 (ja) バンプ付きワークの実装方法
JP2000269269A (ja) 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2000277568A (ja) 電子部品の実装方法及び実装構造
JP2000022300A (ja) 配線基板および電子ユニット
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP3520410B2 (ja) 電子部品の実装方法
JP3811248B2 (ja) 半導体素子の基板への接合方法及び実装方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP3368140B2 (ja) 電子部品の実装方法及びその構造
JPH06216505A (ja) プリント配線板への端子の接続方法
JP3702929B2 (ja) ワイヤボンディング方法
JP2830824B2 (ja) バンプ付きワークの実装方法および実装構造
JP2637684B2 (ja) 半導体装置の封止方法
JPH11214571A (ja) 半導体素子実装用シート
JP2001185580A (ja) 回路基板への電子部品の実装方法
JP3141682B2 (ja) 複合リードフレーム
JP3598058B2 (ja) 回路基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040406