JPH10189657A - 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 - Google Patents
端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造Info
- Publication number
- JPH10189657A JPH10189657A JP8349669A JP34966996A JPH10189657A JP H10189657 A JPH10189657 A JP H10189657A JP 8349669 A JP8349669 A JP 8349669A JP 34966996 A JP34966996 A JP 34966996A JP H10189657 A JPH10189657 A JP H10189657A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- semiconductor chip
- terminal
- active surface
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【課題】端子どうしを対向させた状態において、両端子
間のより確実な電気的接続を図ることができる簡便な方
法を提供することをその課題としている。 【解決手段】第１の端子１１と、第２の端子２１とを互
いに対向させ、これら端子間に異方性導電膜３０または
樹脂膜３５を介装するとともに、上記第１の端子１１と
第２の端子２１を互いに圧し付け、かつ両端子間に超音
波振動（５０）を付与する。
間のより確実な電気的接続を図ることができる簡便な方
法を提供することをその課題としている。 【解決手段】第１の端子１１と、第２の端子２１とを互
いに対向させ、これら端子間に異方性導電膜３０または
樹脂膜３５を介装するとともに、上記第１の端子１１と
第２の端子２１を互いに圧し付け、かつ両端子間に超音
波振動（５０）を付与する。
Description
【０００１】
【発明が属する技術分野】本願発明は、端子間の接続方
法に関し、たとえば、能動面に複数の端子が形成された
ＩＣなどの半導体チップをいわゆるチップ・オン・ボー
ド実装方式でプリント配線基板上に実装する場合などに
好適に採用しうるものである。
法に関し、たとえば、能動面に複数の端子が形成された
ＩＣなどの半導体チップをいわゆるチップ・オン・ボー
ド実装方式でプリント配線基板上に実装する場合などに
好適に採用しうるものである。
【０００２】
【従来の技術】図８は、チップ・オン・ボード方式で半
導体チップ１０を基板２０上に実装した状態の拡大断面
図である。半導体チップ１０の能動面には、複数の端子
パッド１１がやや突出状に形成されている。一方、プリ
ント配線基板２０の表面には、上記半導体チップ１０の
各端子パッド１１の配置と対応して、複数の端子２１が
露出形成されている。チップ・オン・ボード方式とは、
上記半導体チップ１０の能動面を異方性導電膜３０を介
して基板２０に対向させてこれに加熱圧接させ、対向す
る端子１１，２１どうしを導電接続し、その余の領域を
絶縁性をたもったまま相互接着する方式である。
導体チップ１０を基板２０上に実装した状態の拡大断面
図である。半導体チップ１０の能動面には、複数の端子
パッド１１がやや突出状に形成されている。一方、プリ
ント配線基板２０の表面には、上記半導体チップ１０の
各端子パッド１１の配置と対応して、複数の端子２１が
露出形成されている。チップ・オン・ボード方式とは、
上記半導体チップ１０の能動面を異方性導電膜３０を介
して基板２０に対向させてこれに加熱圧接させ、対向す
る端子１１，２１どうしを導電接続し、その余の領域を
絶縁性をたもったまま相互接着する方式である。
【０００３】上記異方性導電膜３０は、接着性の樹脂膜
３１中に導電性の粒子３２を分散させた構造をもってい
る。導電性の粒子３２としては、金属球のほか、たとえ
ば樹脂製ボールの表面にニッケルメッキを施したもの、
あるいはニッケルメッキの上にさらに金メッキを施した
ものなどが使用される。
３１中に導電性の粒子３２を分散させた構造をもってい
る。導電性の粒子３２としては、金属球のほか、たとえ
ば樹脂製ボールの表面にニッケルメッキを施したもの、
あるいはニッケルメッキの上にさらに金メッキを施した
ものなどが使用される。
【０００４】加熱状態において相互間に上記の異方性導
電膜３０を介在させた上で上記半導体チップ１０と基板
２０間に所定の圧力を加えると、図８に表れているよう
に、半導体チップ１０の端子１１と基板２０上の端子２
１間で軟化させられた異方性導電膜３０が圧し潰され、
上記導電性の粒子３２が両端子１１，２１間に接触させ
られ、これにより両端子１１，２１間の電気的接続が図
られる。異方性導電膜３０のうち、上記のようにして圧
し潰されない領域は、依然として導電性の粒子３２は分
散状態にあるため、この領域での絶縁性は維持される。
同時に、半導体チップ１０の能動面と基板２０間は、上
記異方性導電膜３０のもつ接着力によって相互に接着さ
れる。このように、上記した実装方式においては、異方
性導電膜３０を介在させた状態で半導体チップ１０と基
板２０間を押圧するという簡単な操作をするだけで、必
要な箇所のみの電気的導通をはかりながら、半導体チッ
プ１０を基板２０に実装することができるのであり、い
わゆるチップボンディングとワイヤボンディングとによ
って基板上に半導体チップを実装する場合に比較して、
著しく簡便な実装方式である。
電膜３０を介在させた上で上記半導体チップ１０と基板
２０間に所定の圧力を加えると、図８に表れているよう
に、半導体チップ１０の端子１１と基板２０上の端子２
１間で軟化させられた異方性導電膜３０が圧し潰され、
上記導電性の粒子３２が両端子１１，２１間に接触させ
られ、これにより両端子１１，２１間の電気的接続が図
られる。異方性導電膜３０のうち、上記のようにして圧
し潰されない領域は、依然として導電性の粒子３２は分
散状態にあるため、この領域での絶縁性は維持される。
同時に、半導体チップ１０の能動面と基板２０間は、上
記異方性導電膜３０のもつ接着力によって相互に接着さ
れる。このように、上記した実装方式においては、異方
性導電膜３０を介在させた状態で半導体チップ１０と基
板２０間を押圧するという簡単な操作をするだけで、必
要な箇所のみの電気的導通をはかりながら、半導体チッ
プ１０を基板２０に実装することができるのであり、い
わゆるチップボンディングとワイヤボンディングとによ
って基板上に半導体チップを実装する場合に比較して、
著しく簡便な実装方式である。
【０００５】
【発明が解決しようとする課題】ところで、上記した従
来の手法による異方性導電膜３０を用いた端子間の接続
方法においては、単に異方性導電膜３０を介して接続す
るべき両者間を熱圧迫させるだけであるため、とくに電
気的接続の安定性に欠けるという問題がある。
来の手法による異方性導電膜３０を用いた端子間の接続
方法においては、単に異方性導電膜３０を介して接続す
るべき両者間を熱圧迫させるだけであるため、とくに電
気的接続の安定性に欠けるという問題がある。
【０００６】すなわち、加熱温度の管理、および、圧接
力の管理を適正に行わないと、異方性導電膜３０内の導
電性粒子３２が導通を図るべき両端子１１，２１に適正
に接触しない状態が生まれるおそれがある。また、半導
体チップを実装するべき基板がガラスエポキシをベース
とするプリント配線基板である場合等には、この基板に
撓みや反りが生じている場合があり、このような場合に
は、上記のような電気的接続不良がより起こりやすい。
力の管理を適正に行わないと、異方性導電膜３０内の導
電性粒子３２が導通を図るべき両端子１１，２１に適正
に接触しない状態が生まれるおそれがある。また、半導
体チップを実装するべき基板がガラスエポキシをベース
とするプリント配線基板である場合等には、この基板に
撓みや反りが生じている場合があり、このような場合に
は、上記のような電気的接続不良がより起こりやすい。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、端子どうしを対向させた状態に
おいて、両端子間のより確実な電気的接続を図ることが
できるあらたな方法を提供することをその課題としてい
る。
出されたものであって、端子どうしを対向させた状態に
おいて、両端子間のより確実な電気的接続を図ることが
できるあらたな方法を提供することをその課題としてい
る。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【０００９】本願発明の第１の側面によって提供される
端子間の接続方法は、第１の端子と、第２の端子とを互
いに対向させ、これら端子間に異方性導電膜を介装する
とともに、上記第１の端子と第２の端子を互いに圧し付
けるとともに、両端子間に超音波振動を付与することを
特徴としている。
端子間の接続方法は、第１の端子と、第２の端子とを互
いに対向させ、これら端子間に異方性導電膜を介装する
とともに、上記第１の端子と第２の端子を互いに圧し付
けるとともに、両端子間に超音波振動を付与することを
特徴としている。
【００１０】好ましい実施の形態においては、上記の方
法が基板に対する半導体チップの実装方法に適用されて
いる。すなわち、この半導体チップの実装方法は、半導
体チップの能動面に突出状に形成した複数の第１の端子
と、上記第１の端子と対応するように基板上に形成した
複数の第２の端子との間の接続にあたり、上記半導体チ
ップの能動面と上記基板との間に異方性導電膜を介装
し、上記半導体チップの能動面と上記基板とを相互に圧
し付けるとともに、超音波振動を付与することを特徴と
している。
法が基板に対する半導体チップの実装方法に適用されて
いる。すなわち、この半導体チップの実装方法は、半導
体チップの能動面に突出状に形成した複数の第１の端子
と、上記第１の端子と対応するように基板上に形成した
複数の第２の端子との間の接続にあたり、上記半導体チ
ップの能動面と上記基板との間に異方性導電膜を介装
し、上記半導体チップの能動面と上記基板とを相互に圧
し付けるとともに、超音波振動を付与することを特徴と
している。
【００１１】好ましい他の実施の形態においては、上記
の方法がリードフレームに対する半導体チップのボンデ
ィング方法に適用されている。すなわち、この半導体チ
ップのボンディング方法は、半導体チップの能動面に突
出状に形成した複数の第１の端子と、上記第１の端子と
対応するようにしてリードフレームに形成した第２の端
子との間の接続にあたり、上記半導体チップの能動面と
上記リードフレームとの間に異方性導電膜を介装し、上
記半導体チップの能動面と上記リードフレームとを相互
に圧し付けるとともに、超音波振動を付与することを特
徴としている。
の方法がリードフレームに対する半導体チップのボンデ
ィング方法に適用されている。すなわち、この半導体チ
ップのボンディング方法は、半導体チップの能動面に突
出状に形成した複数の第１の端子と、上記第１の端子と
対応するようにしてリードフレームに形成した第２の端
子との間の接続にあたり、上記半導体チップの能動面と
上記リードフレームとの間に異方性導電膜を介装し、上
記半導体チップの能動面と上記リードフレームとを相互
に圧し付けるとともに、超音波振動を付与することを特
徴としている。
【００１２】上記異方性導電膜は、従来のチップ・オン
・ボード方式で半導体チップを基板に実装する場合に用
いるものと基本的に同じである。すなわち、接着性の樹
脂膜中に導電性の粒子を分散させた構造をもったもので
ある。導電性の粒子は、樹脂膜中に分散されているが故
に、自然状態においては、各導電性の粒子は絶縁性の樹
脂によって互いに隔絶されており、したがって、この異
方性導電膜の両面間は、絶縁状態にある。しかし、この
異方性導電膜の選択された領域に好ましくは加熱状態に
おいて厚み方向の圧迫力を加えてこの膜を圧し潰すと、
上記導電性の粒子の表面が圧し潰されて厚みが減少した
膜の両面に露出するようになり、この粒子を挟むように
対向する面が互いに電気的に導通させられる。
・ボード方式で半導体チップを基板に実装する場合に用
いるものと基本的に同じである。すなわち、接着性の樹
脂膜中に導電性の粒子を分散させた構造をもったもので
ある。導電性の粒子は、樹脂膜中に分散されているが故
に、自然状態においては、各導電性の粒子は絶縁性の樹
脂によって互いに隔絶されており、したがって、この異
方性導電膜の両面間は、絶縁状態にある。しかし、この
異方性導電膜の選択された領域に好ましくは加熱状態に
おいて厚み方向の圧迫力を加えてこの膜を圧し潰すと、
上記導電性の粒子の表面が圧し潰されて厚みが減少した
膜の両面に露出するようになり、この粒子を挟むように
対向する面が互いに電気的に導通させられる。
【００１３】本願発明においては、第１の端子と第２の
端子とを電気的に接続するにあたって、両端子間に介在
させられる上記の異方性導電膜を両端子間で圧迫させる
だけでなく、超音波振動を加えている。好ましくは、こ
の場合、上記第１および第２の端子とその間に介装させ
られる異方性導電膜は、加熱状態におかれる。第１の端
子と第２の端子の相互間に超音波振動を与えると、これ
らの間に圧し潰された格好で介在する異方性導電膜中の
導電性粒子と各端子間は、振動摩擦によって確実な電気
的接続が図られるとともに、両端子および導電性粒子の
被膜金属を選択することにより、これらの相互接触部に
は共晶合金が生成され、これにより、両端子と導電性粒
子間のより確実な電気的接続が図られる。第１の端子が
形成された面と、第２の端子が形成された面との間は、
異方性導電膜による接着により、相互に固定される。そ
の結果、本願発明に係る端子間の接続方法によれば、従
来の異方性導電膜を用いた接続法に比較し、端子間の電
気的接続の安定性が高まる。このことは、半導体チップ
をチップ・オン・ボード実装法によって基板上に実装す
る場合、リードフレーム上に半導体チップをボンディン
グする場合等に等しくあてはまる効果である。なお、異
方性導電膜を介在させた状態での両端子の圧迫操作およ
び超音波付与操作中、好ましくは加熱状態とすることが
好ましいが、加熱をすることなくとも、圧迫操作と超音
波付与操作をするだけで、そのエネルギを適正に選択す
ることにより、振動摩擦による昇温が得られ、両端子が
形成された面どうしが実質的に熱接着されることが確認
されている。
端子とを電気的に接続するにあたって、両端子間に介在
させられる上記の異方性導電膜を両端子間で圧迫させる
だけでなく、超音波振動を加えている。好ましくは、こ
の場合、上記第１および第２の端子とその間に介装させ
られる異方性導電膜は、加熱状態におかれる。第１の端
子と第２の端子の相互間に超音波振動を与えると、これ
らの間に圧し潰された格好で介在する異方性導電膜中の
導電性粒子と各端子間は、振動摩擦によって確実な電気
的接続が図られるとともに、両端子および導電性粒子の
被膜金属を選択することにより、これらの相互接触部に
は共晶合金が生成され、これにより、両端子と導電性粒
子間のより確実な電気的接続が図られる。第１の端子が
形成された面と、第２の端子が形成された面との間は、
異方性導電膜による接着により、相互に固定される。そ
の結果、本願発明に係る端子間の接続方法によれば、従
来の異方性導電膜を用いた接続法に比較し、端子間の電
気的接続の安定性が高まる。このことは、半導体チップ
をチップ・オン・ボード実装法によって基板上に実装す
る場合、リードフレーム上に半導体チップをボンディン
グする場合等に等しくあてはまる効果である。なお、異
方性導電膜を介在させた状態での両端子の圧迫操作およ
び超音波付与操作中、好ましくは加熱状態とすることが
好ましいが、加熱をすることなくとも、圧迫操作と超音
波付与操作をするだけで、そのエネルギを適正に選択す
ることにより、振動摩擦による昇温が得られ、両端子が
形成された面どうしが実質的に熱接着されることが確認
されている。
【００１４】本願発明の第２の側面によって提供される
端子間の接続構造は、互いに対向する第１の端子と第２
の端子とが、熱接着性樹脂膜中に導電性粒子を分散させ
てなる異方性導電膜を介して導電接続されている端子間
の接続構造であって、上記導電性粒子と第１の端子間お
よび／または上記導電性粒子と第２の端子間は、合金化
結合されていることを特徴としている。
端子間の接続構造は、互いに対向する第１の端子と第２
の端子とが、熱接着性樹脂膜中に導電性粒子を分散させ
てなる異方性導電膜を介して導電接続されている端子間
の接続構造であって、上記導電性粒子と第１の端子間お
よび／または上記導電性粒子と第２の端子間は、合金化
結合されていることを特徴としている。
【００１５】上記合金化結合は、単なる異方性導電膜の
加熱圧着によっては達成されず、本願発明の第１の側面
において述べたように、端子金属と異方性導電膜中の導
電性粒子の金属を適当に選択するとともに、導電接続す
るべき両端子間に超音波振動を与えることによって達成
される。第１の端子と第２の端子間の導電接続の安定性
が高度に達成されていることは、上述したとおりであ
る。
加熱圧着によっては達成されず、本願発明の第１の側面
において述べたように、端子金属と異方性導電膜中の導
電性粒子の金属を適当に選択するとともに、導電接続す
るべき両端子間に超音波振動を与えることによって達成
される。第１の端子と第２の端子間の導電接続の安定性
が高度に達成されていることは、上述したとおりであ
る。
【００１６】本願発明の第３の側面によって提供される
端子間の接続方法は、第１の端子と、第２の端子とを互
いに対向させ、これら端子間に加熱によって接着力を発
揮する樹脂膜を介装するとともに、上記第１の端子と第
２の端子を互いに圧し付けるとともに、両端子間に超音
波振動を付与することを特徴としている。
端子間の接続方法は、第１の端子と、第２の端子とを互
いに対向させ、これら端子間に加熱によって接着力を発
揮する樹脂膜を介装するとともに、上記第１の端子と第
２の端子を互いに圧し付けるとともに、両端子間に超音
波振動を付与することを特徴としている。
【００１７】好ましい実施の形態においては、この方法
が半導体チップの実装方法に用いられている。すなわ
ち、この半導体チップの実装方法は、半導体チップの能
動面に突出状に形成した複数の第１の端子と、上記第１
の端子と対応するように基板上に形成した複数の第２の
端子との間の接続にあたり、上記半導体チップの能動面
と上記基板との間に加熱によって接着力を発揮する樹脂
膜を介装し、上記半導体チップの能動面と上記基板とを
相互に圧し付けるとともに、超音波振動を付与すること
を特徴としている。
が半導体チップの実装方法に用いられている。すなわ
ち、この半導体チップの実装方法は、半導体チップの能
動面に突出状に形成した複数の第１の端子と、上記第１
の端子と対応するように基板上に形成した複数の第２の
端子との間の接続にあたり、上記半導体チップの能動面
と上記基板との間に加熱によって接着力を発揮する樹脂
膜を介装し、上記半導体チップの能動面と上記基板とを
相互に圧し付けるとともに、超音波振動を付与すること
を特徴としている。
【００１８】好ましい実施の形態においては、この方法
がリードフレームに対する半導体チップのボンディング
方法に適用されている。すなわち、この半導体チップの
ボンディング方法は、半導体チップの能動面に突出状に
形成した複数の第１の端子と、上記第１の端子と対応す
るようにしてリードフレームに形成した第２の端子との
間の接続にあたり、上記半導体チップの能動面と上記リ
ードフレームとの間に加熱によって接着力を発揮する樹
脂膜を介装し、上記半導体チップの能動面と上記リード
フレームとを相互に圧し付けるとともに、超音波振動を
付与することを特徴としている。
がリードフレームに対する半導体チップのボンディング
方法に適用されている。すなわち、この半導体チップの
ボンディング方法は、半導体チップの能動面に突出状に
形成した複数の第１の端子と、上記第１の端子と対応す
るようにしてリードフレームに形成した第２の端子との
間の接続にあたり、上記半導体チップの能動面と上記リ
ードフレームとの間に加熱によって接着力を発揮する樹
脂膜を介装し、上記半導体チップの能動面と上記リード
フレームとを相互に圧し付けるとともに、超音波振動を
付与することを特徴としている。
【００１９】この本願発明の第３の側面によって提供さ
れる方法は、上記第１の側面に係る方法のように異方性
導電膜を使用するのではなく、電気的に導通接続するべ
き端子が形成された面間に、熱と圧迫力により圧し潰さ
れうる樹脂膜を介装し、両端子間を圧迫するとともに、
超音波振動を与えるというものである。このようにする
ことにより、凸状に形成された第１の端子と第２の端子
との間の樹脂が両端子間の超音波振動によって生じる内
部摩擦によって加熱させられて軟化するとともに、すみ
やかに側方に流動押し出しされ、第１の端子と第２の端
子との間の直接接触が達成される。第１の端子が形成さ
れた面と、第２の端子が形成された面とは、上記樹脂の
接着力によって互いに接着固定される。
れる方法は、上記第１の側面に係る方法のように異方性
導電膜を使用するのではなく、電気的に導通接続するべ
き端子が形成された面間に、熱と圧迫力により圧し潰さ
れうる樹脂膜を介装し、両端子間を圧迫するとともに、
超音波振動を与えるというものである。このようにする
ことにより、凸状に形成された第１の端子と第２の端子
との間の樹脂が両端子間の超音波振動によって生じる内
部摩擦によって加熱させられて軟化するとともに、すみ
やかに側方に流動押し出しされ、第１の端子と第２の端
子との間の直接接触が達成される。第１の端子が形成さ
れた面と、第２の端子が形成された面とは、上記樹脂の
接着力によって互いに接着固定される。
【００２０】このような方法によれば、あえて異方性導
電膜を用いることなく、たとえばエポキシ樹脂等の絶縁
樹脂シートを用いてこれを両端子間に介装しつつ上記の
操作を行うだけで、対向する端子が形成された面間を、
対向する端子どうしの電気的導通をはかり、その余の領
域の絶縁をはかりながら、簡便に接続することができ
る。このことは、半導体チップをチップ・オン・ボード
実装法によって基板上に実装する場合、リードフレーム
上に半導体チップをボンディングする場合等に等しくあ
てはまる効果である。なお、両端子間に圧迫力を与える
とともに超音波振動を与える際には、加熱状態とするこ
とが望ましいが、外的に加熱をすることなくとも、超音
波付与操作をするだけで、そのエネルギを適正に選択す
ることにより、振動摩擦による昇温が得られ、両端子が
形成された面どうしが実質的に熱接着されることが確認
されている。
電膜を用いることなく、たとえばエポキシ樹脂等の絶縁
樹脂シートを用いてこれを両端子間に介装しつつ上記の
操作を行うだけで、対向する端子が形成された面間を、
対向する端子どうしの電気的導通をはかり、その余の領
域の絶縁をはかりながら、簡便に接続することができ
る。このことは、半導体チップをチップ・オン・ボード
実装法によって基板上に実装する場合、リードフレーム
上に半導体チップをボンディングする場合等に等しくあ
てはまる効果である。なお、両端子間に圧迫力を与える
とともに超音波振動を与える際には、加熱状態とするこ
とが望ましいが、外的に加熱をすることなくとも、超音
波付与操作をするだけで、そのエネルギを適正に選択す
ることにより、振動摩擦による昇温が得られ、両端子が
形成された面どうしが実質的に熱接着されることが確認
されている。
【００２１】本願発明のその他の特徴および利点は、図
面を参照して以下に行う詳細な説明から、より明らかと
なろう。
面を参照して以下に行う詳細な説明から、より明らかと
なろう。
【００２２】
【発明の実施の形態】図１ないし図３は、本願発明方法
をプリント配線基板上に半導体チップをチップ・オン・
ボード実装方式によって実装する場合に適用する場合を
示している。なお、これらの図において、図８に示した
従来例と同等の部材および部分には同一の符号を付して
ある。
をプリント配線基板上に半導体チップをチップ・オン・
ボード実装方式によって実装する場合に適用する場合を
示している。なお、これらの図において、図８に示した
従来例と同等の部材および部分には同一の符号を付して
ある。
【００２３】ＩＣチップなどの半導体チップ１０の能動
面には、アルミニウムパッド上に金メッキによるバンプ
１１ａが形成された恰好で、複数の第１の端子１１が形
成されている。この半導体チップ１０の能動面における
上記第１の端子１１以外の領域は、パシペーションによ
って絶縁されている。
面には、アルミニウムパッド上に金メッキによるバンプ
１１ａが形成された恰好で、複数の第１の端子１１が形
成されている。この半導体チップ１０の能動面における
上記第１の端子１１以外の領域は、パシペーションによ
って絶縁されている。
【００２４】一方、上記半導体チップ１０が搭載される
べきプリント配線基板２０は、ガラスエポキシなどの基
材の表面に銅被膜を形成するとともにこれに対して所定
のパターンエッチングを施すなどして配線パターンが形
成されており、この配線パターン２１ａに導通するよう
にして、ニッケルメッキおよび金メッキが施された恰好
で、上記第１の端子１１と対応する複数の第２の端子２
１が形成されている。このように露出させられる第２の
端子２１以外の基板２０上の領域は、通常、グリーンレ
ジストと呼ばれる絶縁性の樹脂被膜によって覆われる。
第２の端子２１は、ニッケルメッキおよび金メッキが施
されているが故に、基板表面に対してやや突出状とな
る。
べきプリント配線基板２０は、ガラスエポキシなどの基
材の表面に銅被膜を形成するとともにこれに対して所定
のパターンエッチングを施すなどして配線パターンが形
成されており、この配線パターン２１ａに導通するよう
にして、ニッケルメッキおよび金メッキが施された恰好
で、上記第１の端子１１と対応する複数の第２の端子２
１が形成されている。このように露出させられる第２の
端子２１以外の基板２０上の領域は、通常、グリーンレ
ジストと呼ばれる絶縁性の樹脂被膜によって覆われる。
第２の端子２１は、ニッケルメッキおよび金メッキが施
されているが故に、基板表面に対してやや突出状とな
る。
【００２５】上記プリント配線基板２０には、図１およ
び図２に示すようにして、異方性導電膜３０を介して、
能動面を下向きにした半導体チップ１０が、第１の端子
１１と上記基板２０上の第２の端子２１とが対応するよ
うに位置決めされながら、所定の圧力で押圧される。こ
のとき、プリント配線基板２０が載置される支持台４０
は、その内部に組み込まれたヒータ（図示略）によっ
て、たとえば１８０℃程度に加熱させられる。
び図２に示すようにして、異方性導電膜３０を介して、
能動面を下向きにした半導体チップ１０が、第１の端子
１１と上記基板２０上の第２の端子２１とが対応するよ
うに位置決めされながら、所定の圧力で押圧される。こ
のとき、プリント配線基板２０が載置される支持台４０
は、その内部に組み込まれたヒータ（図示略）によっ
て、たとえば１８０℃程度に加熱させられる。
【００２６】上記半導体チップ１０の基板２０への押圧
は、図２に示すように、超音波ホーン５０を用いて行わ
れる。すなわち、実施形態においては、上記半導体チッ
プ１０は、基板２０に対して、単に熱圧着されるだけで
はなく、超音波振動を与えられる。
は、図２に示すように、超音波ホーン５０を用いて行わ
れる。すなわち、実施形態においては、上記半導体チッ
プ１０は、基板２０に対して、単に熱圧着されるだけで
はなく、超音波振動を与えられる。
【００２７】上記異方性導電膜３０は、たとえば、エポ
キシ系の樹脂膜３１中に導電性粒子３２を分散させたも
のである。導電性粒子３２としては、金属粒子が用いら
れるほか、樹脂粒子の表面に金メッキが施されたものな
どが使用される。導電膜の自然状態での厚みは、たとえ
ば３０〜５０μｍ、導電性粒子の球径はたとえば５μｍ
である。
キシ系の樹脂膜３１中に導電性粒子３２を分散させたも
のである。導電性粒子３２としては、金属粒子が用いら
れるほか、樹脂粒子の表面に金メッキが施されたものな
どが使用される。導電膜の自然状態での厚みは、たとえ
ば３０〜５０μｍ、導電性粒子の球径はたとえば５μｍ
である。
【００２８】異方性導電膜３０は、その選択されさた領
域が厚み方向に加熱圧迫させられると、樹脂成分が軟化
して圧し潰される。上記の例においては、半導体チップ
１０側の第１の端子１１および基板２０側の第２の端子
２１がともに突出状となっているので、異方性導電膜３
０のうち、上記対向状の第１の端子１１と第２の端子２
１との間に挟まれる領域が選択的に圧し潰され、その結
果、樹脂中に分散させられている導電性粒子３２が半導
体チップ１０側の第１の端子１１と、基板２０側の第２
の端子２１に接触させられる。それだけではなく、本願
発明においては、基板２０と半導体チップ１０との間に
所定のエネルギによる超音波振動を与えている。そのた
め、上記導電性粒子３２と第１の端子１１間、および上
記導体粒子３２と第２の端子２１間に振動摩擦による確
実な導電接触状態が得られる。異方性導電膜３０のう
ち、上記第１の端子１１と第２の端子２１とに挟まれな
い領域は、押し潰されないか、または、圧し潰される程
度が低いため、内部の導電性粒子３２は依然として異方
性導電膜３０の厚み方向に分散された状態となり、した
がって、半導体チップ１０と基板２０の両表面における
上記両端子１１，２１以外の領域間の絶縁性が維持され
る。
域が厚み方向に加熱圧迫させられると、樹脂成分が軟化
して圧し潰される。上記の例においては、半導体チップ
１０側の第１の端子１１および基板２０側の第２の端子
２１がともに突出状となっているので、異方性導電膜３
０のうち、上記対向状の第１の端子１１と第２の端子２
１との間に挟まれる領域が選択的に圧し潰され、その結
果、樹脂中に分散させられている導電性粒子３２が半導
体チップ１０側の第１の端子１１と、基板２０側の第２
の端子２１に接触させられる。それだけではなく、本願
発明においては、基板２０と半導体チップ１０との間に
所定のエネルギによる超音波振動を与えている。そのた
め、上記導電性粒子３２と第１の端子１１間、および上
記導体粒子３２と第２の端子２１間に振動摩擦による確
実な導電接触状態が得られる。異方性導電膜３０のう
ち、上記第１の端子１１と第２の端子２１とに挟まれな
い領域は、押し潰されないか、または、圧し潰される程
度が低いため、内部の導電性粒子３２は依然として異方
性導電膜３０の厚み方向に分散された状態となり、した
がって、半導体チップ１０と基板２０の両表面における
上記両端子１１，２１以外の領域間の絶縁性が維持され
る。
【００２９】上記の例では、第１の端子１１、第２の端
子２１および異方性導電膜３０中の導電性粒子３２の表
面がともに金であるため、上記のような超音波エネルギ
の付与により、これらの金表面が原子レベルで再結晶
し、相互間に高度な電気的導通性が得られる。
子２１および異方性導電膜３０中の導電性粒子３２の表
面がともに金であるため、上記のような超音波エネルギ
の付与により、これらの金表面が原子レベルで再結晶
し、相互間に高度な電気的導通性が得られる。
【００３０】たとえば、上記第１の端子１１または第２
の端子２１の表面を錫、アルミ、または銅とすると、導
電性粒子３２の金表面との間に共晶合金部分が形成さ
れ、この場合もまた、相互の高度な電気的導通性が得ら
れる。
の端子２１の表面を錫、アルミ、または銅とすると、導
電性粒子３２の金表面との間に共晶合金部分が形成さ
れ、この場合もまた、相互の高度な電気的導通性が得ら
れる。
【００３１】上記の例は、半導体チップ１０をプリント
配線基板２０上に実装する場合に本願発明を適用したも
のであるが、本願発明はこれに限らず、図４および図５
に示すように、半導体チップ１０をリードフレーム６０
上にボンディングする場合にも適用できる。リードフレ
ーム６０には、上記半導体チップ１０上に形成した第１
の端子１１と接続するべき第２の端子２１としての内部
リード６１が形成されており、その表面には、好ましく
は、金メッキが施される。このリードフレーム６０は、
たとえば、ヒータブロック７０上に支持され、その上に
上記の異方性導電膜３０を介在させた格好で半導体チッ
プ１０がその能動面を下にして位置決め載置され、そし
て、図５に示すように、上記と同様にこの半導体チップ
１０が、超音波ホーン５０によって超音波振動を与えら
れながら、上記リードフレーム６０に向けて所定の圧力
で押圧される。
配線基板２０上に実装する場合に本願発明を適用したも
のであるが、本願発明はこれに限らず、図４および図５
に示すように、半導体チップ１０をリードフレーム６０
上にボンディングする場合にも適用できる。リードフレ
ーム６０には、上記半導体チップ１０上に形成した第１
の端子１１と接続するべき第２の端子２１としての内部
リード６１が形成されており、その表面には、好ましく
は、金メッキが施される。このリードフレーム６０は、
たとえば、ヒータブロック７０上に支持され、その上に
上記の異方性導電膜３０を介在させた格好で半導体チッ
プ１０がその能動面を下にして位置決め載置され、そし
て、図５に示すように、上記と同様にこの半導体チップ
１０が、超音波ホーン５０によって超音波振動を与えら
れながら、上記リードフレーム６０に向けて所定の圧力
で押圧される。
【００３２】この場合においても、上記と同様に、リー
ドフレーム６０の内部リード６１と半導体チップ１０の
端子との間が、異方性導電膜３０を介してより確実に導
通させられる。
ドフレーム６０の内部リード６１と半導体チップ１０の
端子との間が、異方性導電膜３０を介してより確実に導
通させられる。
【００３３】上記の各例は、いずれも、異方性導電膜３
０を介して対向する第１の端子１１と第２の端子２１間
を選択的に導通接続するものであるが、本願発明方法
は、これに限られない。実験によれば、図６および図７
に示すように、単に第１の端子１１（たとえば半導体チ
ップ１０上の端子１１）と第２の端子２１（たとえばプ
リント配線基板２０上の端子２１）間にたとえばエポキ
シ系の樹脂膜３５を介在させ、適度に加熱させた状態に
おいて、超音波を付与しつつ両端子間を圧接させること
により、対向する第１の端子１１と第２の端子２１との
間が適正に導通させられうることが判明している。この
場合、両端子１１，２１以外の領域は、圧し潰されない
樹脂膜によって絶縁性が保持される。
０を介して対向する第１の端子１１と第２の端子２１間
を選択的に導通接続するものであるが、本願発明方法
は、これに限られない。実験によれば、図６および図７
に示すように、単に第１の端子１１（たとえば半導体チ
ップ１０上の端子１１）と第２の端子２１（たとえばプ
リント配線基板２０上の端子２１）間にたとえばエポキ
シ系の樹脂膜３５を介在させ、適度に加熱させた状態に
おいて、超音波を付与しつつ両端子間を圧接させること
により、対向する第１の端子１１と第２の端子２１との
間が適正に導通させられうることが判明している。この
場合、両端子１１，２１以外の領域は、圧し潰されない
樹脂膜によって絶縁性が保持される。
【００３４】すなわち、図７に詳示するように、第１の
端子１１と第２の端子２１間を加熱圧接させながら、両
者間に超音波振動を与えると、両端子１１，２１間の樹
脂膜が超音波振動による摩擦熱によってより流動性が高
められるとともに、両端子が相互にスライド方向に振動
することによって上記流動性が高められた樹脂が両端子
１１，２１間のすきまから押し出され、その結果、第１
の端子１１と第２の端子２１との直接接触が達成される
のである。
端子１１と第２の端子２１間を加熱圧接させながら、両
者間に超音波振動を与えると、両端子１１，２１間の樹
脂膜が超音波振動による摩擦熱によってより流動性が高
められるとともに、両端子が相互にスライド方向に振動
することによって上記流動性が高められた樹脂が両端子
１１，２１間のすきまから押し出され、その結果、第１
の端子１１と第２の端子２１との直接接触が達成される
のである。
【００３５】そして、この方法は、上記のように、半導
体チップ１０をプリント配線基板２０上に搭載する場合
のみならず、半導体チップ１０をリードフレーム上にボ
ンディングする場合にも同様に適用できる。
体チップ１０をプリント配線基板２０上に搭載する場合
のみならず、半導体チップ１０をリードフレーム上にボ
ンディングする場合にも同様に適用できる。
【００３６】また、上記の各例では、第１の端子１１と
第２の端子２１間を超音波振動をあたえつつ相互に圧接
するに際して、外部加熱を併用しているが、外部加熱
は、必要に応じて行えばよい。
第２の端子２１間を超音波振動をあたえつつ相互に圧接
するに際して、外部加熱を併用しているが、外部加熱
は、必要に応じて行えばよい。
【００３７】もちろん、この発明の範囲は上述した各実
施形態に限定されるものではなく、対向する第１の端子
と第２の端子間の電気的接続をする場合のすべてに適用
しうる。
施形態に限定されるものではなく、対向する第１の端子
と第２の端子間の電気的接続をする場合のすべてに適用
しうる。
【図１】本願発明方法の第１の実施形態の説明図であ
る。
る。
【図２】本願発明方法の第１の実施形態の説明図であ
る。
る。
【図３】本願発明方法の第１の形態によって接続された
端子間接続構造の拡大断面図である。
端子間接続構造の拡大断面図である。
【図４】本願発明方法の第２の実施形態の説明図であ
る。
る。
【図５】本願発明方法の第２の実施形態の説明図であ
る。
る。
【図６】本願発明方法の第３の実施形態の説明図であ
る。
る。
【図７】本願発明方法の第３の実施形態の説明図であ
る。
る。
【図８】従来例の説明図である。
１０ 半導体チップ １１ 第１の端子 ２０ 基板 ２１ 第２の端子 ３０ 異方性導電膜 ３１ 樹脂膜 ３２ 導電性粒子 ３５ 樹脂膜 ５０ 超音波ホーン ６０ リードフレーム ７０ ヒータブロック
Claims (7)
- 【請求項１】 第１の端子と、第２の端子とを互いに対
向させ、これら端子間に異方性導電膜を介装するととも
に、上記第１の端子と第２の端子を互いに圧し付けると
ともに、両端子間に超音波振動を付与することを特徴と
する、端子間の接続方法。 - 【請求項２】 半導体チップの能動面に突出状に形成し
た複数の第１の端子と、上記第１の端子と対応するよう
に基板上に形成した複数の第２の端子との間の接続にあ
たり、 上記半導体チップの能動面と上記基板との間に異方性導
電膜を介装し、上記半導体チップの能動面と上記基板と
を相互に圧し付けるとともに、超音波振動を付与するこ
とを特徴とする、半導体チップの実装方法。 - 【請求項３】 半導体チップの能動面に突出状に形成し
た複数の第１の端子と、上記第１の端子と対応するよう
にしてリードフレームに形成した第２の端子との間の接
続にあたり、 上記半導体チップの能動面と上記リードフレームとの間
に異方性導電膜を介装し、上記半導体チップの能動面と
上記リードフレームとを相互に圧し付けるとともに、超
音波振動を付与することを特徴とする、半導体チップの
ボンディング方法。 - 【請求項４】 互いに対向する第１の端子と第２の端子
とが、熱接着性樹脂膜中に導電性粒子を分散させてなる
異方性導電膜を介して導電接続されている端子間の接続
構造であって、上記導電性粒子と第１の端子間および／
または上記導電性粒子と第２の端子間は、合金化結合さ
れていることを特徴とする、端子間の接続構造。 - 【請求項５】 第１の端子と、第２の端子とを互いに対
向させ、これら端子間に熱接着性樹脂膜を介装するとと
もに、上記第１の端子と第２の端子を互いに圧し付ける
とともに、両端子間に超音波振動を付与することを特徴
とする、端子間の接続方法。 - 【請求項６】 半導体チップの能動面に突出状に形成し
た複数の第１の端子と、上記第１の端子と対応するよう
に基板上に形成した複数の第２の端子との間の接続にあ
たり、 上記半導体チップの能動面と上記基板との間に熱接着性
樹脂膜を介装し、上記半導体チップの能動面と上記基板
とを相互に圧し付けるとともに、超音波振動を付与する
ことを特徴とする、半導体チップの実装方法。 - 【請求項７】 半導体チップの能動面に突出状に形成し
た複数の第１の端子と、上記第１の端子と対応するよう
にしてリードフレームに形成した第２の端子との間の接
続にあたり、 上記半導体チップの能動面と上記リードフレームとの間
に熱接着性樹脂膜を介装し、上記半導体チップの能動面
と上記リードフレームとを相互に圧し付けるとともに、
超音波振動を付与することを特徴とする、半導体チップ
のボンディング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8349669A JPH10189657A (ja) | 1996-12-27 | 1996-12-27 | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 |
| US09/383,640 US6461890B1 (en) | 1996-12-27 | 1999-08-26 | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8349669A JPH10189657A (ja) | 1996-12-27 | 1996-12-27 | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004293299A Division JP2005020028A (ja) | 2004-10-06 | 2004-10-06 | 端子間の接続方法、および端子間の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189657A true JPH10189657A (ja) | 1998-07-21 |
Family
ID=18405307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8349669A Pending JPH10189657A (ja) | 1996-12-27 | 1996-12-27 | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189657A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057469A1 (fr) * | 1999-03-23 | 2000-09-28 | Citizen Watch Co., Ltd. | Structure et procédé de montage de semi-conducteur |
| KR100552095B1 (ko) * | 2000-02-18 | 2006-02-13 | 마쯔시다덴기산교 가부시키가이샤 | 범프 부품 실장체의 제조방법 및 그 제조장치 |
| EP1801867A2 (en) * | 1999-11-24 | 2007-06-27 | Omron Corporation | Method of flip-chip mounting a semiconductor chip to a circuit board, circuit board for flip-chip connection and method of manufacturing the same |
| JP2007311769A (ja) * | 2006-04-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 電子部品の接続方法、半導体チップの実装方法、突起電極及び導電接続フィルムの形成方法、並びに電子部品の実装体、突起電極、及び導電接続フィルムの製造装置 |
| US7367108B2 (en) | 2005-12-20 | 2008-05-06 | Fujitsu Limited | Method of bonding flying leads |
| JP2011505710A (ja) * | 2008-11-12 | 2011-02-24 | コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー | 接着剤の発熱温度調節による電子部品間の接続方法及び接着剤の発熱温度調節による電子部品間の接続装置 |
| EP2306796A1 (en) * | 2009-10-05 | 2011-04-06 | ABB Research Ltd. | Method of joining components, composite of components of an electrical circuit and electrical circuit |
| JP2012513109A (ja) * | 2008-12-19 | 2012-06-07 | トロワデー、プリュ | 表面実装用電子モジュールのウェハスケール製造の方法 |
| KR102063977B1 (ko) * | 2018-08-06 | 2020-01-08 | 주식회사 크레셈 | 플렉시블 기판의 커넥터 접합방법 |
-
1996
- 1996-12-27 JP JP8349669A patent/JPH10189657A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057469A1 (fr) * | 1999-03-23 | 2000-09-28 | Citizen Watch Co., Ltd. | Structure et procédé de montage de semi-conducteur |
| EP1801867A2 (en) * | 1999-11-24 | 2007-06-27 | Omron Corporation | Method of flip-chip mounting a semiconductor chip to a circuit board, circuit board for flip-chip connection and method of manufacturing the same |
| KR100552095B1 (ko) * | 2000-02-18 | 2006-02-13 | 마쯔시다덴기산교 가부시키가이샤 | 범프 부품 실장체의 제조방법 및 그 제조장치 |
| US7367108B2 (en) | 2005-12-20 | 2008-05-06 | Fujitsu Limited | Method of bonding flying leads |
| JP2007311769A (ja) * | 2006-04-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 電子部品の接続方法、半導体チップの実装方法、突起電極及び導電接続フィルムの形成方法、並びに電子部品の実装体、突起電極、及び導電接続フィルムの製造装置 |
| JP2011505710A (ja) * | 2008-11-12 | 2011-02-24 | コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー | 接着剤の発熱温度調節による電子部品間の接続方法及び接着剤の発熱温度調節による電子部品間の接続装置 |
| JP2012513109A (ja) * | 2008-12-19 | 2012-06-07 | トロワデー、プリュ | 表面実装用電子モジュールのウェハスケール製造の方法 |
| EP2306796A1 (en) * | 2009-10-05 | 2011-04-06 | ABB Research Ltd. | Method of joining components, composite of components of an electrical circuit and electrical circuit |
| CN102131353A (zh) * | 2009-10-05 | 2011-07-20 | Abb研究有限公司 | 连接组件的方法、电路组件的组合体和电路 |
| CN102131353B (zh) * | 2009-10-05 | 2015-11-25 | Abb研究有限公司 | 连接组件的方法、电路组件的组合体和电路 |
| KR102063977B1 (ko) * | 2018-08-06 | 2020-01-08 | 주식회사 크레셈 | 플렉시블 기판의 커넥터 접합방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| JP3115155B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020076181A (ko) | 제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치 | |
| JPH03223380A (ja) | 異方性導電接着剤 | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| TW201241978A (en) | Flip chip device | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP2001274197A (ja) | 半導体装置及びその製造方法 | |
| JPH11274227A (ja) | 半導体チップの実装方法および装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP2005020028A (ja) | 端子間の接続方法、および端子間の接続構造 | |
| JPH11284022A (ja) | 半導体装置およびその製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
| JPH05182516A (ja) | 異方導電性接着剤および導電接続構造 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3974212B2 (ja) | 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造 | |
| JPH10209218A (ja) | 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法 | |
| JPH0636613A (ja) | 電子部品用接合材料およびそれを用いた電子機器 | |
| JP3604250B2 (ja) | 半導体装置実装体 | |
| JPH10313072A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH07254632A (ja) | 半導体装置及びその製造方法 | |
| JP2000012613A (ja) | 異方性導電接着剤および電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041109 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041210 |