JP3115155B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3115155B2
JP3115155B2 JP05127247A JP12724793A JP3115155B2 JP 3115155 B2 JP3115155 B2 JP 3115155B2 JP 05127247 A JP05127247 A JP 05127247A JP 12724793 A JP12724793 A JP 12724793A JP 3115155 B2 JP3115155 B2 JP 3115155B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor element
semiconductor
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05127247A
Other languages
English (en)
Other versions
JPH06338504A (ja
Inventor
泰弘 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP05127247A priority Critical patent/JP3115155B2/ja
Priority to KR1019940011665A priority patent/KR0139870B1/ko
Publication of JPH06338504A publication Critical patent/JPH06338504A/ja
Priority to US08/497,595 priority patent/US5536973A/en
Application granted granted Critical
Publication of JP3115155B2 publication Critical patent/JP3115155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえばフリップチ
ップ（フェイスダウン）接続されてなる半導体装置およ
びその製造方法に関するもので、特に半導体素子と熱膨
張係数が著しく異なる樹脂系の実装基板とをフリップチ
ップ接続する場合に使用されるものである。
【０００２】
【従来の技術】従来より、半導体素子を実装基板上に実
装する方法の一つとして、フリップチップ接続構造が知
られている。これは、たとえば図３に示す如く、半導体
素子１の電極２上にメッキ法によって形成された半田な
どの低融点バンプ（または、ボールボンディング法によ
り形成された金や銅などのボールバンプ）３と、メッキ
法などにより低融点金属が塗布された実装基板４上の基
板電極５とを、低融点金属の融点以上の温度による高温
リフローにより接合するものであった。
【０００３】しかしながら、フリップチップ接続構造を
もつ半導体装置においては、半導体素子１と実装基板４
との熱膨張係数の差に起因するミスフィット応力がバン
プ接合部６に集中するため、熱（温度）サイクル試験な
どに弱いという欠点があった。特に、半導体素子と熱膨
張係数が著しく異なる樹脂系の実装基板を用いた場合に
は、接続の信頼性上、問題となっていた。
【０００４】
【発明が解決しようとする課題】上記したように、従来
においては、熱サイクル試験などに弱く、素子と基板と
の接続の信頼性が悪いなどの問題があった。そこで、こ
の発明は、耐熱サイクル性に優れ、信頼性の高いフリッ
プチップ接続が可能な半導体装置およびその製造方法を
提供することを目的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、外部との接続
のための電極を有する半導体素子と、この半導体素子を
実装するための実装基板と、この実装基板上の電極と前
記半導体素子の電極とを電気的に接続するための、金属
細線をバンプ形状に形成してなる接続手段とから構成さ
れている。
【０００６】また、この発明の半導体装置の製造方法に
あっては、半導体素子の電極に金属細線を接続する工程
と、前記金属細線を所定の長さにて切断後、加圧により
圧縮してバンプ形状の接続電極を形成する工程と、前記
バンプ形状の接続電極を実装基板上の電極に接続する工
程とからなる構成とされている。
【０００７】
【作用】この発明は、上記した手段により、半導体素子
と実装基板との熱膨張係数の違いにより生ずるミスフィ
ット応力を吸収できるようになるため、バンプ接合部に
かかるミスフィット応力を緩和することが可能となるも
のである。
【０００８】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体装置の
概略構成を示すものである。すなわち、この半導体装置
は、たとえば半導体素子１１の電極パッド１１ａと、こ
の半導体素子１１を実装する実装基板１２の基板電極１
２ａとが、ワイヤバンプ電極（接続電極）１３を介して
フリップチップ接続された構成とされている。
【０００９】この場合、ワイヤバンプ電極１３は、たと
えば前記半導体素子１１の電極パッド１１ａにボールボ
ンディング法により接続された金やアルミニウムなどの
金属材料からなるボンディングワイヤ１３ａを加圧によ
り押しつぶすことで（同図（ａ））、バンプ形状に形成
されるようになっている（同図（ｂ））。
【００１０】なお、ワイヤバンプ電極１３の製造プロセ
スの詳細については、後述する。また、ワイヤバンプ電
極１３と前記実装基板１２上の基板電極１２ａとの接続
は、たとえばメッキ法などにより上記基板電極１２ａ上
に塗布された半田などの低融点金属１２ｂによる融接に
よって行われる（同図（ｃ））。
【００１１】この際、低融点金属１２ｂは、毛細管現象
によりワイヤバンプ電極１３に適度に吸い上げられるた
め、確実な接続が行われる。また、ワイヤバンプ電極１
３は柔軟性を有して構成されるものであるため、その変
形により半導体素子１１と実装基板１２との熱膨張係数
の違いにより生ずるミスフィット応力を容易に吸収する
ことが可能である。
【００１２】次に、ワイヤバンプ電極１３の製造プロセ
スについて説明する。図２は、ワイヤバンプ電極１３の
製造にかかるプロセスの一例を示すものである。
【００１３】まず、ボンディングツール２１のツール内
にボンディングワイヤ１３ａが通され、このワイヤ１３
ａの先端に電気的な方法により球状部１３ｂが形成され
る（同図（ａ））。
【００１４】ここで、上記ボンディングツール２１は、
ボンディングワイヤ１３ａを通す貫通孔２１ａを有する
筐体２１ｂ内に、この貫通孔２１ａを兼ねて形成された
褶動部２１ｃ、この褶動部２１ｃ内を褶動可能に設けら
れた加圧ツール２１ｄを備えて構成されている。
【００１５】また、たとえば、加圧ツール２１ｄの加圧
によって圧縮されて押しつぶされることによりバンプ形
状に形成されてなるワイヤバンプ電極１３を取り出せる
ように、筐体２１ｂが分割可能または先端部が開閉可能
な構成とされている。
【００１６】そして、このツール２１が半導体素子１１
の電極パッド１１ａに押し付けられた状態で、熱または
超音波が付与されることにより、周知のボールボンディ
ング法と同様のプロセスにて、ワイヤ１３ａと半導体素
子１１の電極パット１１ａとが接続される（同図
（ｂ））。
【００１７】こうして、ワイヤ１３ａと半導体素子１１
の電極パット１１ａとが接続されると、ワイヤ１３ａの
上部が所定の長さに切断された後、さらにピストン形状
の加圧ツール２１ｄによりワイヤ１３ａが加圧されて圧
縮される（同図（ｃ））。
【００１８】この後、ツール２１を取り外すことで、半
導体素子１１の電極パッド１１ａ上において、ボンディ
ングワイヤ１３ａによるバンプ形状のワイヤバンプ電極
１３が形成される（同図（ｄ））。
【００１９】すなわち、褶動部２１ｃ内で加圧ツール２
１ｄを褶動させることにより、ワイヤ１３ａが押しつぶ
されて褶動部２１ｃ内で圧縮され、バンプ形状のワイヤ
バンプ電極１３が形成される。
【００２０】このようにして、半導体素子１１上の各電
極パッド１１ａにおいて、それぞれ上記のプロセスにし
たがってワイヤバンプ電極１３の形成が行われる。そし
て、形成された各ワイヤバンプ電極１３が実装基板１２
上の各基板電極１２ａと対応されて高温リフローが行わ
れることにより、ワイヤバンプ電極１３による接合（フ
リップチップ接続）が行われる。
【００２１】すなわち、実装基板１２上の基板電極１２
ａには、あらかじめメッキなどにより半田などの低融点
金属１２ｂが塗布されており、この低融点金属１２ｂの
融点温度以上での高温リフローにより、上述の如く、半
導体素子１１の電極パッド１１ａと実装基板１２の基板
電極１２ａとがワイヤバンプ電極１３を介して接合され
る。
【００２２】この結果、図１（ｃ）に示したような、半
導体素子１１と実装基板１２とをフリップチップ接続し
てなる半導体装置が完成される。上記したように、半導
体素子と実装基板との熱膨張係数の違いにより生ずるミ
スフィット応力を吸収できるようにしている。
【００２３】すなわち、加圧により圧縮されてバンプ形
状に形成されたワイヤバンプ電極を介して、半導体素子
および実装基板の両電極間を接続するようにしている。
これにより、ミスフィット応力に対して柔軟な接続構造
とすることができるため、ワイヤバンプ電極の変形によ
ってバンプ接合部にかかるミスフィット応力を緩和する
ことが可能となる。したがって、半導体素子を熱膨張係
数が異なる実装基板上に実装する場合においても、耐熱
サイクル性に優れた、高信頼性のフリップチップ接続を
行い得るものである。
【００２４】なお、上記実施例においては、ボールボン
ディング法によりワイヤバンプ電極を形成する場合につ
いて説明したが、これに限らず、たとえばウェッジボン
ディング法を用いることも可能である。
【００２５】また、ボンディングワイヤとしては、金や
アルミニウムに限らず、たとえば低融点金属の融点より
も高い融点を有する各種の金属材料を使用できる。さら
に、ワイヤバンプ電極と実装基板上の基板電極とを、熱
圧着などにより接合するようにしても良い。その他、こ
の発明の要旨を変えない範囲において、種々変形実施可
能なことは勿論である。
【００２６】
【発明の効果】以上、詳述したようにこの発明によれ
ば、耐熱サイクル性に優れ、信頼性の高いフリップチッ
プ接続が可能な半導体装置およびその製造方法を提供で
きる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかる半導体装置の概略
を示す構成図。
【図２】同じく、ワイヤバンプ電極の製造プロセスを説
明するために示す断面図。
【図３】従来技術とその問題点を説明するために示す半
導体装置の構成図。
【符号の説明】
１１…半導体素子、１１ａ…電極パッド、１２…実装基
板、１２ａ…基板電極、１２ｂ…低融点金属、１３…ワ
イヤバンプ電極（接続電極）、１３ａ…ボンディングワ
イヤ、１３ｂ…球状部、２１…ボンディングツール、２
１ａ…貫通孔、２１ｂ…筐体、２１ｃ…褶動部、２１ｄ
…加圧ツール。

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの電極を含む表面を有す
    る半導体素子と、少なくとも１つの電極を備えるとともに、前記半導体素
    子が実装される表面を有する 実装基板と、前記半導体素子の表面が前記実装基板の表面に面した状
    態で、前記実装基板の少なくとも１つの電極と前記半導
    体素子の少なくとも１つの 電極とを電気的に接続するた
    めの、複数の湾曲部を有して軸方向に圧縮された金属細
    線によって構成された接続電極とを具備したことを特徴
    とする半導体装置。
  2. 【請求項２】 前記実装基板の少なくとも１つの電極と
    前記接続電極とを接続するために、前記実装基板の少な
    くとも１つの電極には金属が塗布されていることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記金属細線は、前記金属よりも高い融
    点を有することを特徴とする請求項２に記載の半導体装
    置。
  4. 【請求項４】 前記接続電極は、柔軟性を有することを
    特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記接続電極は、前記半導体素子の少な
    くとも１つの電極上に形成されていることを特徴とする
    請求項１に記載の半導体装置。
  6. 【請求項６】 少なくとも１つの電極を有する半導体素
    子と、 少なくとも１つの電極を備えるとともに、前記半導体素
    子が実装される実装基板と、 フェイスダウンボンディング法により、前記実装基板上
    に前記半導体素子を実装するために用いられ、前記実装
    基板の少なくとも１つの電極と前記半導体素子の少なく
    とも１つの電極とを電気的に接続するための、複数の湾
    曲部を有して軸方向に圧縮された金属細線によって構成
    された接続電極と を具備したことを特徴とする半導体装
    置。
  7. 【請求項７】 少なくとも１つの電極を有する半導体素
    子と、 少なくとも１つの電極を備えるとともに、前記半導体素
    子が実装される実装基板と、 押しつぶすことによってバンプのように形成され、前記
    実装基板の少なくとも１つの電極と前記半導体素子の少
    なくとも１つの電極とを電気的に接続するための、複数
    の湾曲部を有して軸方向に圧縮された金属細線によって
    構成された接続電極と を具備したことを特徴とする半導
    体装置。
  8. 【請求項８】 半導体素子の表面の少なくとも１つの電
    極に金属細線を接続する工程と、 前記金属細線を所定の長さにて切断後、加圧により圧縮
    して複数の湾曲部を有する接続電極を形成する工程と、実装基板の表面の少なくとも１つの電極と前記半導体素
    子の少なくとも１つの電極とを電気的に接続するため
    に、前記 接続電極を前記実装基板上の少なくとも１つの
    電極に接続する工程とからなることを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 前記接続電極は、金属細線を軸方向に圧
    縮して形成されることを特徴とする請求項８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記接続電極は、金属細線を押しつぶ
    すことによってバンプのように形成されることを特徴と
    する請求項８に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記接続電極は、柔軟性を有して形成
    されることを特徴とする請求項８に記載の半導体装置の
    製造方法。
  12. 【請求項１２】 前記半導体素子は、フェイスダウンボ
    ンディング法により前記実装基板上に実装されることを
    特徴とする請求項８に記載の半導体装置の製造方法。
JP05127247A 1993-05-28 1993-05-28 半導体装置およびその製造方法 Expired - Fee Related JP3115155B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05127247A JP3115155B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法
KR1019940011665A KR0139870B1 (ko) 1993-05-28 1994-05-27 반도체장치 및 그 제조방법
US08/497,595 US5536973A (en) 1993-05-28 1995-06-30 Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05127247A JP3115155B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06338504A JPH06338504A (ja) 1994-12-06
JP3115155B2 true JP3115155B2 (ja) 2000-12-04

Family

ID=14955341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05127247A Expired - Fee Related JP3115155B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5536973A (ja)
JP (1) JP3115155B2 (ja)
KR (1) KR0139870B1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5818748A (en) * 1995-11-21 1998-10-06 International Business Machines Corporation Chip function separation onto separate stacked chips
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6075279A (en) * 1996-06-26 2000-06-13 Sanyo Electric Co., Ltd. Semiconductor device
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3796016B2 (ja) 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
KR19990034732A (ko) * 1997-10-30 1999-05-15 윤종용 금속 입자를 이용한 플립칩 접속 방법
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
JP2000133672A (ja) 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS62281435A (ja) * 1986-05-30 1987-12-07 Hitachi Ltd 半導体装置
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
JPS63168036A (ja) * 1986-12-29 1988-07-12 Tanaka Electron Ind Co Ltd 半導体材料の接続方法
JPH063820B2 (ja) * 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH04294553A (ja) * 1991-03-25 1992-10-19 Sumitomo Electric Ind Ltd 電子デバイス結線構造

Also Published As

Publication number Publication date
KR0139870B1 (ko) 1998-08-17
US5536973A (en) 1996-07-16
JPH06338504A (ja) 1994-12-06

Similar Documents

Publication Publication Date Title
JP3115155B2 (ja) 半導体装置およびその製造方法
US4875618A (en) Wire stacked bonding method
KR950701770A (ko) 몇몇 집적회로 구성요소를 서로 본드 와이어 접속시키는 방법 및 장치(a method of and arrangement for bond wire connecting together gertain integrated circuit components)
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
JP2735022B2 (ja) バンプ製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH10189657A (ja) 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
JP2000022300A (ja) 配線基板および電子ユニット
JPH1056030A (ja) 半導体装置及びその製造方法
JP3520410B2 (ja) 電子部品の実装方法
JP3795644B2 (ja) 接合方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3696360B2 (ja) 半導体装置
CN101752335B (zh) 半导体装置以及半导体装置的制造方法
JPH0428241A (ja) 半導体装置の製造方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP2004103935A (ja) 半導体装置およびその製造方法
JPH0436115Y2 (ja)
JP3915325B2 (ja) 半導体装置の製造方法
JPH0384941A (ja) 半導体装置の製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JPH11121522A (ja) 半導体装置、およびこの製造方法
JPH1041349A (ja) 回路板
JPH0574853A (ja) 半導体装置の接続構造
JPS624331A (ja) ワイヤボンデイング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees