JPH04294553A - 電子デバイス結線構造 - Google Patents

電子デバイス結線構造

Info

Publication number
JPH04294553A
JPH04294553A JP3060064A JP6006491A JPH04294553A JP H04294553 A JPH04294553 A JP H04294553A JP 3060064 A JP3060064 A JP 3060064A JP 6006491 A JP6006491 A JP 6006491A JP H04294553 A JPH04294553 A JP H04294553A
Authority
JP
Japan
Prior art keywords
electronic device
wire
connection structure
device connection
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3060064A
Other languages
English (en)
Inventor
Yutaka Matsumura
豊 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3060064A priority Critical patent/JPH04294553A/ja
Publication of JPH04294553A publication Critical patent/JPH04294553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光データリンクなどに使
用可能な電子デバイス結線構造に関する。
【０００２】
【従来の技術】図２は従来の電子デバイス結線構造を示
すもので、同図（ａ）は樹脂成形前の結線状態を示す斜
視図、同図（ｂ）は樹脂成形後のパッケージの縦断面図
である。
【０００３】電子デバイス１はセラミック基板１ａ上に
チップ素子１ｂをダイボンディングしたハイブリッドＩ
Ｃとして構成され、リードフレーム２のアイランド部２
ａ上に載置されている。このリードフレーム２のリード
ピン２ｂの端部（インナリード）は、Ａｕ、Ａｌなどの
ワイヤ３により電子デバイス１の一端部に接続されてい
る。アイランド部２ａを挟んでリードピン２ｂの反対側
には光素子を内蔵したレセプタクル４が配置されており
、比較的に太いワイヤ３でレセプタクル４のリードピン
４ａと電子デバイス１の他端部が接続されている。上述
した電子デバイス１、リードフレーム２、ワイヤ３およ
びレセプタクル４は樹脂成形用の金型に装着され、樹脂
材料によりパッケージ体５が形成される（同図（ｂ）参
照）。
【０００４】
【発明が解決しようとする課題】従来の電子デバイス結
線構造によると、電子デバイス１とリードピン２ｂ、４
ａとの結線位置が物理的に離れているので、樹脂成形時
に樹脂材料を金型内に注入するときに樹脂材料の圧力で
ワイヤ３が断線するという問題があった。
【０００５】また、電子回路デバイス１が載置された基
板１ａとリードピン２ｂ、４ａが異なる高さに位置する
場合や、電子デバイスの厚みが大きい場合、ワイヤ長は
長くなるので、樹脂材料の注入によりワイヤ３は一層断
線しやすくなる。
【０００６】そこで本発明は、ワイヤの断線がない電子
デバイス結線構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を達成するため
に、本発明はパッケージ体で固定される電子デバイスと
、その外部から内部に延びたリード端子とを導電性ワイ
ヤで結線する構造において、前記ワイヤがコイル状弾性
体で形成されていることを特徴とする。
【０００８】
【作用】本発明に係る電子デバイス結線構造によると、
ワイヤにかかる外力は効率良く吸収されるので、電子デ
バイスとリード端子との接続状態は維持される。
【０００９】
【実施例】以下、本発明の一実施例について、添付図面
を参照して説明する。なお、説明において同一要素には
同一符号を用い、重複する説明は省略する。図１は実施
例に係る電子デバイスの結線構造を示すものである。同
図（ａ）は樹脂成形前の結線状態を示す斜視図、同図（
ｂ）は樹脂成形後のパッケージの縦断面図である。
【００１０】電子デバイス１はセラミック基板１ａ上に
チップ素子１ｂをダイボンディングしたハイブリッドＩ
Ｃとして構成され、リードフレーム２のアイランド部２
ａ上に載置されている。このリードフレーム２のリード
ピン２ｂの端部（インナリード）は、導電性のコイル状
弾性ワイヤ１３で電子デバイス１の一端部に接続されて
いる。アイランド部２ａを挟んでリードピン２ｂの反対
側には発光素子や受光素子など光電変換素子を内蔵した
レセプタクル４が配置されており、比較的に線径の太い
コイル状弾性ワイヤ１３によりレセプタクル４のリード
ピン４ａと電子デバイス１の他端部が接続されている。 上述した電子デバイス１、リードフレーム２、コイル状
弾性ワイヤ１３およびレセプタクル４は樹脂成形用の金
型に装着され、樹脂材料によりパッケージ体５が形成さ
れる（同図（ｂ）参照）。
【００１１】このように、本実施例では電子デバイス１
とリードピン２ｂがコイル状弾性ワイヤ１３で接続され
ているので、金型に注入された樹脂材料によりコイル状
弾性ワイヤ１３に外力が作用する場合、コイル状弾性ワ
イヤ１３は弾性変形して当該外力が吸収されるので、コ
イル状弾性ワイヤ１３が破断することはない。
【００１２】なお、本発明は上記実施例に限定されるも
のではない。上述した実施例では樹脂封止型パッケージ
を用いた電子デバイスについて説明しているが、金属製
パッケージ内にＪＣＲ（ジャンクションコーティングレ
ジン）などでワイヤを固定する構造にも適用できる。
【００１３】また、電子デバイスはハイブリッドＩＣに
限定されない。
【００１４】
【発明の効果】本発明は、以上説明したように構成され
ているので、電子デバイスとリード端子間のワイヤの断
線を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る電子デバイス結線構造
を示す図である。
【図２】従来技術に係る電子デバイス結線構造を示す図
である。
【符号の説明】
１…電子デバイス、２…リードフレーム、３…ワイヤ、
４…レセプタクル、５…パッケージ体、１３…コイル状
弾性ワイヤ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　パッケージ体で固定される電子デバイ
    スと、その外部から内部に延びたリード端子とを導電性
    ワイヤで結線する構造において、前記ワイヤがコイル状
    弾性体で形成されていることを特徴とする電子デバイス
    結線構造。
JP3060064A 1991-03-25 1991-03-25 電子デバイス結線構造 Pending JPH04294553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3060064A JPH04294553A (ja) 1991-03-25 1991-03-25 電子デバイス結線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3060064A JPH04294553A (ja) 1991-03-25 1991-03-25 電子デバイス結線構造

Publications (1)

Publication Number Publication Date
JPH04294553A true JPH04294553A (ja) 1992-10-19

Family

ID=13131284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3060064A Pending JPH04294553A (ja) 1991-03-25 1991-03-25 電子デバイス結線構造

Country Status (1)

Country Link
JP (1) JPH04294553A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes

Similar Documents

Publication Publication Date Title
KR940007649B1 (ko) 반도체 패키지
US6084293A (en) Stacked semiconductor device
US6469395B1 (en) Semiconductor device
US6498389B1 (en) Ultra-thin semiconductor package device using a support tape
KR880009433A (ko) 반도체 장치 및 그 제조방법
JPH04294553A (ja) 電子デバイス結線構造
US5210375A (en) Electronic device package--carrier assembly ready to be mounted onto a substrate
US6194779B1 (en) Plastic mold type semiconductor device
JP2786047B2 (ja) 樹脂封止型半導体装置
JPH0199245A (ja) Ｉｃパッケージ
KR100221918B1 (ko) 칩 스케일 패키지
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
JPH01185958A (ja) モールド型半導体装置
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
JPS58221478A (ja) Ｉｃカ−ド
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR100230750B1 (ko) 반도체 패키지
JPH11150134A (ja) 半導体装置
KR100244502B1 (ko) 칩 사이즈 패키지
JPH01169958A (ja) 半導体パッケージ