KR0138302Y1 - 와이어 본딩이 용이한 반도체 장치 - Google Patents

와이어 본딩이 용이한 반도체 장치 Download PDF

Info

Publication number
KR0138302Y1
KR0138302Y1 KR2019950049925U KR19950049925U KR0138302Y1 KR 0138302 Y1 KR0138302 Y1 KR 0138302Y1 KR 2019950049925 U KR2019950049925 U KR 2019950049925U KR 19950049925 U KR19950049925 U KR 19950049925U KR 0138302 Y1 KR0138302 Y1 KR 0138302Y1
Authority
KR
South Korea
Prior art keywords
bus bar
bonding
lead
inner lead
wire bonding
Prior art date
Application number
KR2019950049925U
Other languages
English (en)
Other versions
KR970046974U (ko
Inventor
홍성학
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019950049925U priority Critical patent/KR0138302Y1/ko
Publication of KR970046974U publication Critical patent/KR970046974U/ko
Application granted granted Critical
Publication of KR0138302Y1 publication Critical patent/KR0138302Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 반도체 장치에 있어서, 와이어 본딩중 버스바와 내부리드의 단락에 의한 쇼트를 방지하기 위한 것으로, 버스바를 내부리드 상단에 형성한 상태에서 먼저 칩의 본딩패드와 내부리드를 연결하고, 이후 내부리드와 버스바를 연결하는 2단계루프와, 본딩패드와 버스바를 연결하는 직접연결루프를 병행하여 구성하며, 제작 순서는 버스바가 없는 상태로 리드프레임을 형성하고, 테이프를 이용하여 리드프레임상에 절연막을 형성한 다음 그 위로 버스바를 접착하여 이루어짐을 특징으로 하는 와이어 본딩이 용이한 반도체 장치에 관한것이다.

Description

와이어 본딩이 용이한 반도체 장치
제1도는 일반적인 리드온 칩 패키지의 단면도.
제2도(a,b)는 본 고안의 부분 사시도 및 단면도.
제3도는 본 고안의 평면도.
제4도는 본 고안의 일실시예도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 칩 2 : 버스바
3 : 내부리드 4 : 테이프
5 : 와이어 6 : 본딩패드
7 : 몰드수지
본 고안은 반도체 장치에 있어서, 특히 버스바를 내부리드 상단에 형성하여 칩의 본딩패드와 내부리드를 연결하고, 내부리드와 버스바를 연결함으로써, 와이어 본딩중 버스바와 내부리드의 단락에 의한 쇼트를 방지함을 특징으로 하는 와이어 본딩이 용이한 반도체 장치에 관한 것이다.
일반적으로 리드온 칩 패키지는 제1도에 도시한 바와 같이, 칩(1)위에 리드프레임의 버스바(2)와 내부리드(3)가 접착테이프(4)에 의해 어테치되고, 이어 와이어(5)로 본딩패드(6)와 와이어 본딩한 다음 몰드수지(7)로 몰딩시키고, 포밍시켜 패키지 제조를 완료한다.
그러나 상기와 같이 구성되는 리드온 칩 패키지의 와이어 본딩은 버스바(2) 위를 통과하여 내부리드(3)와 연결해야 하기 때문에 조그마한 전자 및 기계적인 오차에도 내부리드(3)와 버스바(2)가 와이어에 의해 접촉되어 쇼트되는 문제가 발생된다.
이러한 문제를 해결코자 버스바(2)에 절연코팅을 하는 방법이 있으나, 제작공정이 추가되고 비용이 많이 들어 효율성이 떨어진다. 또한 와이어 루프모드를 변형하여 처리해도 컴파운드(7) 주입시 와이어(5)의 스위핑 때문에 버스바(2)와 쇼트 되거나, 상호 밀접한 거리에 있어 전기적으로 상호 인덕턱스 때문에 노이즈 현상이 발생한다.
본 고안은 상기와 같은 문제를 해결코자 하는 것으로, 버스바를 내부리드 상단에 형성한 상태에서 먼저 칩의 본딩패드와 내부리드를 연결하고, 이후 내부리드와 버스바를 연결하는 2단계루프 또는 직접 본딩패드와 버스바를 연결하는 직접연결루프를 병행함으로써, 와이어 본딩중 버스바와 내부리드의 단락에 의한 쇼트를 방지함을 특징으로 한다.
즉, 버스바를 내부리드상에 형성하여 와이어 본딩이 이루어 지기 때문에 버스바를 통과하지 않게되어 직접적으로 전기적인 접촉이 일어나기가 어렵고, 또한 본딩패드와 버스바를 직접연결 하더라도 종래에는 반원으로 와이어 본딩루프가 형성되나, 본 고안은 어느정도 높은 위치에서 와이어 본딩루프가 형성되기 때문에 포물선형태가 되어 컴파운드 주입시에 와이어의 스위핑으로 인한 쇼트는 거의 일어나지 않게 되는 것이다.
이하 도면을 참조로 상세히 설명하면 다음과 같다.
제2도는 본 고안의 부분사시도 및 단면도로써, 버스바(2)를 내부리드(3) 상단에 형성하여 먼저 칩(1)의 본딩패드(6)와 내부리드(3)를 연결하고, 이후 내부리드(3)와 버스바(2)를 연결하거나, 본딩패드(6)와 버스바(2)를 직접연결하여 와이어(5) 본딩루프를 구성한다. 여기서 상기 버스바(2)는 내부리드(3)와 연결된 형태가 아니고, 내부리드(3)위에 절연 테이프(8-2)를 부착후 그 상단에 버스바를 부착시킨 것이다.
상기와 같이 구성하는 본 고안의 제작은 먼저 리드프레임 제작시 버스바가 없는 상태로 제작을 하고, 테이프(8-2)를 이용하여 절연막을 형성한 다음 제3도와 같이 그 위로 버스바(2)를 접착시키고, 리드프레임 아래에 테이프(8-1)를 부착시킨 후 칩(1)을 어태치시키고, 이후 와이어 본딩작업을 실시하는데, 버스바(2)와 내부리드(3)간의 전기적인 연결은 두 리드사이를 이용한다.
따라서 본 고안은 버스바(2)를 내부리드(3)상에 형성하여 간접적으로 와이어 본딩이 이루어 지기 때문에 와이어(5)가 버스바(2)를 통과하지 않게되어 직접적으로 전기적인 접촉이 일어나기가 어렵고, 직접적으로 버스바(2)와 본딩패드(6)를 연결하더라도 리드(3)사이로 와이어 루프를 형성하기 때문에 쇼트날 가능성이 거의 없을뿐만 아니라, 종래에는 반원으로 와이어 본딩루프가 형성되나, 본 고안은 어느정도 높은 위치에서 와이어 본딩루프가 형성되기 때문에 포물선형태가 되어 컴파운드(7) 주입시에도 와이어(5)의 스위핑으로 인한 쇼트는 거의 일어나지 않게 되는 것이다.
제4도는 본 고안의 일실시예로써, 리드프레임(3) 하부에 접착제(8-2)를 이용하여 버스바(2)를 부착하고, 그 하단에 테이프(8-1)를 도포후 칩(1)을 어테치하여 와이어 본딩한 형태로, 이때 버스바(2)의 와이어 본딩은 리드(3) 사이로 진행되며, 버스바(2)를 제외한 부분은 테이프(8-3)를 도포하여 리드(3)와 (1)칩이 단단히 접착되도록 한다.
상술한 바와같이 본 고안은 와이어 본딩시 버스바를 통과하지 않기 때문에 쇼트가 될 염려가 없으며, 버스바는 리드 끝에서 리드 끝까지 연결하거나 또는 일부구간만 버스바를 연결가능하므로 본딩패드가 임의의 위치에 있어도 패키지가 가능하며, 외부단자 핀의 특성은 항상 같게 된다.

Claims (3)

  1. 리드온 칩 반도체 장치의 본딩패드와 버스바를 본딩함에 있어서, 버스바를 내부리드 상단에 형성한 상태에서 먼저 칩의 본딩패드와 내부리드를 연결하고, 이후 내부리드와 버스바를 연결하는 2단계루프와, 본딩패드와 연결하는 직접연결루프를 병행하여 와이어 본딩이 이루어짐을 특징으로 하는 와이어 본딩이 용이한 반도체 장치.
  2. 제1항에 있어서, 상기 리드온 칩 반도체 패키지는 버스바가 없는 상태로 리드프레임을 형성하고, 테이프를 이용하여 리드프레임상에 절연막을 형성한 다음 그 위로 버스바를 접착하여 이루어짐을 특징으로 하는 와이어 본딩이 용이한 반도체 장치.
  3. 제1항에 있어서, 상기 리드온 칩 반도체 패키지는 리드프레임 하부에 접착제를 이용하여 절연막을 형성한 다음 버스바를 부착하고, 상기 버스바 하단에 칩을 어테치하여 이루어짐을 특징으로 하는 와이어 본딩이 용이한 반도체 장치.
KR2019950049925U 1995-12-28 1995-12-28 와이어 본딩이 용이한 반도체 장치 KR0138302Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950049925U KR0138302Y1 (ko) 1995-12-28 1995-12-28 와이어 본딩이 용이한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950049925U KR0138302Y1 (ko) 1995-12-28 1995-12-28 와이어 본딩이 용이한 반도체 장치

Publications (2)

Publication Number Publication Date
KR970046974U KR970046974U (ko) 1997-07-31
KR0138302Y1 true KR0138302Y1 (ko) 1999-03-20

Family

ID=19440114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950049925U KR0138302Y1 (ko) 1995-12-28 1995-12-28 와이어 본딩이 용이한 반도체 장치

Country Status (1)

Country Link
KR (1) KR0138302Y1 (ko)

Also Published As

Publication number Publication date
KR970046974U (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US6194251B1 (en) Die positioning in integrated circuit packaging
US6677665B2 (en) Dual-die integrated circuit package
JPH1126647A (ja) 光半導体装置
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US20010023994A1 (en) Semiconductor device and the method for manufacturing the same
US11538742B2 (en) Packaged multichip module with conductive connectors
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
US20010042912A1 (en) Dual-die integrated circuit package
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100221918B1 (ko) 칩 스케일 패키지
JP3082507U (ja) ダブルサイドチップパッケージ
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
KR0124545Y1 (ko) 스텝형 패키지
KR200159005Y1 (ko) 리드온칩 반도체 패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR200156135Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee