KR100226737B1 - 반도체소자 적층형 반도체 패키지 - Google Patents
반도체소자 적층형 반도체 패키지 Download PDFInfo
- Publication number
- KR100226737B1 KR100226737B1 KR1019960073494A KR19960073494A KR100226737B1 KR 100226737 B1 KR100226737 B1 KR 100226737B1 KR 1019960073494 A KR1019960073494 A KR 1019960073494A KR 19960073494 A KR19960073494 A KR 19960073494A KR 100226737 B1 KR100226737 B1 KR 100226737B1
- Authority
- KR
- South Korea
- Prior art keywords
- inner lead
- lead
- semiconductor chip
- package
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은 엘·오·씨 패키지의 구조 변경을 통하여 칩의 적층이 가능하도록 하므로써 반도체 패키지의 집적 용량을 늘릴 수 있도록 한 것이다.
이를 위해, 본 발명은 절곡부를 가지는 인너 리드(1)와 이로부터 연장되어 형성되는 아웃 리드(2)로 이루어진 복수개의 리드(3)와, 상기 인너 리드(1) 하부에 배치되며 복수개의 센터 패드(4)가 형성된 하부 반도체칩(5)과, 상기 인너 리드(1) 상부에 배치되며 복수개의 사이드 패드(6)가 형성된 상부 반도체칩(7)과, 상기 인너 리드(1)와 상·하부 반도체칩(5) 사이에 각각 적어도 하나 이상 삽입되는 양면 접착성 절연부재(8)와, 상기 하부 반도체칩(5)과 인터 리드(1)의 선단부 및 상기 상·하부 반도체칩(7),(5)의 각 패드(6),(4)와 인너 리드(1)를 전기적으로 연결시키는 복수개의 와이어(9)와, 상기 아웃 리드(2)를 제외한 나머지 부분을 실링하는 몰딩 바디(10)로 구성된 반도체소자 적층형 반도체 패키지이다.
Description
본 발명은 반도체소자 적층형 반도체 패키지에 관한 것으로서, 더욱 상세하게는 엘·오·씨 구조의 패키지의 구조 변경을 통하여 패키지 내에 칩의 적층이 가능하도록 한 것이다.
일반적으로, LSI(Large-Scale Integration) 기술의 일종인 엘·오·씨 패키지는 칩의 윗면 중앙 상부까지 리드 프레임 선단이 나와 있는 구조로서, 리드 프레임 선단은 칩 중앙 부위에 배치한 외부접속 단자인 패드와 와이어 본딩에 의해 상호 접속된다.
이와 같은 엘·오·씨 패키지는 칩 측면부에 리드 프레임을 위치시킨 DIP등 그이전 타입의 패키지에 비해 몰딩 바디의 폭 내에 넣은 칩의 폭을 더 넓게 할 수 있는 장점이 있다.
한편, 도1은 선행 기술인 U.S 특허 No. 5,068,712의 엘·오·씨 패키지를 보여주기 위한 예로서 나타낸 것이다.
상기한 U.S 특허 No. 5, 068,712의 엘·오·씨 패키지 제조를 위한 패키지 공정시에는, 먼저, 중앙부에 센터 패드(4)가 형성되고 상면에 절연 코팅이 된 반도체칩(5)을 양면 접착성 절연테이프(8a)를 사용하여 리드(3a)의 인너 리드(1a)에 부착시킨다.
그 후, 센터 패드(4)와 리드 프레임의 인너 리드(1a)를 금속세선인 와이어(9)로 연결하는 와이어 본딩을 실시한 다음, 몰딩수지를 이용하여 몰딩하므로써 패키지 공정을 완료하게 된다.
그러나, 이와 같은 종래의 엘·오·씨 패키지는 다음과 같은 단점을 가지고 있다.
먼저, 종래의 엘·오·씨 패키지는 몰딩 바디(10) 내부에 칩이 하나만 내장되는 구조이므로 반도체 패키지의 용량을 확대하기가 불가능하다.
이로 인해, 만약 반도체 패키지의 직접 용량을 확대시키고자 하는 경우, 실장기판에 많은 수의 패키지를 실장하여야 하므로 실장기판이 커져 전자제품의 경박단소화가 힘들게 된다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 엘·오·씨 패키지의 구조 변경을 통하여 칩의 적층이 가능하도록 하므로써 반도체 패키지의 집적 용량을 늘릴 수 있도록 한 반도체소자 적층형 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은 절곡부를 가지는 인너 리드와 이로부터 연장되어 형성되는 아웃 리드로 이루어진 복수개의 리드와, 상기 인너 리드 하부에 배치되며 복수개의 센터 패드가 형성된 하부 반도체칩과, 상기 인너 리드 상부에 배치되며 복수개의 사이드 패드가 형성된 상부 반도체칩과, 상기 인너 리드와 상·하부 반도체칩 사이에 각각 적어도 하나 이상 삽입되는 양면 접착성 절연부재와,상기 상·하부 반도체칩의 각 패드와 인너 리드를 전기적으로 연결시키는 복수개의 와이어와, 상기 아웃 리드를 제외한 나머지 부분을 실링(sealing)하는 몰딩 바디로 구성된 반도체소자 적층형 반도체 패키지이다.
제1도는 종래의 엘·오·씨형 반도체 패키지를 나타낸 종단면도.
제2도는 본 발명에 따른 반도체 패키지를 나타낸 종단면도.
도면의 주요부분에 대한 부호의 설명
1 : 인너 리드 2 : 아웃 리드
3 : 리드 4 : 센터 패드
5 : 하부 반도체칩 6 : 사이드 패드
7 : 상부 반도체칩 8 : 양면 접착성 절연부재
9 : 와이어 10 : 몰딩 바디
이하, 본 발명의 일 실시예를 첨부도면 도2를 참조하여 상세히 설명하면 다음과 같다.
도2은 본 발명에 따른 반도체 패키지를 나타낸 종단면도로서, 본 발명은 절곡부를 가지는 인너 리드(1)와 이로부터 연장되어 형성되는 아웃 리드(2)로 이루어진 복수개의 리드(3)와, 상기 인너 리드(1) 하부에 배치되며 복수개의 센터 패드(4)가 형성된 하부 반도체칩(5)과, 상기 인너 리드(1) 상부에 배치되며 복수개의 사이드 패드(6)가 형성된 상부 반도체칩(7)과, 상기 인너 리드(1)와 상·하부 반도체칩(5) 사이에 각각 적어도 하나 이상 삽입되는 양면 접착성 절연부재(8)와, 상기 상·하부 반도체칩(7),(5)의 각 패드(6),(4)와 인너 리드(1)를 전기적으로 연결시키는 복수개의 와이어(9)와, 상기 아웃 리드(2)를 제외한 나머지 부분을 실링(sealing)하는 몰딩 바디로 구성된다.
이때, 상기 인너 리드(1)의 절곡부와 선단부 사이에는 2단 단차영역이 형성된다.
또한, 상기 하부 반도체칩의 센터 패드와 인너 리드의 선단부 및 상기 상부 반도체칩의 사이드 패드와 인너 리드의 절곡된 상단부에는 상기 상·하부 반도체칩의 각 패드와 인너 리드를 각각 전기적으로 연결시키는 와이어의 양단이 각각 본딩된다.
한편, 상기 양면 접착성 절연부재(8)는 가운데층을 이루는 열경화성 수지인 폴리아미드 수지 양측면에 접착제가 도포되어 구성된다.
이와 같이 구성된 본 발명의 반도체칩 적층형 반도체 패키지 제작 과정은 다음과 같다.
먼저, 리드 프레임의 인너 리드(1)를 절곡부 및 2단 단차를 가지도록 성형한후, 인너 리드(1)의 2단 단차부 상·하부면에 양면 접착성 절연부재(8)를 각각 부착하게 된다.
여기서, 상기 양면 접착성 절연부재(8)는 가운데층을 이루는 폴리아미드 수지(Polyamide resin) 양측면에 접착제가 도포되어 형성되며 별도로 제작되어 공정에 투입된다.
한편, 상기한 바와 같이 인너 리드(1)의 2단 단차부 상·하면에 양면 접착성 절연 부재를 각각 부착한 후에는, 상기 양면 접착성 절연 부재중 인너 리드(1)의 2단 단차영역 하면에 접착된 양면 접착성 절연부재(8)의 노출된 접착면에 하부 반도체칩(5)을 부착하게 된다.
이때, 하부 반도체칩(5)의 중심부에는 전기적 접속단자인 복수개의 센터 패드(4)가 반도체칩의 긴변과 평행을 이루도록 배열되어 있다.
또하, 하부 반도체칩(5)이 인터 리드(1)의 2단 단차영역 하면의 양면 접착성 절연부재(8)에 부착된 다음에는 하부 반도체칩(5) 상면에 형성된 복수개의 센터 패드(4)와 복수개의 인너 리드(1) 선단부를 각각 전기적으로 연결하는 1차 와이어(9) 본딩을 수행하게 된다.
상기한 바와 같이, 하부 반도체칩(5)의 센터 패드(4)와 인터 리드(1)의 선단부를 와이어(9)를 이용하여 전기적으로 연결하는 1차 와이어(9) 본딩이 끝난 후에는 인너 리드(1)의 2단 단차영역 상면에 접착된 양면 접착성 절연부재(8)의 노출된 접착면상에 상부 반도체칩(7)을 부착하게 된다.
이 때, 상기 상부 반도체칩(7)의 양측 가장자리면에는 전기적 접속단자인 복수개의 센터 패드(4)가 반도체칩의 긴변과 평행을 이루도록 배열되어 있다.
또한, 상기한 바와 같이 상부 반도체칩(7)의 부착이 끝난 다음에는 상부 반도체칩(7)의 상면 가장자리에 형성된 전기 접속 단자인 사이드 패드(6)와 인너 리드(1)의 2단 단차영역 외측의 상단부를 와이어(9)를 이용하여 전기적으로 연결하는 2차 와이어(9) 본딩을 수행하게 된다.
한편, 리드(3)에 상·하부 반도체칩(5)을 차례로 부착하는 한편, 이에 수반되는 1차 및 2차 와이어(9) 본딩을 완료한 후에는 상기 상·하부 반도체칩(5)과 인너 리드(1)와 와이어(9) 및 양면 접착성 절연부재(8)등의 구성품 모두를 몰딩수지로 몰딩하여 아웃 리드(2) 만이 외부로 노출되도록 한다.
이에 따라, 본 발명의 반도체 패키지는 몰딩 수지가 경화되어서 된 몰딩 바디(10) 내부에 반도체칩이 적층되어 내장되므로 인해 반도체 패키지의 용량을 늘릴수 있게 된다.
이상에서와 같이, 본 발명은 엘·오·씨 구조의 패키지의 구조 변경을 통하여 칩의 적층이 가능하게 되어 반도체 패키지의 집적 용량이 늘어나므로 인해, 반도체 패키지를 실장기판에 실장시 실장면적을 줄일 수 있게 되므로써 각종 전자제품에 적용시 제품의 콤팩트화가 용이하게 되는 등 많은 효과를 가져올 수 있게 된다.
Claims (2)
- 절곡부와 내측 선단부 사이에 2단 단차영역이 구비된 인너 리드와 이로부터 연장되어 형성되는 아웃 리드로 이루어진 복수개의 리드와, 상기 인너 리드 하부에 배치되며 복수개의 센터 패드가 형성된 하부 반도체칩과, 상기 인너 리드 상부에 배치되며 복수개의 사이드 패드가 형성된 상부 반도체칩과, 상기 인너 리드와 상·하부 반도체칩 사이에 각각 적어도 하나 이상 삽입되는 양면 접착성 절연부재와, 상기 하부 반도체칩의 센터 패드와 인너 리드의 선단부 및, 상기 상부 반도체칩의 사이드 패드와 인너 리드의 절곡된 상단부를 각각 전기적으로 연결시키는 와이어와, 상기 아웃 리드를 제외한 나머지 부분을 실링하는 몰딩 바디로 구성된 것을 특징으로 하는 반도체소자 적층형 반도체 패키지.
- 제1항에 있어서, 상기 양면 접착성 절연부재는 가운데층을 이루는 폴리아미드 수지 양측면에 접착제가 도포되어 형성됨을 특징으로 하는 반도체소자 적층형 반도체 패키지.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960073494A KR100226737B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체소자 적층형 반도체 패키지 |
CN97113483A CN1086059C (zh) | 1996-12-27 | 1997-05-27 | 叠层型半导体芯片封装 |
JP9192252A JP2939614B2 (ja) | 1996-12-27 | 1997-07-17 | 積層型半導体パッケージ |
DE19747105A DE19747105B4 (de) | 1996-12-27 | 1997-10-24 | Bauelement mit gestapelten Halbleiterchips |
US08/990,718 US6087718A (en) | 1996-12-27 | 1997-12-15 | Stacking type semiconductor chip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960073494A KR100226737B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체소자 적층형 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980054346A KR19980054346A (ko) | 1998-09-25 |
KR100226737B1 true KR100226737B1 (ko) | 1999-10-15 |
Family
ID=19491362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960073494A KR100226737B1 (ko) | 1996-12-27 | 1996-12-27 | 반도체소자 적층형 반도체 패키지 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6087718A (ko) |
JP (1) | JP2939614B2 (ko) |
KR (1) | KR100226737B1 (ko) |
CN (1) | CN1086059C (ko) |
DE (1) | DE19747105B4 (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175149B1 (en) * | 1998-02-13 | 2001-01-16 | Micron Technology, Inc. | Mounting multiple semiconductor dies in a package |
US6207474B1 (en) * | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
SG88741A1 (en) * | 1998-09-16 | 2002-05-21 | Texas Instr Singapore Pte Ltd | Multichip assembly semiconductor |
KR100304959B1 (ko) | 1998-10-21 | 2001-09-24 | 김영환 | 칩 적층형 반도체 패키지 및 그 제조방법 |
KR100319608B1 (ko) * | 1999-03-09 | 2002-01-05 | 김영환 | 적층형 반도체 패키지 및 그 제조방법 |
TW404030B (en) * | 1999-04-12 | 2000-09-01 | Siliconware Precision Industries Co Ltd | Dual-chip semiconductor package device having malposition and the manufacture method thereof |
TW497376B (en) * | 1999-05-14 | 2002-08-01 | Siliconware Precision Industries Co Ltd | Dual-die semiconductor package using lead as die pad |
US6586836B1 (en) | 2000-03-01 | 2003-07-01 | Intel Corporation | Process for forming microelectronic packages and intermediate structures formed therewith |
KR100381839B1 (ko) * | 2000-09-07 | 2003-05-01 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
ATE421128T1 (de) * | 2000-10-11 | 2009-01-15 | Nxp Bv | Modul mit leiterrahmen mit auf beiden seiten bestückte n bauelementen |
KR100525450B1 (ko) * | 2001-02-14 | 2005-11-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 칩 적층형 반도체 패키지 |
US6400007B1 (en) * | 2001-04-16 | 2002-06-04 | Kingpak Technology Inc. | Stacked structure of semiconductor means and method for manufacturing the same |
US6483181B2 (en) * | 2001-04-19 | 2002-11-19 | Walton Advanced Electronics Ltd. | Multi-chip package |
US6744121B2 (en) * | 2001-04-19 | 2004-06-01 | Walton Advanced Electronics Ltd | Multi-chip package |
US6559526B2 (en) | 2001-04-26 | 2003-05-06 | Macronix International Co., Ltd. | Multiple-step inner lead of leadframe |
US6828884B2 (en) * | 2001-05-09 | 2004-12-07 | Science Applications International Corporation | Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices |
US6664618B2 (en) * | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
US20030038356A1 (en) * | 2001-08-24 | 2003-02-27 | Derderian James M | Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods |
US6955941B2 (en) * | 2002-03-07 | 2005-10-18 | Micron Technology, Inc. | Methods and apparatus for packaging semiconductor devices |
US6700206B2 (en) | 2002-08-02 | 2004-03-02 | Micron Technology, Inc. | Stacked semiconductor package and method producing same |
US6841858B2 (en) * | 2002-09-27 | 2005-01-11 | St Assembly Test Services Pte Ltd. | Leadframe for die stacking applications and related die stacking concepts |
TWI267958B (en) * | 2002-11-21 | 2006-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with stilts for supporting dice |
DE10255289A1 (de) | 2002-11-26 | 2004-06-17 | Infineon Technologies Ag | Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung |
KR100477020B1 (ko) * | 2002-12-16 | 2005-03-21 | 삼성전자주식회사 | 멀티 칩 패키지 |
KR100620203B1 (ko) * | 2002-12-30 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 반도체의 더블 사이드 스택 패키징 방법 |
US6627990B1 (en) * | 2003-02-06 | 2003-09-30 | St. Assembly Test Service Ltd. | Thermally enhanced stacked die package |
JP3918936B2 (ja) * | 2003-03-13 | 2007-05-23 | セイコーエプソン株式会社 | 電子装置及びその製造方法、回路基板並びに電子機器 |
KR20040087501A (ko) | 2003-04-08 | 2004-10-14 | 삼성전자주식회사 | 센터 패드 반도체 칩의 패키지 및 그 제조방법 |
US7781873B2 (en) * | 2003-04-28 | 2010-08-24 | Kingston Technology Corporation | Encapsulated leadframe semiconductor package for random access memory integrated circuits |
JP3693057B2 (ja) * | 2003-07-04 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7227249B1 (en) * | 2003-12-24 | 2007-06-05 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package with chips on opposite sides of lead |
TWI237882B (en) * | 2004-05-11 | 2005-08-11 | Via Tech Inc | Stacked multi-chip package |
SG135066A1 (en) | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies |
US8803299B2 (en) * | 2006-02-27 | 2014-08-12 | Stats Chippac Ltd. | Stacked integrated circuit package system |
US20070241441A1 (en) * | 2006-04-17 | 2007-10-18 | Stats Chippac Ltd. | Multichip package system |
US7928590B2 (en) | 2006-08-15 | 2011-04-19 | Qimonda Ag | Integrated circuit package with a heat dissipation device |
TWI378547B (en) * | 2007-09-14 | 2012-12-01 | Chipmos Technologies Inc | Multi-chip stacked package structure |
CN101431067B (zh) * | 2007-11-06 | 2010-09-15 | 南茂科技股份有限公司 | 多芯片堆叠的封装结构 |
US7989933B1 (en) * | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US7919360B1 (en) * | 2009-09-18 | 2011-04-05 | Stats Chippac Ltd. | Integrated circuit packaging system with circuitry stacking and method of manufacture thereof |
CN102347303B (zh) * | 2010-07-30 | 2016-04-13 | 三星半导体(中国)研究开发有限公司 | 多芯片堆叠的封装体及其制造方法 |
US11694946B2 (en) * | 2021-05-24 | 2023-07-04 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices having a plurality of offsets in leads supporting stacked components and methods of manufacturing thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582720A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH05235260A (ja) * | 1991-12-27 | 1993-09-10 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
JPH01276656A (ja) * | 1988-04-27 | 1989-11-07 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
DE68905475T2 (de) * | 1989-07-18 | 1993-09-16 | Ibm | Halbleiter-speichermodul hoeher dichte. |
US5463253A (en) * | 1990-03-15 | 1995-10-31 | Fujitsu Limited | Semiconductor device having a plurality of chips |
SG52794A1 (en) * | 1990-04-26 | 1998-09-28 | Hitachi Ltd | Semiconductor device and method for manufacturing same |
JP2816239B2 (ja) * | 1990-06-15 | 1998-10-27 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
US5095402A (en) * | 1990-10-02 | 1992-03-10 | Rogers Corporation | Internally decoupled integrated circuit package |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
US5327104A (en) * | 1991-10-21 | 1994-07-05 | Seiko Epson Corporation | Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element |
JP2509422B2 (ja) * | 1991-10-30 | 1996-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPH05226565A (ja) * | 1992-02-15 | 1993-09-03 | Hitachi Cable Ltd | 半導体装置 |
JPH05291486A (ja) * | 1992-04-07 | 1993-11-05 | Hitachi Ltd | 樹脂封止型半導体装置 |
US5438224A (en) * | 1992-04-23 | 1995-08-01 | Motorola, Inc. | Integrated circuit package having a face-to-face IC chip arrangement |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
JPH05347375A (ja) * | 1992-06-15 | 1993-12-27 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
US5479051A (en) * | 1992-10-09 | 1995-12-26 | Fujitsu Limited | Semiconductor device having a plurality of semiconductor chips |
JPH0730051A (ja) * | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | 半導体装置 |
US5527740A (en) * | 1994-06-28 | 1996-06-18 | Intel Corporation | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
US5689135A (en) * | 1995-12-19 | 1997-11-18 | Micron Technology, Inc. | Multi-chip device and method of fabrication employing leads over and under processes |
-
1996
- 1996-12-27 KR KR1019960073494A patent/KR100226737B1/ko not_active IP Right Cessation
-
1997
- 1997-05-27 CN CN97113483A patent/CN1086059C/zh not_active Expired - Fee Related
- 1997-07-17 JP JP9192252A patent/JP2939614B2/ja not_active Expired - Fee Related
- 1997-10-24 DE DE19747105A patent/DE19747105B4/de not_active Expired - Fee Related
- 1997-12-15 US US08/990,718 patent/US6087718A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582720A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH05235260A (ja) * | 1991-12-27 | 1993-09-10 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19980054346A (ko) | 1998-09-25 |
DE19747105B4 (de) | 2005-05-12 |
DE19747105A1 (de) | 1998-07-02 |
CN1186338A (zh) | 1998-07-01 |
JPH10200043A (ja) | 1998-07-31 |
JP2939614B2 (ja) | 1999-08-25 |
US6087718A (en) | 2000-07-11 |
CN1086059C (zh) | 2002-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
KR100199262B1 (ko) | 반도체장치 및 그 제조방법 | |
US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
JPH07161910A (ja) | 樹脂封止型半導体装置 | |
JP3286196B2 (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
KR100221918B1 (ko) | 칩 스케일 패키지 | |
KR100218335B1 (ko) | 칩 사이즈 패키지 | |
KR100246368B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
KR0124545Y1 (ko) | 스텝형 패키지 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR100369501B1 (ko) | 반도체패키지 | |
KR19980034119A (ko) | 반도체 칩 적층형 패키지 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
KR0157882B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JPH03268347A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |