JPH07161910A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH07161910A
JPH07161910A JP5303632A JP30363293A JPH07161910A JP H07161910 A JPH07161910 A JP H07161910A JP 5303632 A JP5303632 A JP 5303632A JP 30363293 A JP30363293 A JP 30363293A JP H07161910 A JPH07161910 A JP H07161910A
Authority
JP
Japan
Prior art keywords
pad
resin
semiconductor chip
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5303632A
Other languages
English (en)
Other versions
JP3226244B2 (ja
Inventor
Naohisa Okumura
尚久 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30363293A priority Critical patent/JP3226244B2/ja
Priority to KR1019940032684A priority patent/KR950021455A/ko
Publication of JPH07161910A publication Critical patent/JPH07161910A/ja
Priority to US08/768,920 priority patent/US5714799A/en
Priority to KR2019990001508U priority patent/KR200177758Y1/ko
Application granted granted Critical
Publication of JP3226244B2 publication Critical patent/JP3226244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 リードがパッケージの一辺に配設された樹脂
封止型半導体装置において、標準の大きいパッケージに
小さい半導体チップを搭載した場合に、パッケージに反
り等の不具合が生じない半導体装置の構造を提供する。 【構成】 標準のダイパッドサイズを半導体チップを搭
載する第１のパッド４とダミーとなる第２のパッド５に
分割し、熱応力の分散を図る。さらに半導体チップ上部
の樹脂厚と第１のパッド下部の樹脂厚を等しくし、第２
のパッド上下の樹脂厚も等しくすることにより、反り等
の生じない構造とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は樹脂封止型半導体装置
に関し、特にリードがパッケージの一辺に配設された樹
脂封止型半導体装置の反りの改良に関する。
【０００２】
【従来の技術】基板実装効率の良い半導体装置パッケー
ジとして、リードがパッケージの一辺に配設された樹脂
封止型パッケージが広く使用されている。例えば直線状
のリードが一列に整列し、配線基板に設けられたリード
挿入口に前記リードを挿入して半田付けするＳＩＰ（Si
ngle In-line Package）型や、狭ピッチリードの場合に
リードを千鳥状にフォーミングして挿入するＺＩＰ（Zi
gzag In-line Package）型や、リードの先端を９０度折
り曲げて面実装するＳＶＰ（Surface VerticalPackage
) 型等がある。図７はこの様なパッケージの要部断面
図であり、図８はこれに使用されるリードフレームの１
素子分を模式的に示した平面図である。
【０００３】図に示すようにリードフレーム１１のダイ
パッド１２に半導体チップ１３が搭載されており、導線
（ボンディングワイヤ）１４にてリード１５と接続さ
れ、樹脂成型体１６にて封止された形態を採っている。
この時ダイパッド１２は吊りピン１７の部分を変形させ
る形でディプレスされ，段差が付けられる場合がある。
樹脂封止した時、半導体チップ１３上の樹脂厚とダイパ
ッド１２下の樹脂厚をほぼ等しくしてパッケージ内部で
発生する熱応力のバランスをとり、パッケージの反り等
を防止する目的でこのような構成を取っている。
【０００４】またリード１５の本数やパッケージサイズ
に関して標準化が進められており、半導体装置の新規開
発の際はリード本数やチップサイズを勘案し、規格化さ
れたパッケージの中から最適なパッケージを選択するの
が一般的である。
【０００５】一方１枚のウェハから極力多数の半導体チ
ップを得るために、チップサイズの小型化が進んでい
る。しかしながら所要のリード本数が決まっているた
め、小型化された半導体チップを敢えて大きなパッケー
ジに搭載する場合がある。この様な場合のパッケージ断
面図を図９に示す。
【０００６】この場合半導体チップ１３’は、ボンディ
ングの制約からダイパッド１２上でリード１５の近傍に
搭載される。従ってこれを樹脂封止すると、半導体チッ
プ１３’が搭載されている部分とそうでない部分とで
は、ダイパッドもしくは半導体チップを覆う樹指厚が異
なってくる．このような状態で半導体装置の実装時等に
パッケージに熱が加わると、パッケージ内部の熱応力の
発生が場所により異なり、図９に示すようにパッケージ
に反りが生じる。これは半導体チップの割れ、パッケー
ジの割れ等の致命不良につながる可能性があった。
【０００７】
【発明が解決しようとする課題】上記のように、リード
がパッケージの一辺に配設された樹脂封止型パッケージ
において、ダイパッドの大きさに比し小さい半導体チッ
プを搭載した場合には、パッケージに反り等の不具合が
生じるという問題があった。
【０００８】本発明は上記問題に鑑みてなされたもの
で、大きいパッケージに小さい半導体チップを搭載した
場合に、パッケージに反り等の不具合が生じない樹脂パ
ッケージの構造を提供しようとするものである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、複数のリードが所定の間隔で
整列したリード列と、前記リード列とほぼ同一面上に対
向する第１のパッドと、この第１のパッドに搭載され前
記リード列に電気的に接続された半導体チップと、前記
第１のパッドとほぼ同一面上で対向し前記リード列とは
反対側に設けられた第２のパッドと、前記リード列の外
部露出端子として機能する部分を除いた前記構成部品
（部分）を全て被覆封止する樹脂成型体とを有すること
を特徴としている。
【００１０】加えて前記樹脂成型体は外部２主面が平面
で対向してなり、前記第１のパッドを含む水平面と前記
第２のパッドを含む水平面の間に段差があり、前記第１
のパッドに搭載された前記半導体チップ上の樹脂厚と前
記第１のパッド下の樹脂厚がほぼ同等であり、前記第２
のパッドの上下の樹指厚がほぼ同等であることをを特徴
としている。
【００１１】
【作用】上記のように半導体チップに比較し大きなダイ
パッド部を、半導体チップが搭載される第１のパッドと
半導体チップが搭載されない第２のパッドに分離するこ
とにより、樹脂とダイパッドもしくは半導体チップの熱
膨張係数の差に起因する熱応力が分散され減少するの
で、反りの発生が抑えられる。
【００１２】さらに前記第１のパッドと前記第２のパッ
ドの間に段差を設け、前記半導体チップ上の樹脂厚と前
記第１のパッド下の樹脂厚がほぼ同等であり、前記第２
のパッドの上下の樹指厚がほぼ同等である構成にすれ
ば、パッケージ上下面における熱応力が均等化され、パ
ッケージの反りに関しては、より発生しがたいものにな
る。
【００１３】
【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明の第１の実施例のリードフレームの１
素子分を模式的に示した平面図であり、図２は前記リー
ドフレームに半導体チップを搭載し、ワイヤボンディン
グした状態を示す平面図、図３はこれを樹脂封止した半
導体装置の断面図で、図２のＡ−Ａ線での断面に相当す
る。
【００１４】図１においてリードフレーム１は、後に切
り離されてリード２となるリード列３と、後に半導体チ
ップ７が搭載される第１のパッド４と、半導体チップが
搭載されずダミーパッドとなる第２のパッド５と、これ
らを連結する連結部６とから構成されている。連結部６
は複数の素子分を連結するフレーム部分のみならず、リ
ード２を連結するダムバー６ａ、第１のパッド４を吊る
吊りピン６ｂ、第２のパッド５を吊る吊りピン６ｃ、第
１のパッド４と第２のパッド５とを連結する吊りピン６
ｄを総称している。さらに第１のパッド４と第２のパッ
ド５とは、吊りピン６ｂ、６ｃを変形させる形でディプ
レスされている。そのディプレス量は第１のパッド４に
半導体チップ７を搭載した時に、半導体チップ７上の樹
脂厚と第１のパッド４下の樹脂厚がほぼ等しくなるよう
に調節されている。より具体的には、半導体チップ７の
厚さと導電性マウント材（図示せず）の厚さを加えたも
のの約２分の１が望ましい。
【００１５】このリードフレーム１を用いて、図３に示
す半導体装置は次の様にして製造し得る。即ち図２に示
す如く第１のパッド４に半導体チップ７を導電性マウン
ト材（図示せず）にてマウントする。次に半導体チップ
のボンディングパッドとリード列３のボンディングパッ
ドの間を、よく知られたワイヤボンディングにて接続す
る。８は導線（ボンディングワイヤ）を示す。
【００１６】次にこの半導体チップ７が搭載されたリー
ドフレーム１を、図示しないトランスファモールドマシ
ーンのモールド型にセットし、加熱により溶融した樹脂
を高圧で流し込む。前記樹脂は図２の点線で示す領域を
充填し樹脂成型体９（図３に図示）が形成される。前記
樹脂成型体９が硬化後、前記モールド型を開いてモール
ド済みリードフレームを取り出し、連結部６を切断する
ことにより、図３に示す半導体装置が完成する。図３は
ＳＩＰ（Single In-line Package）型の半導体装置を示
しているが、リード２をフォーミングすることによりＺ
ＩＰ（ZigzagIn-line Package ）型や、ＳＶＰ（Surfac
e Vertical Package）型に成型し得ることは言うまでも
ない。
【００１７】この第１の実施例においては、第１のパッ
ド４と第２のパッド５とが吊りピン６ｄで連結されただ
けで分離しており、樹脂とパッドとの境界面で発生する
応力が分断され、その応力自体もパッドの面積が小さく
なった分小さくなっており、反り等が生じにくい構造に
なっている。標準型のリードフレームのダイパッドを後
加工で第１のパッドと第２のパッドに分割する場合等に
有利な構造である。
【００１８】また第１実施例では第１のパッド４と第２
のパッド５がディプレスされているが、半導体チップ７
が充分小さくチップ割れ等の心配がない場合には、この
ディプレスを省略することもできる。
【００１９】次に本発明の第２の実施例を図４および図
５を用いて説明する。なお図４、図５において図１〜図
３と同一箇所を示す参照番号は同一にしてあるので一部
説明を省略する。図４はリードフレーム１の平面図であ
るが、図１との差異は第１のパッド４のみをディプレス
して、吊りピン６ｃ、６ｄの部分を変形させて前記第１
のパッド４を落ち込ませているところにある。これに第
１の実施例と同様に半導体チップ７をマウント、ボンデ
ィングし、樹脂でトランスファモールドすることによ
り、図５に断面図で示す様な半導体装置が完成する。前
記第１のパッドの落ち込み量は、半導体チップ７が搭載
されたのち半導体チップ７上の樹脂厚と第１のパッド下
面の樹脂厚とがほぼ等しくなるように調整される。また
第２のパッドの上下の樹脂厚もほぼ等しくなっている。
本実施例においては第２のパッド５の上下の樹脂厚の均
等化も図っているので、パッケージの反りに関しては、
より生じにくい構造になっている。
【００２０】次に本発明の第３の実施例を図６を参照し
て説明する。これは第２の実施例の変形例であるが、第
１のパッド４をディプレスする代わりに第２のパッド５
を下からディプレス、即ち突き上げるように変形させて
いる。これを半導体チップ７上の樹脂厚と第１のパッド
４下の樹脂厚を均等にし、第２のパッド５の上下の樹脂
厚が均等になるようにモールドする。ただしこの場合は
リード２が樹脂成型体９の厚さ方向のほぼ中央からは出
ていないので、リード２の樹脂による保持強度の点から
は劣るという欠点がある。しかし樹脂成型体９の厚さが
充分ある場合には実用上の問題は無く、リード２と第１
のパッド４が同一平面上にあるためボンディング治具
（ステージ）の構造を簡略化できるという利点がある。
【００２１】以上本発明を実施例に基づいて説明した
が、本発明は上記実施例に限られるものではなく、発明
の主旨を逸脱しない範囲で種々の変形を採り得ることは
いうまでもない。例えば上記実施例では導線８としてボ
ンディングワイヤの例を説明したが、Tape Automated B
onding方式等の箔状導線であっても良い。
【００２２】
【発明の効果】以上説明したように、本発明の樹脂封止
型半導体装置においては、パッド部分を半導体チップが
搭載される第１のパッドと半導体チップが搭載されない
第２のパッドに分離したことにより、樹脂にかかる応力
が分散し反り等が生じにくくなる。特に前記第１のパッ
ドと第２のパッドに段差を付けて、第１のパッド上に搭
載された半導体チップ上の樹脂厚と第１のパッド下の樹
脂厚を等しくし、第２のパッド上下の樹脂厚を等しくす
る如く樹脂モールドすれば、熱応力のバランスはさらに
改善され、パッケージの反りの問題を解決することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係わるリードフレーム
の１素子分を示す平面図。
【図２】本発明の第１の実施例に係わるリードフレーム
に，半導体素子をマウント、ボンディングした状態を示
す平面図。
【図３】本発明の第１の実施例に係わる樹脂封止型半導
体装置の断面図。
【図４】本発明の第２の実施例に係わるリードフレーム
の１素子分を示す平面図。
【図５】本発明の第２の実施例に係わる樹脂封止型半導
体装置の断面図。
【図６】本発明の第３の実施例に係わる樹脂封止型半導
体装置の断面図。
【図７】従来技術に係わる樹脂封止型半導体装置の断面
図。
【図８】従来技術に係わるリードフレームの１素子分を
示す平面図。
【図９】従来技術の他の例を示す樹脂封止型半導体装置
の断面図。
【符号の説明】
１ … リードフレーム ２ … リード ３ … リード列 ４ … 第１のパッド ５ … 第２のパッド ６ … 連結部 ７ … 半導体チップ ８ … 導線（ボンディングワイヤ） ９ … 樹脂成型体

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数のリードが所定の間隔で整列したリ
    ード列と、 前記リード列とほぼ同一面上に対向する第１のパッド
    と、 この第１のパッドに搭載され前記リード列に電気的に接
    続された半導体チップと、 前記第１のパッドとほぼ同一面上で対向し前記リード列
    とは反対側に設けられた第２のパッドと、 前記リード列の前記第１のパッド側の所定の部分と、前
    記第１のパッドと、前記半導体チップと、前記第２のパ
    ッドとを被覆封止する樹脂成型体とを具備することを特
    徴とする樹脂封止型半導体装置。
  2. 【請求項２】 前記樹脂成型体は外部２主面が平面で対
    向してなり，前記外部２主面間に平行に載置された前記
    第１のパッドを含む水平面と前記第２のパッドを含む水
    平面との間に段差があり，前記第１のパッドに搭載され
    た前記半導体チップ上の樹脂厚と前記第１のパッド下の
    樹脂厚がほぼ同等であり、前記第２のパッドの上下の樹
    指厚がほぼ同等であることを特徴とする請求項１記載の
    半導体装置。
JP30363293A 1993-12-03 1993-12-03 樹脂封止型半導体装置 Expired - Fee Related JP3226244B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30363293A JP3226244B2 (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置
KR1019940032684A KR950021455A (ko) 1993-12-03 1994-12-03 수지 봉지형 반도체 장치
US08/768,920 US5714799A (en) 1993-12-03 1996-12-18 Resin-sealed type semiconductor device having an unoccupied second die pad
KR2019990001508U KR200177758Y1 (en) 1993-12-03 1999-02-02 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30363293A JP3226244B2 (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH07161910A true JPH07161910A (ja) 1995-06-23
JP3226244B2 JP3226244B2 (ja) 2001-11-05

Family

ID=17923330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30363293A Expired - Fee Related JP3226244B2 (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置

Country Status (3)

Country Link
US (1) US5714799A (ja)
JP (1) JP3226244B2 (ja)
KR (1) KR950021455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940176B2 (en) 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
JP2019075430A (ja) * 2017-10-13 2019-05-16 株式会社三井ハイテック リードフレームの製造方法及びリードフレーム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126150C (zh) 1996-06-24 2003-10-29 松下电器产业株式会社 制造半导体器件的方法
US6111315A (en) * 1997-01-21 2000-08-29 Texas Instruments Incorporated Semiconductor package with offset die pad
US6046496A (en) 1997-11-04 2000-04-04 Micron Technology Inc Chip package
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2009019975A (ja) * 2007-07-11 2009-01-29 Micronics Japan Co Ltd プローブ組立体およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
KR920000127A (ko) * 1990-02-26 1992-01-10 미다 가쓰시게 반도체 패키지와 그것을 위한 리드프레임

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940176B2 (en) 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
JP2019075430A (ja) * 2017-10-13 2019-05-16 株式会社三井ハイテック リードフレームの製造方法及びリードフレーム

Also Published As

Publication number Publication date
JP3226244B2 (ja) 2001-11-05
KR950021455A (ko) 1995-07-26
US5714799A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
JPH1131776A (ja) 半導体チップパッケージ
US8445998B1 (en) Leadframe structures for semiconductor packages
US5708294A (en) Lead frame having oblique slits on a die pad
US5929513A (en) Semiconductor device and heat sink used therein
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
JP3638750B2 (ja) 半導体装置
JP2586835B2 (ja) 半導体集積回路
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2001177007A (ja) 半導体装置及びその製造方法
KR100373891B1 (ko) 반도체장치
JP2000031367A (ja) 半導体装置及びその製造方法
JPH06151648A (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
JPS6352451A (ja) レジン封止型半導体装置
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
JP2002368184A (ja) マルチチップ半導体装置
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0689947A (ja) 樹脂封止型半導体装置
JP3358697B2 (ja) 半導体パッケージ
JP2000332163A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees