JP2000332163A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000332163A JP2000332163A JP14463599A JP14463599A JP2000332163A JP 2000332163 A JP2000332163 A JP 2000332163A JP 14463599 A JP14463599 A JP 14463599A JP 14463599 A JP14463599 A JP 14463599A JP 2000332163 A JP2000332163 A JP 2000332163A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- sealing body
- lead portion
- resin sealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の小型化及び実装に対する信頼度
の向上を図る。 【解決手段】 平面が方形状の封止体と、前記封止体の
内部に位置し、一主面に複数の電極が形成された半導体
チップと、前記封止体の内外に亘って延在し、前記半導
体チップの各電極に夫々電気的に接続される複数のリー
ドとを有する半導体装置であって、前記封止体の底面
は、第１の面及びこの第１の面よりも前記半導体チップ
側に位置する第２の面を有し、前記リードは、前記半導
体チップ側から前記封止体の側面に向かって延在する第
１のリード部分と、前記第１のリード部分から前記第２
の面を横切って延在する第２のリード部分と、前記第２
のリード部分から前記封止体の平面方向に折れ曲がる第
３のリード部分とを有するリード形状になっている。
の向上を図る。 【解決手段】 平面が方形状の封止体と、前記封止体の
内部に位置し、一主面に複数の電極が形成された半導体
チップと、前記封止体の内外に亘って延在し、前記半導
体チップの各電極に夫々電気的に接続される複数のリー
ドとを有する半導体装置であって、前記封止体の底面
は、第１の面及びこの第１の面よりも前記半導体チップ
側に位置する第２の面を有し、前記リードは、前記半導
体チップ側から前記封止体の側面に向かって延在する第
１のリード部分と、前記第１のリード部分から前記第２
の面を横切って延在する第２のリード部分と、前記第２
のリード部分から前記封止体の平面方向に折れ曲がる第
３のリード部分とを有するリード形状になっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、樹脂封止体の内外に亘って延在し、半導体チ
ップの電極に電気的に接続されるリードを有する半導体
装置に適用して有効な技術に関するものである。
し、特に、樹脂封止体の内外に亘って延在し、半導体チ
ップの電極に電気的に接続されるリードを有する半導体
装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】多ピン化に好適な半導体装置として、例
えばＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型と呼称され
る半導体装置が知られている。このＱＦＰ型半導体装置
は、主に、平面が方形状の樹脂封止体と、樹脂封止体の
内部に位置し、一主面である回路形成面に複数の電極
（ボンディングパッド）が形成された半導体チップと、
樹脂封止体の内外に亘って延在し、半導体チップの各電
極に夫々電気的に接続される複数のリードとを有する構
成になっている。複数のリードの夫々は、樹脂封止体の
内部に位置する内部リード部（インナーリードとも言
う）が半導体チップの外周囲の外側に配置され、樹脂封
止体の外部に位置する外部リード部（アウターリードと
も言う）が面実装型リード形状の一つであるガルウィン
グ型に曲げ成形されている。ガルウィング型の外部リー
ド部は、樹脂封止体の側面から突出する根元部分と、こ
の根元部分から樹脂封止体の底面側に折れ曲がる中間部
分と、この中間部分から根元部分の延在方向と同一方向
に延びる接続部分とを有する構成になっている。外部リ
ード部の接続部分は、実装基板に半導体装置を実装する
際、実装基板の接続用端子に半田付けされる。なお、Ｑ
ＦＰ型半導体装置については、例えば特開平６−３５０
００３号公報（１９９４年、１２月２２日公開）に記載
されている。
えばＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型と呼称され
る半導体装置が知られている。このＱＦＰ型半導体装置
は、主に、平面が方形状の樹脂封止体と、樹脂封止体の
内部に位置し、一主面である回路形成面に複数の電極
（ボンディングパッド）が形成された半導体チップと、
樹脂封止体の内外に亘って延在し、半導体チップの各電
極に夫々電気的に接続される複数のリードとを有する構
成になっている。複数のリードの夫々は、樹脂封止体の
内部に位置する内部リード部（インナーリードとも言
う）が半導体チップの外周囲の外側に配置され、樹脂封
止体の外部に位置する外部リード部（アウターリードと
も言う）が面実装型リード形状の一つであるガルウィン
グ型に曲げ成形されている。ガルウィング型の外部リー
ド部は、樹脂封止体の側面から突出する根元部分と、こ
の根元部分から樹脂封止体の底面側に折れ曲がる中間部
分と、この中間部分から根元部分の延在方向と同一方向
に延びる接続部分とを有する構成になっている。外部リ
ード部の接続部分は、実装基板に半導体装置を実装する
際、実装基板の接続用端子に半田付けされる。なお、Ｑ
ＦＰ型半導体装置については、例えば特開平６−３５０
００３号公報（１９９４年、１２月２２日公開）に記載
されている。
【０００３】
【発明が解決しようとする課題】ＱＦＰ型半導体装置に
おいて、ガルウィング型の外部リード部は、実装基板に
半導体装置を半田付け実装する時の熱膨張に起因して生
じる応力や実装後の実装基板の反りに起因して生じる応
力を弾性変形によって緩和することができるため、半導
体装置の実装に対する信頼度の向上を図ることができ
る。
おいて、ガルウィング型の外部リード部は、実装基板に
半導体装置を半田付け実装する時の熱膨張に起因して生
じる応力や実装後の実装基板の反りに起因して生じる応
力を弾性変形によって緩和することができるため、半導
体装置の実装に対する信頼度の向上を図ることができ
る。
【０００４】しかしながら、ガルウィング型の外部リー
ド部は、樹脂封止体の側面から外部に引き出す長さがあ
る程度必要なため、外部リード部の引き出し長さに相当
する分、半導体装置の平面サイズが大きくなる。特に、
平面サイズが比較的小さい小型の半導体装置（例えば１
２［ｍｍ］×１２［ｍｍ］）においては、平面サイズに
対する外部リード部の占める割合が大きい。
ド部は、樹脂封止体の側面から外部に引き出す長さがあ
る程度必要なため、外部リード部の引き出し長さに相当
する分、半導体装置の平面サイズが大きくなる。特に、
平面サイズが比較的小さい小型の半導体装置（例えば１
２［ｍｍ］×１２［ｍｍ］）においては、平面サイズに
対する外部リード部の占める割合が大きい。
【０００５】そこで、ＱＦＮ（Ｑuad Ｆlatpack Ｎon l
eaded Ｐackage）型と呼称される半導体装置が開発され
ている。このＱＦＮ型半導体装置は、例えば特開平１０
−１２７７３号（１９９８年、１月１６日公開）公報や
特開平１０−１１６９３５号（１９９８年、５月６日公
開）公報に記載されているように、半導体チップの電極
と電気的に接続されるリードを樹脂封止体の底面に配置
した構成になっているため、ＱＦＰ型半導体装置に比べ
て平面サイズの小型化を図ることができる。
eaded Ｐackage）型と呼称される半導体装置が開発され
ている。このＱＦＮ型半導体装置は、例えば特開平１０
−１２７７３号（１９９８年、１月１６日公開）公報や
特開平１０−１１６９３５号（１９９８年、５月６日公
開）公報に記載されているように、半導体チップの電極
と電気的に接続されるリードを樹脂封止体の底面に配置
した構成になっているため、ＱＦＰ型半導体装置に比べ
て平面サイズの小型化を図ることができる。
【０００６】しかしながら、ＱＦＮ型半導体装置の場
合、リード全体が樹脂封止体に固定されているため、実
装基板に半導体装置を半田付け実装する時の熱膨張に起
因して生じる応力や実装後の実装基板の反りに起因して
生じる応力を緩和することが難しく、ＱＦＰ型半導体装
置に比べて実装に対する信頼度が低い。
合、リード全体が樹脂封止体に固定されているため、実
装基板に半導体装置を半田付け実装する時の熱膨張に起
因して生じる応力や実装後の実装基板の反りに起因して
生じる応力を緩和することが難しく、ＱＦＰ型半導体装
置に比べて実装に対する信頼度が低い。
【０００７】本発明の目的は、半導体装置の小型化を図
ると共に、実装に対する信頼度の向上を図ることが可能
な技術を提供することにある。本発明の前記ならびにそ
の他の目的と新規な特徴は、本明細書の記述及び添付図
面によって明らかになるであろう。
ると共に、実装に対する信頼度の向上を図ることが可能
な技術を提供することにある。本発明の前記ならびにそ
の他の目的と新規な特徴は、本明細書の記述及び添付図
面によって明らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）平面が方形状の封止体と、前記封止体の内部に位
置し、一主面に複数の電極が形成された半導体チップ
と、前記封止体の内外に亘って延在し、前記半導体チッ
プの各電極に夫々電気的に接続される複数のリードとを
有する半導体装置であって、前記封止体の底面は、第１
の面及びこの第２の面よりも前記半導体チップ側に位置
する第２の面を有し、前記リードは、前記半導体チップ
側から前記封止体の側面に向かって延在する第１のリー
ド部分と、前記第１のリード部分から前記第２の面を横
切って延在する第２のリード部分と、前記第２のリード
部分から前記封止体の平面方向に折れ曲がる第３のリー
ド部分とを有するリード形状になっている。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）平面が方形状の封止体と、前記封止体の内部に位
置し、一主面に複数の電極が形成された半導体チップ
と、前記封止体の内外に亘って延在し、前記半導体チッ
プの各電極に夫々電気的に接続される複数のリードとを
有する半導体装置であって、前記封止体の底面は、第１
の面及びこの第２の面よりも前記半導体チップ側に位置
する第２の面を有し、前記リードは、前記半導体チップ
側から前記封止体の側面に向かって延在する第１のリー
ド部分と、前記第１のリード部分から前記第２の面を横
切って延在する第２のリード部分と、前記第２のリード
部分から前記封止体の平面方向に折れ曲がる第３のリー
ド部分とを有するリード形状になっている。
【０００９】上述した手段によれば、封止体からその平
面方向に張り出すリードの長さが短くなるので、半導体
装置の平面サイズを縮小することができる。また、リー
ドの一部分が封止体から離間されるので、リードの弾性
変形によって、実装基板に半導体装置を半田付け実装す
る時の熱膨張に起因して生じる応力や実装後の実装基板
の反りに起因して生じる応力を緩和することができる。
この結果、半導体装置の小型化を図ることができると共
に、実装に対する信頼度の向上を図ることができる。
面方向に張り出すリードの長さが短くなるので、半導体
装置の平面サイズを縮小することができる。また、リー
ドの一部分が封止体から離間されるので、リードの弾性
変形によって、実装基板に半導体装置を半田付け実装す
る時の熱膨張に起因して生じる応力や実装後の実装基板
の反りに起因して生じる応力を緩和することができる。
この結果、半導体装置の小型化を図ることができると共
に、実装に対する信頼度の向上を図ることができる。
【００１０】
【発明の実施の形態】以下、本発明の構成について、四
方向リード配列構造の半導体装置に本発明を適用した実
施の形態とともに説明する。なお、実施の形態を説明す
るための図面において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
方向リード配列構造の半導体装置に本発明を適用した実
施の形態とともに説明する。なお、実施の形態を説明す
るための図面において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
【００１１】図１は本発明の一実施形態である半導体装
置の模式的平面図であり、図２は図１に示す半導体装置
の模式的底面図であり、図３は図１に示す半導体装置の
樹脂封止体の上部を除去した状態の模式的平面図であ
り、図４は図１に示す半導体装置の模式的断面図であ
る。
置の模式的平面図であり、図２は図１に示す半導体装置
の模式的底面図であり、図３は図１に示す半導体装置の
樹脂封止体の上部を除去した状態の模式的平面図であ
り、図４は図１に示す半導体装置の模式的断面図であ
る。
【００１２】図３及び図４に示すように、本実施形態の
半導体装置１０は、複数本のリード１、ダイパッド２、
４本の支持リード３、半導体チップ６、複数本の導電性
のワイヤ８及び樹脂封止体９等を有する構成になってい
る。
半導体装置１０は、複数本のリード１、ダイパッド２、
４本の支持リード３、半導体チップ６、複数本の導電性
のワイヤ８及び樹脂封止体９等を有する構成になってい
る。
【００１３】半導体チップ６は、樹脂封止体９の内部に
位置し、表裏面のうちの表面（一主面）である回路形成
面を上向きにした状態でダイパッド２の表裏面のうちの
表面（一主面）であるチップ搭載面上に接着層７を介し
て搭載されている。半導体チップ６は、例えば、単結晶
シリコンからなる半導体基板と、この半導体基板の回路
形成面上において絶縁層、配線層の夫々を複数段積み重
ねた多層配線層と、この多層配線層を覆うようにして形
成された表面保護膜とを有する構成になっている。半導
体チップ６の平面形状は方形状で形成され、本実施形態
においては正方形で形成されている。
位置し、表裏面のうちの表面（一主面）である回路形成
面を上向きにした状態でダイパッド２の表裏面のうちの
表面（一主面）であるチップ搭載面上に接着層７を介し
て搭載されている。半導体チップ６は、例えば、単結晶
シリコンからなる半導体基板と、この半導体基板の回路
形成面上において絶縁層、配線層の夫々を複数段積み重
ねた多層配線層と、この多層配線層を覆うようにして形
成された表面保護膜とを有する構成になっている。半導
体チップ６の平面形状は方形状で形成され、本実施形態
においては正方形で形成されている。
【００１４】半導体チップ６には、集積回路として例え
ば制御回路が内蔵されている。この制御回路は、主に、
半導体基板の回路形成面に形成されたトランジスタ素子
及び配線層に形成された配線によって構成されている。
ば制御回路が内蔵されている。この制御回路は、主に、
半導体基板の回路形成面に形成されたトランジスタ素子
及び配線層に形成された配線によって構成されている。
【００１５】半導体チップ６の回路形成面には、半導体
チップ６の外周囲の各辺に沿って複数個の電極（ボンデ
ィングパッド）６Ａが形成されている。この複数個の電
極６Ａの夫々は、半導体チップ６の多層配線層のうちの
最上層の配線層に形成され、集積回路を構成するトラン
ジスタ素子に配線を介して電気的に接続されている。こ
の複数個の電極６Ａの夫々は、例えば、アルミニウム
（Ａｌ）膜又はアルミニウム合金膜で形成されている。
チップ６の外周囲の各辺に沿って複数個の電極（ボンデ
ィングパッド）６Ａが形成されている。この複数個の電
極６Ａの夫々は、半導体チップ６の多層配線層のうちの
最上層の配線層に形成され、集積回路を構成するトラン
ジスタ素子に配線を介して電気的に接続されている。こ
の複数個の電極６Ａの夫々は、例えば、アルミニウム
（Ａｌ）膜又はアルミニウム合金膜で形成されている。
【００１６】ダイパッド２は樹脂封止体９の内部に位置
している。ダイパッド２の平面形状は方形状で形成さ
れ、本実施形態においては半導体チップ６よりも一回り
大きい外形サイズからなる正方形で形成されている。
している。ダイパッド２の平面形状は方形状で形成さ
れ、本実施形態においては半導体チップ６よりも一回り
大きい外形サイズからなる正方形で形成されている。
【００１７】樹脂封止体９の平面形状は方形状で形成さ
れ、本実施形態においては正方形で形成されている。樹
脂封止体９は、低応力化を図る目的として、例えば、フ
ェノール系硬化剤、シリコーンゴム及びフィラー等が添
加されたビフェニール系の熱硬化性絶縁樹脂で形成され
ている。本実施形態の樹脂封止体９は、例えば大量生産
に好適なトランスファ・モールディング技術によって形
成されている。トランスファ・モールディング技術は、
ポット、ランナー、流入ゲート及びキャビティ等を備え
た成形金型（モールド金型）を使用し、ポットからラン
ナー及び流入ゲートを通してキャビティ内に絶縁樹脂を
加圧注入して樹脂封止体を形成する技術である。
れ、本実施形態においては正方形で形成されている。樹
脂封止体９は、低応力化を図る目的として、例えば、フ
ェノール系硬化剤、シリコーンゴム及びフィラー等が添
加されたビフェニール系の熱硬化性絶縁樹脂で形成され
ている。本実施形態の樹脂封止体９は、例えば大量生産
に好適なトランスファ・モールディング技術によって形
成されている。トランスファ・モールディング技術は、
ポット、ランナー、流入ゲート及びキャビティ等を備え
た成形金型（モールド金型）を使用し、ポットからラン
ナー及び流入ゲートを通してキャビティ内に絶縁樹脂を
加圧注入して樹脂封止体を形成する技術である。
【００１８】樹脂封止体９の表裏面のうちの裏面（他の
主面）である底面９Ｂは、図２及び図４に示すように、
第１の面９Ｂ１及びこの第１の面９Ｂ１よりも半導体チ
ップ６側に位置する第２の面９Ｂ２を有する構成になっ
ている。第１の面９Ｂ１及び第２の面９Ｂ２は、樹脂封
止体９の表裏面のうちの表面（一主面）である上面９Ａ
と向い合い、この上面９Ａに対してほぼ平行となるよう
に形成されている。第１の面９Ｂ１は樹脂封止体９の底
面９Ｂの中央部に形成され、第２の面９Ｂ２は第１の面
９Ｂ１を囲むようにして樹脂封止体９の底面９Ｂの周辺
部に形成されている。なお、図１に示すように、樹脂封
止体９の上面９Ａの角部には、実装基板に半導体装置１
０を実装する時の目印となるインデックス９Ａ１が形成
されている。
主面）である底面９Ｂは、図２及び図４に示すように、
第１の面９Ｂ１及びこの第１の面９Ｂ１よりも半導体チ
ップ６側に位置する第２の面９Ｂ２を有する構成になっ
ている。第１の面９Ｂ１及び第２の面９Ｂ２は、樹脂封
止体９の表裏面のうちの表面（一主面）である上面９Ａ
と向い合い、この上面９Ａに対してほぼ平行となるよう
に形成されている。第１の面９Ｂ１は樹脂封止体９の底
面９Ｂの中央部に形成され、第２の面９Ｂ２は第１の面
９Ｂ１を囲むようにして樹脂封止体９の底面９Ｂの周辺
部に形成されている。なお、図１に示すように、樹脂封
止体９の上面９Ａの角部には、実装基板に半導体装置１
０を実装する時の目印となるインデックス９Ａ１が形成
されている。
【００１９】複数本のリード１の夫々は、図３及び図４
に示すように、樹脂封止体９の内外に亘って延在してい
る。複数本のリード１の夫々は、半導体チップ６の外周
囲の外側に配置され、樹脂封止体９の外周囲の各辺に沿
って配列されている。
に示すように、樹脂封止体９の内外に亘って延在してい
る。複数本のリード１の夫々は、半導体チップ６の外周
囲の外側に配置され、樹脂封止体９の外周囲の各辺に沿
って配列されている。
【００２０】複数本のリード１の夫々は、半導体チップ
６側から樹脂封止体９の側面に向かって延在する第１の
リード部分１Ａと、この第１のリード部分１Ａから樹脂
封止体９の底面９Ｂの第２の面９Ｂ２を横切って延在す
る第２のリード部分１Ｂと、この第２のリード部分１Ｂ
から樹脂封止体９の平面方向に折れ曲がる第３のリード
部分１Ｃとを有するリード形状になっている。第１のリ
ード部分１Ａは樹脂封止体９の内部に位置している。第
２のリード部分１Ｂは、樹脂封止体９の側面から露出
し、更に上面が樹脂封止体９の側面と面一となるように
樹脂封止体９に埋め込まれている。第３のリード部分１
Ｃは、樹脂封止体９の平面方向のうち、外側に向かう方
向に折れ曲がっている。即ち、リード１は、第１のリー
ド部分１Ａ及び第２のリード部分１Ｂの一部分が樹脂封
止体９に固定され、第２のリード部分１Ｂの他の部分及
び第３のリード部分１Ｃが樹脂封止体９から離間された
ガルウィング型のリード形状になっている。リード１の
第３のリード部分１Ｃは、後で説明するが、実装基板に
半導体装置１０を実装する際、実装基板の接続用端子
（配線の一部分）に半田材によって固着される。
６側から樹脂封止体９の側面に向かって延在する第１の
リード部分１Ａと、この第１のリード部分１Ａから樹脂
封止体９の底面９Ｂの第２の面９Ｂ２を横切って延在す
る第２のリード部分１Ｂと、この第２のリード部分１Ｂ
から樹脂封止体９の平面方向に折れ曲がる第３のリード
部分１Ｃとを有するリード形状になっている。第１のリ
ード部分１Ａは樹脂封止体９の内部に位置している。第
２のリード部分１Ｂは、樹脂封止体９の側面から露出
し、更に上面が樹脂封止体９の側面と面一となるように
樹脂封止体９に埋め込まれている。第３のリード部分１
Ｃは、樹脂封止体９の平面方向のうち、外側に向かう方
向に折れ曲がっている。即ち、リード１は、第１のリー
ド部分１Ａ及び第２のリード部分１Ｂの一部分が樹脂封
止体９に固定され、第２のリード部分１Ｂの他の部分及
び第３のリード部分１Ｃが樹脂封止体９から離間された
ガルウィング型のリード形状になっている。リード１の
第３のリード部分１Ｃは、後で説明するが、実装基板に
半導体装置１０を実装する際、実装基板の接続用端子
（配線の一部分）に半田材によって固着される。
【００２１】複数本のリード１の夫々は、半導体チップ
６の回路形成面に形成された複数個の電極６Ａの夫々に
導電性のワイヤ８を介して電気的に接続されている。ワ
イヤ８は、一端側が半導体チップ６の電極６Ａに接続さ
れ、他端側がリード１の第１のリード部分１Ａに接続さ
れている。ワイヤ８としては、例えば金（Ａｕ）ワイヤ
を用いている。ワイヤ８の接続方法としては、例えば、
熱圧着に超音波振動を併用したボールボンディング（ネ
イルヘッドボンディング）法を用いている。
６の回路形成面に形成された複数個の電極６Ａの夫々に
導電性のワイヤ８を介して電気的に接続されている。ワ
イヤ８は、一端側が半導体チップ６の電極６Ａに接続さ
れ、他端側がリード１の第１のリード部分１Ａに接続さ
れている。ワイヤ８としては、例えば金（Ａｕ）ワイヤ
を用いている。ワイヤ８の接続方法としては、例えば、
熱圧着に超音波振動を併用したボールボンディング（ネ
イルヘッドボンディング）法を用いている。
【００２２】４本の吊りリード３は、図３に示すよう
に、樹脂封止体９の内部に位置し、半導体チップ６の外
周囲の外側に配置されている。４本の吊りリード３の夫
々は、ダイパッド２の４つの角部において夫々毎に一体
化され、樹脂封止体９の４つの角部の夫々に向かって延
在している。この４本の吊りリード３の夫々には、リー
ド１の第３のリード部分１Ｃよりもダイパッド３を樹脂
封止体９の上面９Ａ側に位置させるための曲げ加工が施
されている。
に、樹脂封止体９の内部に位置し、半導体チップ６の外
周囲の外側に配置されている。４本の吊りリード３の夫
々は、ダイパッド２の４つの角部において夫々毎に一体
化され、樹脂封止体９の４つの角部の夫々に向かって延
在している。この４本の吊りリード３の夫々には、リー
ド１の第３のリード部分１Ｃよりもダイパッド３を樹脂
封止体９の上面９Ａ側に位置させるための曲げ加工が施
されている。
【００２３】本実施形態の半導体装置１０において、樹
脂封止体９の底面９Ｂは、第１の面９Ｂ１及びこの第１
の面９Ｂ１よりも半導体チップ６側に位置する第２の面
９Ｂ２を有する構成になっている。また、リード１は、
半導体チップ６側から樹脂封止体９の側面に向かって延
在する第１のリード部分１Ａと、この第１のリード部分
１Ａから第２の面９Ｂ２を横切って延在する第２のリー
ド部分１Ｂと、この第２のリード部分１Ｂから樹脂封止
体９の平面方向に折れ曲がる第３のリード部分１Ｃとを
有するリード形状になっている。このような構成にする
ことにより、樹脂封止体９からその平面方向に張り出す
リード１の長さが短くなる。また、リード１の一部分
（第２のリード部分１Ｂの一部分及び第３のリード部分
１Ｃ）が樹脂封止体９から離間される。
脂封止体９の底面９Ｂは、第１の面９Ｂ１及びこの第１
の面９Ｂ１よりも半導体チップ６側に位置する第２の面
９Ｂ２を有する構成になっている。また、リード１は、
半導体チップ６側から樹脂封止体９の側面に向かって延
在する第１のリード部分１Ａと、この第１のリード部分
１Ａから第２の面９Ｂ２を横切って延在する第２のリー
ド部分１Ｂと、この第２のリード部分１Ｂから樹脂封止
体９の平面方向に折れ曲がる第３のリード部分１Ｃとを
有するリード形状になっている。このような構成にする
ことにより、樹脂封止体９からその平面方向に張り出す
リード１の長さが短くなる。また、リード１の一部分
（第２のリード部分１Ｂの一部分及び第３のリード部分
１Ｃ）が樹脂封止体９から離間される。
【００２４】本実施形態の半導体装置１０において、リ
ード１の第２のリード部分１Ｂは樹脂封止体９の側面か
ら露出している。このような構成にすることにより、樹
脂封止体９から露出するリード１の露出面積が増加す
る。
ード１の第２のリード部分１Ｂは樹脂封止体９の側面か
ら露出している。このような構成にすることにより、樹
脂封止体９から露出するリード１の露出面積が増加す
る。
【００２５】本実施形態の半導体装置１０において、リ
ード１の第２のリード部分１Ｂは、その上面が樹脂封止
体９の側面と面一となるように樹脂封止体９に埋め込ま
れている。このような構成にすることにより、樹脂封止
体９からその平面方向に張り出すリード１の長さが更に
短くなる。
ード１の第２のリード部分１Ｂは、その上面が樹脂封止
体９の側面と面一となるように樹脂封止体９に埋め込ま
れている。このような構成にすることにより、樹脂封止
体９からその平面方向に張り出すリード１の長さが更に
短くなる。
【００２６】次に、半導体装置１０の製造に用いられる
リードフレームの概略構成について、図５及び図６を用
いて説明する。図５はリードフレームの模式的平面図で
あり、図６は図５に示すリードフレームの模式的断面図
である。なお、実際のリードフレームは複数の半導体装
置を製造できるように多連構造になっているが、図面を
見易くするため、図５は一つの半導体装置が製造される
一個分の領域を示している。
リードフレームの概略構成について、図５及び図６を用
いて説明する。図５はリードフレームの模式的平面図で
あり、図６は図５に示すリードフレームの模式的断面図
である。なお、実際のリードフレームは複数の半導体装
置を製造できるように多連構造になっているが、図面を
見易くするため、図５は一つの半導体装置が製造される
一個分の領域を示している。
【００２７】図５に示すように、リードフレームＬＦ
は、枠体４で周囲を規定され、平面が方形状からなるリ
ード配置領域内において、複数本のリード１、ダイパッ
ド２及び４本の吊りリード３等を有する構成になってい
る。ダイパッド２は、リード配置領域の中央部に位置
し、平面が方形状で形成されている。４本の吊りリード
３は、一端側がダイパッド２の角部と一体化され、他端
側が枠体４と一体化されている。４本の吊りリード３の
夫々には、枠体４よりもダイパッド２を上方に位置させ
るための曲げ加工が施されている。
は、枠体４で周囲を規定され、平面が方形状からなるリ
ード配置領域内において、複数本のリード１、ダイパッ
ド２及び４本の吊りリード３等を有する構成になってい
る。ダイパッド２は、リード配置領域の中央部に位置
し、平面が方形状で形成されている。４本の吊りリード
３は、一端側がダイパッド２の角部と一体化され、他端
側が枠体４と一体化されている。４本の吊りリード３の
夫々には、枠体４よりもダイパッド２を上方に位置させ
るための曲げ加工が施されている。
【００２８】複数本のリード１は４つのリード群に分割
され、４つのリード群の夫々はダイパッド２を囲むよう
にして枠体４の各辺毎に配置されている。各リード群の
リード１は枠体４の各辺に沿って配列されている。ま
た、各リード群のリード１は、一端側がダイパッド２の
近傍に位置し、他端側が枠体４と一体化されている。ま
た、各リード群のリード１は、図６に示すように、枠体
４よりも上方に位置する第１のリード部分１Ａと、この
第１のリード部分１Ａから下方に折れ曲がる第２のリー
ド部分１Ｂと、第２のリード部分に連なり、枠体４と同
一平面に位置する第３のリード部分１Ｃとを有する構成
になっている。
され、４つのリード群の夫々はダイパッド２を囲むよう
にして枠体４の各辺毎に配置されている。各リード群の
リード１は枠体４の各辺に沿って配列されている。ま
た、各リード群のリード１は、一端側がダイパッド２の
近傍に位置し、他端側が枠体４と一体化されている。ま
た、各リード群のリード１は、図６に示すように、枠体
４よりも上方に位置する第１のリード部分１Ａと、この
第１のリード部分１Ａから下方に折れ曲がる第２のリー
ド部分１Ｂと、第２のリード部分に連なり、枠体４と同
一平面に位置する第３のリード部分１Ｃとを有する構成
になっている。
【００２９】リードフレームＬＦは、例えば、鉄（Ｆ
ｅ）−ニッケル（Ｎｉ）系の合金材（例えば、Ｎｉ含有
率４２又は５０［％］）からなる平板材にエッチング加
工又はプレス加工を施して所定のリードパターンを形成
した後、ダイパッド２を枠体４よりも上方に位置させる
ための曲げ加工を４本の支持リード３の夫々に施すと共
に、ガルウィング型リード形状となるように曲げ加工を
複数本のリード１の夫々に施すことによって形成され
る。
ｅ）−ニッケル（Ｎｉ）系の合金材（例えば、Ｎｉ含有
率４２又は５０［％］）からなる平板材にエッチング加
工又はプレス加工を施して所定のリードパターンを形成
した後、ダイパッド２を枠体４よりも上方に位置させる
ための曲げ加工を４本の支持リード３の夫々に施すと共
に、ガルウィング型リード形状となるように曲げ加工を
複数本のリード１の夫々に施すことによって形成され
る。
【００３０】次に、半導体装置１０の製造について、図
７及び図８を用いて説明する。図７は半導体装置１０の
製造を説明するためのフローチャートであり、図８は樹
脂封止工程を説明するための模式的断面図である。
７及び図８を用いて説明する。図７は半導体装置１０の
製造を説明するためのフローチャートであり、図８は樹
脂封止工程を説明するための模式的断面図である。
【００３１】まず、図５に示すリードフレームＬＦを準
備し〈Ａ〉、その後、リードフレームＬＦの枠体４に吊
りリード３を介して支持されたダイパッド２のチップ搭
載面上に接着層７を介して半導体チップ６を搭載し
〈Ｂ〉、その後、半導体チップ６の回路形成面に形成さ
れた電極６ＡとリードフレームＬＦの枠体に支持された
リード１の第１のリード部分１Ａとをワイヤ８で電気的
に接続する〈Ｃ〉。
備し〈Ａ〉、その後、リードフレームＬＦの枠体４に吊
りリード３を介して支持されたダイパッド２のチップ搭
載面上に接着層７を介して半導体チップ６を搭載し
〈Ｂ〉、その後、半導体チップ６の回路形成面に形成さ
れた電極６ＡとリードフレームＬＦの枠体に支持された
リード１の第１のリード部分１Ａとをワイヤ８で電気的
に接続する〈Ｃ〉。
【００３２】次に、図８に示すように、トランスファ・
モールディング装置の成形金型１２の上型１２Ａと下型
１２Ｂとの間にリードフレームＬＦを位置決めする。こ
の時、上型１２Ａと下型１２Ｂによって形成されるキャ
ビティ１３の内部には、ダイパッド２、吊りリード３、
半導体チップ６、ワイヤ８及びリード１等が配置され
る。リード１においては、リード１の第１のリード部分
１Ａ及び第２のリード部分１Ｂの一部分がキャビティ１
３の内部に配置され、第２のリード部分１Ｂの他の部分
及び第３のリード部分１Ｃが上型１２Ａと下型１２Ｂと
の間に挾み込まれる。
モールディング装置の成形金型１２の上型１２Ａと下型
１２Ｂとの間にリードフレームＬＦを位置決めする。こ
の時、上型１２Ａと下型１２Ｂによって形成されるキャ
ビティ１３の内部には、ダイパッド２、吊りリード３、
半導体チップ６、ワイヤ８及びリード１等が配置され
る。リード１においては、リード１の第１のリード部分
１Ａ及び第２のリード部分１Ｂの一部分がキャビティ１
３の内部に配置され、第２のリード部分１Ｂの他の部分
及び第３のリード部分１Ｃが上型１２Ａと下型１２Ｂと
の間に挾み込まれる。
【００３３】成形金型１２の下型１２Ｂは、キャビティ
１３の内部において、第１の面１２Ｂ１及びこの第１の
面１２Ｂ１よりも半導体チップ６側に位置する第２の面
１２Ｂ２を有する構成になっている。第１の面１２Ｂ１
はキャビティ１３の中央部に形成され、第２の面１２Ｂ
２は第１の面１２Ｂ１を囲むようにしてキャビティ１３
の周辺部に形成されている。第２の面１２Ｂ２は、下型
１２Ｂに設けられた突出部１２ＢＸの先端面で構成され
ている。即ち、樹脂封止体９の底面９Ｂの第２の面９Ｂ
２は、成形型１２の下型１２Ｂに設けられた突出部１２
ＢＸの突出量によって樹脂封止体９の厚さ方向における
位置が制御される。また、リード１の第２のリード部分
１Ｂが上型１２Ａと下型１２Ｂによって挾み込まれる量
は、成形型１２の下型１２Ｂに設けられた突出部１２Ｂ
Ｘの突出量によって制御される。なお、リード１の第２
のリード部分１Ｂの他の部分及び第３のリード部分１Ｃ
は、第２のリード部分１Ｂの上面を上型１２Ａに接触さ
せた状態で挾み込まれている。
１３の内部において、第１の面１２Ｂ１及びこの第１の
面１２Ｂ１よりも半導体チップ６側に位置する第２の面
１２Ｂ２を有する構成になっている。第１の面１２Ｂ１
はキャビティ１３の中央部に形成され、第２の面１２Ｂ
２は第１の面１２Ｂ１を囲むようにしてキャビティ１３
の周辺部に形成されている。第２の面１２Ｂ２は、下型
１２Ｂに設けられた突出部１２ＢＸの先端面で構成され
ている。即ち、樹脂封止体９の底面９Ｂの第２の面９Ｂ
２は、成形型１２の下型１２Ｂに設けられた突出部１２
ＢＸの突出量によって樹脂封止体９の厚さ方向における
位置が制御される。また、リード１の第２のリード部分
１Ｂが上型１２Ａと下型１２Ｂによって挾み込まれる量
は、成形型１２の下型１２Ｂに設けられた突出部１２Ｂ
Ｘの突出量によって制御される。なお、リード１の第２
のリード部分１Ｂの他の部分及び第３のリード部分１Ｃ
は、第２のリード部分１Ｂの上面を上型１２Ａに接触さ
せた状態で挾み込まれている。
【００３４】次に、成形金型１２のポットからランナー
及び流入ゲートを通してキャビティ１３の内部に流動性
の絶縁樹脂を加圧注入して樹脂封止体９を形成する
〈Ｄ〉。ダイパッド２、吊りリード３、半導体チップ
６、ワイヤ８、リード１の第１のリード部分１Ａ及び第
２のリード部分１Ｂの一部分等は樹脂封止体９によって
封止され、リード１の第２のリード部分１Ｂの他の部分
及び第３のリード部分１Ｃ等は樹脂封止体９から露出さ
れる。
及び流入ゲートを通してキャビティ１３の内部に流動性
の絶縁樹脂を加圧注入して樹脂封止体９を形成する
〈Ｄ〉。ダイパッド２、吊りリード３、半導体チップ
６、ワイヤ８、リード１の第１のリード部分１Ａ及び第
２のリード部分１Ｂの一部分等は樹脂封止体９によって
封止され、リード１の第２のリード部分１Ｂの他の部分
及び第３のリード部分１Ｃ等は樹脂封止体９から露出さ
れる。
【００３５】次に、樹脂封止体９の外部においてリード
１間に残存する不要樹脂の除去（バリ取り）を行い、そ
の後、実装時の半田濡れ性の確保や耐腐食性の向上を図
るため、樹脂封止体９から露出するリード１にメッキ処
理を施し〈Ｅ〉、その後、リードフレームＬＦの枠体４
からリード１を切断し〈Ｆ〉、その後、リードフレーム
ＬＦの枠体４から吊りリード３を切断する〈Ｇ〉。これ
により、図１乃至図４に示す半導体装置１０がほぼ完成
する。
１間に残存する不要樹脂の除去（バリ取り）を行い、そ
の後、実装時の半田濡れ性の確保や耐腐食性の向上を図
るため、樹脂封止体９から露出するリード１にメッキ処
理を施し〈Ｅ〉、その後、リードフレームＬＦの枠体４
からリード１を切断し〈Ｆ〉、その後、リードフレーム
ＬＦの枠体４から吊りリード３を切断する〈Ｇ〉。これ
により、図１乃至図４に示す半導体装置１０がほぼ完成
する。
【００３６】このように構成された半導体装置１０は、
図９（実装基板に実装した状態の模式的断面図）に示す
ように、実装基板１５上に実装される。リード１の第３
のリード部分１Ｃは実装基板１５の接続用端子（配線の
一部分）１５Ａに半田材（例えばＰｂ−Ｓｎ組成の半田
材）１６によって固着され、電気的にかつ機械的に接続
される。半導体装置１０の実装は、これに限定されない
が、例えば、実装基板１０の接続用端子１５Ａ上にスク
リーン印刷法で半田ペースト層を形成し、その後、接続
用端子１５Ａ上に半田ペース層を介してリード１の第３
のリード部分１Ｃが配置されるように実装基板１５上に
半導体装置１０を装着し、その後、実装基板１５を赤外
線リフロー炉に搬送し、その後、半田ペースト層を溶融
し、その後、硬化させることによって行なわれる。
図９（実装基板に実装した状態の模式的断面図）に示す
ように、実装基板１５上に実装される。リード１の第３
のリード部分１Ｃは実装基板１５の接続用端子（配線の
一部分）１５Ａに半田材（例えばＰｂ−Ｓｎ組成の半田
材）１６によって固着され、電気的にかつ機械的に接続
される。半導体装置１０の実装は、これに限定されない
が、例えば、実装基板１０の接続用端子１５Ａ上にスク
リーン印刷法で半田ペースト層を形成し、その後、接続
用端子１５Ａ上に半田ペース層を介してリード１の第３
のリード部分１Ｃが配置されるように実装基板１５上に
半導体装置１０を装着し、その後、実装基板１５を赤外
線リフロー炉に搬送し、その後、半田ペースト層を溶融
し、その後、硬化させることによって行なわれる。
【００３７】この半導体装置１０の実装において、リー
ド１の一部分（第２のリード部分１Ｂの一部分及び第３
のリード部分１Ｃ）が樹脂封止体９から離間されている
ので、接続用端子１５Ａと第３のリード部分１Ｃとを固
着する半田材１６に良好なフィレットが形成される。
ド１の一部分（第２のリード部分１Ｂの一部分及び第３
のリード部分１Ｃ）が樹脂封止体９から離間されている
ので、接続用端子１５Ａと第３のリード部分１Ｃとを固
着する半田材１６に良好なフィレットが形成される。
【００３８】また、実装基板１５に半導体装置１０を半
田付け実装する時の熱膨張に起因して生じる応力をリー
ド１の弾性変形によって緩和することができる。熱膨張
による応力は、実装時に実装基板１５の接続用端子１５
Ａからリードが剥がれるといった実装不良の要因となる
ため、熱膨張による応力をリードの弾性変形によって緩
和することは重要である。
田付け実装する時の熱膨張に起因して生じる応力をリー
ド１の弾性変形によって緩和することができる。熱膨張
による応力は、実装時に実装基板１５の接続用端子１５
Ａからリードが剥がれるといった実装不良の要因となる
ため、熱膨張による応力をリードの弾性変形によって緩
和することは重要である。
【００３９】また、実装後の実装基板１５の反りに起因
して生じる応力をリード１の弾性変形によって緩和する
ことができる。実装基板１５の反りによる応力は、実装
後に実装基板１５の接続用端子１５Ａからリードが剥が
れるといった不具合の要因となるため、実装基板１５の
反りによる応力をリードの弾性力によって緩和すること
は重要である。特に、携帯電話、携帯型情報処理端末機
器、携帯型パーソナル・コンピュータ等の小型電子機器
に組み込まれる実装基板においては厚さが薄く反り易
い。
して生じる応力をリード１の弾性変形によって緩和する
ことができる。実装基板１５の反りによる応力は、実装
後に実装基板１５の接続用端子１５Ａからリードが剥が
れるといった不具合の要因となるため、実装基板１５の
反りによる応力をリードの弾性力によって緩和すること
は重要である。特に、携帯電話、携帯型情報処理端末機
器、携帯型パーソナル・コンピュータ等の小型電子機器
に組み込まれる実装基板においては厚さが薄く反り易
い。
【００４０】なお、リード１の弾性変形量は、樹脂封止
体９の底面９Ｂの第２の面９Ｂ２が樹脂封止体９の内側
に入り込む量に比例して大きくなる。従って、樹脂封止
体９の厚さ方向における第２の面９Ｂ２の位置は半導体
装置１０の平面サイズの大きさや実装基板１５の厚さに
応じて設定することが望ましい。
体９の底面９Ｂの第２の面９Ｂ２が樹脂封止体９の内側
に入り込む量に比例して大きくなる。従って、樹脂封止
体９の厚さ方向における第２の面９Ｂ２の位置は半導体
装置１０の平面サイズの大きさや実装基板１５の厚さに
応じて設定することが望ましい。
【００４１】ところで、第２の面９Ｂ２を廃止し、樹脂
封止体９の底面９Ｂからリード１の第２のリード部分１
Ｂを突出させることによってリード１に弾性力を持たせ
ることができるが、熱膨張による応力や実装基板１５の
反りによる応力を十分に緩和させるためには第２のリー
ド部分１Ｂの突出量を大きくしなければならず、半導体
装置１０の厚さ（樹脂封止体９の上面９Ａから第３のリ
ード部分１Ｃの実装面までの距離）が増加するので、樹
脂封止体９の底面９Ｂから第２のリード部分１Ｂを突出
させることは望ましくない。
封止体９の底面９Ｂからリード１の第２のリード部分１
Ｂを突出させることによってリード１に弾性力を持たせ
ることができるが、熱膨張による応力や実装基板１５の
反りによる応力を十分に緩和させるためには第２のリー
ド部分１Ｂの突出量を大きくしなければならず、半導体
装置１０の厚さ（樹脂封止体９の上面９Ａから第３のリ
ード部分１Ｃの実装面までの距離）が増加するので、樹
脂封止体９の底面９Ｂから第２のリード部分１Ｂを突出
させることは望ましくない。
【００４２】以上説明したように、本実施形態によれ
ば、以下の効果が得られる。 （１）半導体装置１０において、樹脂封止体９の底面９
Ｂは、第１の面９Ａ１及びこの第１の面９Ａ１よりも半
導体チップ６側に位置する第２の面９Ｂ２を有する構成
になっている。また、リード１は、半導体チップ６側か
ら樹脂封止体９の側面に向かって延在する第１のリード
部分１Ａと、この第１のリード部分１Ａから第２の面９
Ｂ２を横切って延在する第２のリード部分１Ｂと、この
第２のリード部分１Ｂから樹脂封止体９の平面方向に折
れ曲がる第３のリード部分１Ｃとを有するリード形状に
なっている。
ば、以下の効果が得られる。 （１）半導体装置１０において、樹脂封止体９の底面９
Ｂは、第１の面９Ａ１及びこの第１の面９Ａ１よりも半
導体チップ６側に位置する第２の面９Ｂ２を有する構成
になっている。また、リード１は、半導体チップ６側か
ら樹脂封止体９の側面に向かって延在する第１のリード
部分１Ａと、この第１のリード部分１Ａから第２の面９
Ｂ２を横切って延在する第２のリード部分１Ｂと、この
第２のリード部分１Ｂから樹脂封止体９の平面方向に折
れ曲がる第３のリード部分１Ｃとを有するリード形状に
なっている。
【００４３】このような構成により、樹脂封止体９の平
面方向に張り出すリード１の長さが短くなるので、半導
体装置１０の平面サイズを縮小することができる。ま
た、リード１の一部分が樹脂部止体９から離間されるの
で、リード１の弾性変形によって、実装基板１５に半導
体装置１０を半田付け実装する時の熱膨張に起因して生
じる応力や実装後の実装基板１５の反りに起因して生じ
る応力を緩和することができる。この結果、半導体装置
１０の小型化を図ることができると共に、実装に対する
信頼度の向上を図ることができる。
面方向に張り出すリード１の長さが短くなるので、半導
体装置１０の平面サイズを縮小することができる。ま
た、リード１の一部分が樹脂部止体９から離間されるの
で、リード１の弾性変形によって、実装基板１５に半導
体装置１０を半田付け実装する時の熱膨張に起因して生
じる応力や実装後の実装基板１５の反りに起因して生じ
る応力を緩和することができる。この結果、半導体装置
１０の小型化を図ることができると共に、実装に対する
信頼度の向上を図ることができる。
【００４４】また、実装基板１５に半導体装置１０を実
装する際、実装基板１５の接続用端子１５Ａとリード１
の第３のリード部分１Ｃとを固着する半田材１６に良好
なフィレットが形成されるので、実装基板１５の接続用
端子１５Ａと半導体装置１０のリード１との接続強度の
向上を図ることができる。
装する際、実装基板１５の接続用端子１５Ａとリード１
の第３のリード部分１Ｃとを固着する半田材１６に良好
なフィレットが形成されるので、実装基板１５の接続用
端子１５Ａと半導体装置１０のリード１との接続強度の
向上を図ることができる。
【００４５】また、リード１の弾性変形量は、樹脂封止
体９の底面９Ｂの第２の面９Ｂ２が樹脂封止体９の内側
に入り込む量に比例して大きくなるので、半導体装置１
０の厚さを増加することなく、実装基板１５に半導体装
置１０を半田付け実装する時の熱膨張に起因して生じる
応力や実装後の実装基板１５の反りに起因して生じる応
力を緩和する応力緩和作用をリード１に持たせることが
できる。
体９の底面９Ｂの第２の面９Ｂ２が樹脂封止体９の内側
に入り込む量に比例して大きくなるので、半導体装置１
０の厚さを増加することなく、実装基板１５に半導体装
置１０を半田付け実装する時の熱膨張に起因して生じる
応力や実装後の実装基板１５の反りに起因して生じる応
力を緩和する応力緩和作用をリード１に持たせることが
できる。
【００４６】（２）半導体装置１０において、リード１
の第２のリード部分１Ｂは樹脂封止体９の側面から露出
している。このような構成にすることにより、樹脂封止
体９から露出するリード１の露出面積が増加するので、
半導体チップ６からワイヤ８を介してリード１に伝達さ
れた半導体チップ６の動作熱を樹脂封止体９の外部に放
出し易くなる。この結果、半導体装置１０の放熱性の向
上を図ることができる。
の第２のリード部分１Ｂは樹脂封止体９の側面から露出
している。このような構成にすることにより、樹脂封止
体９から露出するリード１の露出面積が増加するので、
半導体チップ６からワイヤ８を介してリード１に伝達さ
れた半導体チップ６の動作熱を樹脂封止体９の外部に放
出し易くなる。この結果、半導体装置１０の放熱性の向
上を図ることができる。
【００４７】（３）半導体装置１０において、リード１
の第２のリード部分１Ｂは、その上面が樹脂封止体９の
側面と面一となるように樹脂封止体９に埋め込まれてい
る。このような構成にすることにより、樹脂封止体９か
らその平面方向に張り出すリード１の長さが更に短くな
るので、半導体装置１０の小型化を更に図ることができ
る。
の第２のリード部分１Ｂは、その上面が樹脂封止体９の
側面と面一となるように樹脂封止体９に埋め込まれてい
る。このような構成にすることにより、樹脂封止体９か
らその平面方向に張り出すリード１の長さが更に短くな
るので、半導体装置１０の小型化を更に図ることができ
る。
【００４８】（４）半導体装置１０の製造において、枠
体４よりも上方に位置する第１のリード部分１Ａと、こ
の第１のリード部分１Ａから下方に折れ曲がる第２のリ
ード部分１Ｂと、この第２のリード部分１Ｂに連なり、
枠体４と同一平面に位置する第３のリード部分１Ｃとを
有するリード形状からなる複数のリード１を有するリー
ドフレームＬＦを準備する工程と、半導体チップ６の一
主面に形成された電極６Ａと第１のリード部分１Ａとを
電気的に接続する工程と、成形金型１２の上型１２Ａ及
び下型１２Ｂで形成されるキャビティ１３の内部に半導
体チップ６、第１のリード部分１Ａ及び第２のリード部
分１Ｂの一部分を配置し、かつ上型１２Ａと下型１２Ｂ
とで第２のリード部分１Ｂの他の部分及び第３のリード
部分１Ｃを挾み込んだ状態で、キャビティ１３の内部に
樹脂を加圧注入して樹脂封止体９を形成する工程とを備
える。
体４よりも上方に位置する第１のリード部分１Ａと、こ
の第１のリード部分１Ａから下方に折れ曲がる第２のリ
ード部分１Ｂと、この第２のリード部分１Ｂに連なり、
枠体４と同一平面に位置する第３のリード部分１Ｃとを
有するリード形状からなる複数のリード１を有するリー
ドフレームＬＦを準備する工程と、半導体チップ６の一
主面に形成された電極６Ａと第１のリード部分１Ａとを
電気的に接続する工程と、成形金型１２の上型１２Ａ及
び下型１２Ｂで形成されるキャビティ１３の内部に半導
体チップ６、第１のリード部分１Ａ及び第２のリード部
分１Ｂの一部分を配置し、かつ上型１２Ａと下型１２Ｂ
とで第２のリード部分１Ｂの他の部分及び第３のリード
部分１Ｃを挾み込んだ状態で、キャビティ１３の内部に
樹脂を加圧注入して樹脂封止体９を形成する工程とを備
える。
【００４９】これにより、底面９Ｂが第１の面９Ａ１及
びこの第１の面９Ａ１よりも半導体チップ６側に位置す
る第２の面９Ｂ２を有する構成の樹脂封止体９を形成す
ることができると共に、半導体チップ６側から樹脂封止
体９の側面に向かって延在する第１のリード部分１Ａ
と、この第１のリード部分１Ａから第２の面９Ｂ２を横
切って延在する第２のリード部分１Ｂと、この第２のリ
ード部分１Ｂから樹脂封止体９の平面方向に折れ曲がる
第３のリード部分１Ｃとを有するリード形状のリード１
を形成することができるので、小型化及び実装に対する
信頼性が高い半導体装置１０を提供することができる。
びこの第１の面９Ａ１よりも半導体チップ６側に位置す
る第２の面９Ｂ２を有する構成の樹脂封止体９を形成す
ることができると共に、半導体チップ６側から樹脂封止
体９の側面に向かって延在する第１のリード部分１Ａ
と、この第１のリード部分１Ａから第２の面９Ｂ２を横
切って延在する第２のリード部分１Ｂと、この第２のリ
ード部分１Ｂから樹脂封止体９の平面方向に折れ曲がる
第３のリード部分１Ｃとを有するリード形状のリード１
を形成することができるので、小型化及び実装に対する
信頼性が高い半導体装置１０を提供することができる。
【００５０】なお、本実施形態では、樹脂封止体９の側
面からリード１の第２のリード部分１Ｂを露出させた例
について説明したが、第２のリード部分１Ｂの一部分を
樹脂封止体９の内部に完全に埋め込んでもよい。但し、
この場合、前述の実施形態に比べて放熱性が低下する。
面からリード１の第２のリード部分１Ｂを露出させた例
について説明したが、第２のリード部分１Ｂの一部分を
樹脂封止体９の内部に完全に埋め込んでもよい。但し、
この場合、前述の実施形態に比べて放熱性が低下する。
【００５１】また、本実施形態では、Ｆｅ−Ｎｉ系の合
金材からなるリードフレームを用いた例について説明し
たが、Ｆｅ−Ｎｉ系の合金材よりも導電性に優れた銅
（Ｃｕ）系の合金材からなるリードフレームを用いても
よい。この場合、Ｃｕ系の合金材はＦｅ−Ｎｉ系の合金
材よりも柔らかいので、前述の実施形態で説明した場合
よりもリード１の弾性変形による応力緩和を容易に行う
ことができる。
金材からなるリードフレームを用いた例について説明し
たが、Ｆｅ−Ｎｉ系の合金材よりも導電性に優れた銅
（Ｃｕ）系の合金材からなるリードフレームを用いても
よい。この場合、Ｃｕ系の合金材はＦｅ−Ｎｉ系の合金
材よりも柔らかいので、前述の実施形態で説明した場合
よりもリード１の弾性変形による応力緩和を容易に行う
ことができる。
【００５２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、セラミックからなる封止体で
半導体チップを封止する半導体装置に適用することがで
きる。また、本発明は、封止体の互いに対向する二つの
辺側にリードを配列する二方向リード配列構造の半導体
装置に適用することができる。また、本明明は、リード
フレームのダイパッドを省略し、半導体チップの回路形
成面上にリードの一部分を配置したＬＯＣ（Ｌead Ｏn
Ｃhip)構造の半導体装置に適用することができる。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、セラミックからなる封止体で
半導体チップを封止する半導体装置に適用することがで
きる。また、本発明は、封止体の互いに対向する二つの
辺側にリードを配列する二方向リード配列構造の半導体
装置に適用することができる。また、本明明は、リード
フレームのダイパッドを省略し、半導体チップの回路形
成面上にリードの一部分を配置したＬＯＣ（Ｌead Ｏn
Ｃhip)構造の半導体装置に適用することができる。
【００５３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、半導体装置の小型
化を図ることができると共に、実装に対する信頼度の向
上を図ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、半導体装置の小型
化を図ることができると共に、実装に対する信頼度の向
上を図ることができる。
【図１】本発明の一実施形態である半導体装置の模式的
平面図である。
平面図である。
【図２】図１に示す半導体装置の模式的底面図である。
【図３】図１に示す半導体装置の樹脂封止体の上部を除
去した状態の模式的平面図である。
去した状態の模式的平面図である。
【図４】図１に示す半導体装置の模式的断面図である。
【図５】図１に示す半導体装置の製造に用いられるリー
ドフレームの模式的平面図である。
ドフレームの模式的平面図である。
【図６】図５に示すリードフレームの模式的断面図であ
る。
る。
【図７】図１に示す半導体装置の製造を説明するための
フローチャートである。
フローチャートである。
【図８】図１に示す半導体装置の製造において、樹脂封
止工程を説明するための模式的断面図である。
止工程を説明するための模式的断面図である。
【図９】図１に示す半導体装置を実装基板に実装した状
態の模式的断面図である。
態の模式的断面図である。
１…リード、１Ａ…第１のリード部分、１Ｂ…第２のリ
ード部分、１Ｃ…第３のリード部分、２…ダイパッド
（タブ）、３…吊りリード、４…枠体、ＬＦ…リードフ
レーム、６…半導体チップ、７…接着層、８…ワイヤ、
９…樹脂封止体、９Ａ…上面、９Ｂ…底面、９Ｂ１…第
１の面、９Ｂ２…第２の面、１０…半導体装置、１２…
成形金型、１２Ａ…上型、１２Ｂ…下型、１３…キャビ
ティ、１５…実装基板、１５Ａ…電極パッド、１６…半
田材。
ード部分、１Ｃ…第３のリード部分、２…ダイパッド
（タブ）、３…吊りリード、４…枠体、ＬＦ…リードフ
レーム、６…半導体チップ、７…接着層、８…ワイヤ、
９…樹脂封止体、９Ａ…上面、９Ｂ…底面、９Ｂ１…第
１の面、９Ｂ２…第２の面、１０…半導体装置、１２…
成形金型、１２Ａ…上型、１２Ｂ…下型、１３…キャビ
ティ、１５…実装基板、１５Ａ…電極パッド、１６…半
田材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星 彰郎 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA10 FA01 5F061 AA01 BA01 CA21 DA01 DA06 DD12 5F067 AA01 AB03 BC13 BC20 DE01 DF01 EA02
Claims (4)
- 【請求項１】 平面が方形状の樹脂封止体と、前記樹脂
封止体の内部に位置し、一主面に複数の電極が形成され
た半導体チップと、前記樹脂封止体の内外に亘って延在
し、前記半導体チップの各電極に夫々電気的に接続され
る複数のリードとを有する半導体装置であって、 前記樹脂封止体の底面は、第１の面及びこの第１の面よ
りも前記半導体チップ側に位置する第２の面を有し、 前記リードは、前記半導体チップ側から前記樹脂封止体
の側面に向かって延在する第１のリード部分と、前記第
１のリード部分から前記第２の面を横切って延在する第
２のリード部分と、前記第２のリード部分から前記封止
体の平面方向に折れ曲がる第３のリード部分とを有する
リード形状になっていることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記第２のリード部分は、前記樹脂封止体の側面から露
出していることを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の半導体装置において、 前記第２のリード部分は、その上面が前記樹脂封止体の
側面と面一となるように前記樹脂封止体に埋め込まれて
いることを特徴とする半導体装置。 - 【請求項４】 枠体よりも上方に位置する第１のリード
部分と、前記第１のリード部分から下方に折れ曲がる第
２のリード部分と、前記第２のリード部分に連なり、前
記枠体と同一平面に位置する第３のリード部分とを有す
るリード形状からなる複数のリードを有するリードフレ
ームを準備する工程と、 半導体チップの一主面に形成された電極と前記第１のリ
ード部分とを電気的に接続する工程と、 成形金型の上型及び下型で形成されるキャビティの内部
に前記半導体チップ、前記第１のリード部分及び前記第
２のリード部分の一部分を配置し、かつ前記上型と下型
とで前記第２のリード部分の他の部分及び前記第３のリ
ード部分を挾み込んだ状態で、前記キャビティの内部に
樹脂を加圧注入して樹脂封止体を形成する工程とを備え
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14463599A JP2000332163A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14463599A JP2000332163A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332163A true JP2000332163A (ja) | 2000-11-30 |
Family
ID=15366653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14463599A Pending JP2000332163A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019161086A (ja) * | 2018-03-15 | 2019-09-19 | エイブリック株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-05-25 JP JP14463599A patent/JP2000332163A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019161086A (ja) * | 2018-03-15 | 2019-09-19 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP7010737B2 (ja) | 2018-03-15 | 2022-01-26 | エイブリック株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6879037B2 (en) | Semiconductor device and a method of manufacturing the same | |
| KR100674548B1 (ko) | 반도체 장치 | |
| JPH07263587A (ja) | 半導体パッケージ | |
| JP2000188366A (ja) | 半導体装置 | |
| JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| WO2004030075A1 (ja) | 半導体装置の製造方法 | |
| JPH07161910A (ja) | 樹脂封止型半導体装置 | |
| JP2000332163A (ja) | 半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2005142452A (ja) | 半導体装置及びその製造方法 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| JP2001007271A (ja) | 半導体装置及びその製造方法 | |
| JP4040549B2 (ja) | 半導体装置 | |
| JP2004087673A (ja) | 樹脂封止型半導体装置 | |
| JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 |