JP2677632B2 - 超薄型表面実装樹脂封止半導体装置 - Google Patents

超薄型表面実装樹脂封止半導体装置

Info

Publication number
JP2677632B2
JP2677632B2 JP63247191A JP24719188A JP2677632B2 JP 2677632 B2 JP2677632 B2 JP 2677632B2 JP 63247191 A JP63247191 A JP 63247191A JP 24719188 A JP24719188 A JP 24719188A JP 2677632 B2 JP2677632 B2 JP 2677632B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
lead frame
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63247191A
Other languages
English (en)
Other versions
JPH0294653A (ja
Inventor
博道 沢谷
俊雄 石上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63247191A priority Critical patent/JP2677632B2/ja
Priority to MYPI89001249A priority patent/MY105031A/en
Priority to EP19890117316 priority patent/EP0361283B1/en
Priority to DE68914927T priority patent/DE68914927T2/de
Priority to KR1019890014041A priority patent/KR920008250B1/ko
Publication of JPH0294653A publication Critical patent/JPH0294653A/ja
Priority to US07/944,366 priority patent/US5314842A/en
Priority to HK106694A priority patent/HK106694A/xx
Application granted granted Critical
Publication of JP2677632B2 publication Critical patent/JP2677632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、表面実装型半導体装置に係わり、特にリー
ドフレームにマウントした半導体素子などを樹脂封止す
る型に好適する。
（従来の技術） 個別半導体素子あるいは集積回路素子の中、いわゆる
表面実装型半導体装置は、一般に実用化されて市販され
ており、その構造は、いわゆるリードフレームを利用し
た樹脂封止型が一般的である。
このような樹脂封止型半導体装置は、公知のトランス
ファーモールド法により樹脂封止工程が行われる。
樹脂封止型半導体装置に利用されるリードフレームに
は、STP用、DIP用もしくは両者の混合型用が知られてお
り、夫々の用途に応じて取捨選択され、集積度の大きい
多ピン素子には、通常DIP用または混合型用のリードフ
レームが利用されている。
この両方の型では、周りを構成する金属製枠体を多数
個連続して形成し、その個数により長尺リードフレーム
が短尺リードフレームに区別している。しかも、この枠
体からは、先端を遊端とし、中心に向かって延長したリ
ボン状のリードを設置する。更に、この枠体の中心に
は、半導体素子をマウントする金属製ベッド部を配置
し、その両端をリボン状リードの一部により枠体と後続
固定する。
リボン状のリード面は、一定として、後述する熱圧着
法または、超音波熱圧着法で固着する金属細線長のバラ
ツキを押えて歩留りを上げているが、リードフレームの
中には、ベッド部を各リード面よりずらしたいわゆるデ
プレッション（Depresion）型構造も利用されている。
このリードフレームを第４図a,bを利用して説明する
と、リードフレームに形成するリードの一部分は、封止
樹脂から露出した形状となりいわゆる外部リードとして
機能する。
ところで、第４図ｂに示すように、このリードフレー
ム50のベッド部51にマウントされる半導体素子52では、
パッド（Pad）53と外部リード54間を熱圧着法または、
超音波熱圧着法により固着する金属細線55により電気的
に接続後、エージング工程を含む樹脂封止工程により一
体として、外部雰囲気などにより半導体素子が汚染され
るのを防御している。
樹脂封止工程は、専用装置により施され、マルチポッ
ト（Multi Pot）方式及びタブレット（Tablet）状樹脂
が利用されている。各ポットで溶融された樹脂層は、カ
ルを経て被処理半導体素子を配置した金型に運び、ここ
に形成したキャビティのゲートを通って所定の樹脂封止
が行われた後、エージング工程を経て完全に固定する。
この一連の工程を終えた被処理半導体素子52…は、金
型の下型に設置したエジェクタピンの突上げにより金型
から遊離状態となる。従って、封止樹脂層56の一定の位
置即ちほぼ中心には、第４図ａの樹脂封止型半導体装置
の斜視図に示されるような凹部57が形成される。
このように、封止樹脂層56には、ベッド部51にマウン
トされた半導体素子52と、この半導体素子に形成したパ
ッド53と外部リード54間を電気的に接続する金属細線55
などを埋込んでおり、上記のようにエジェクタピンによ
り形成する凹部57は、半導体素子52と向合った形状とな
り、半導体素子52の寸法が凹部57より大きいことが多
い。なお半導体素子52にはパッシペイション層として耐
熱性ポリイミド層を被覆する。このような構造の樹脂封
止型半導体装置を表面実装するには、図示していない
が、樹脂封止型半導体装置の凹部57に設置した接着剤層
によりプリント基板などの実装基板に仮固定してから、
外部リードを実装基板にハンダ付けする方式が採られて
いる。
（発明が解決しようとする課題） 表面実装型半導体装置では、樹脂封止後の樹脂層の厚
さを最低1.0mm程度に維持するのが一般的である。一
方、半導体素子を適用する機器では、よりコンパクト
（Compact）を高密度実装が進められており、これに伴
って封止樹脂層により形成された半導体素子パッケージ
（Package）でも外部リードピッチの精度向上、薄型指
向に更に拍車が掛かりベアーチップ（Bare Chip）に限
りなく近いものが要求されている。
このような背景にあって、樹脂封止型半導体装置の封
止樹脂層に形成される凹部の深さについては、信頼性を
含めて確固たる規定がない。その上、超薄型半導体素子
パッケージの封止樹脂層では、半田などによるアセンブ
リ（Assembly）時に発生する熱ストレスによりクラック
が誘発され、致命的な不良が起こる。この内容は、
（１）実装後、使用する悪環境からクラックを介して封
止樹脂層が吸湿し、この水分により半導体基板もしくは
形成した部品が腐触される現象 （２）実装時に半田付工程の熱負荷により、凹部付近に
クラック部が膨潤し、時には、仮固定の状態を阻害し、
極端な場合にはベッド部から外れる状態となる。
この発明は、このような事情から成されたもので、特
に熱負荷による封止樹脂層のクラックの発生を防止する
ことを目的とするものである。
〔発明の構成〕
（課題を解決するための手段） 金属製リードフレームと，前記金属製リードフレーム
に一体に配置されたベッド部と，前記ベッド部に接着さ
れた半導体素子と，前記半導体素子に形成された電極と
前記金属製リードフレームに形成するリード間を結ぶ金
属細線と，前記半導体素子と金属細線の周囲を封止し、
かつ前記金属製リードフレームを境として前記半導体素
子と反対側表面から内部にかけて位置する60μｍ以下
の、実装基板への仮止め接着材用凹部を有する封止樹脂
層とに本発明に係る超薄型表面実装樹脂封止半導体装置
の特徴がある。
（作 用） 半導体素子の樹脂封止工程では、上記のように被処理
半導体素子夫々を突上げて凹部を形成するエジェクタピ
ンは、金型の下型底部より多少突出して設置されてお
り、その寸法は、装置メーカの設計によっているのが実
状である。
と言うのは、このエジェクタピン頂部に刻印したエジ
ェクタピンNo.などの製造上の記号は、突上げ時に被処
理半導体素子に転写する役割も果たしているが、装置メ
ーカの設計により突出寸法が決められているので、被処
理半導体素子に形成される凹部の寸法も決まっていた。
しかし、表面実装型半導体素子としては、コンパクトな
薄型形状が要求されており、これに伴って、集積度が増
大した半導体素子用外囲器でも、リードピッチの精度向
上やベアーチップに限り無く近づけることが要求されて
いるのは、上記の通りである。
ところで、半導体素子をマウントしたベッド部表面と
反対側に付着した水滴は、組立工程における熱負荷によ
り気化すると同時に、封止樹脂層３にクラックを誘発
し、更に、その蒸気圧により、接着剤６が膨潤するため
に盛上がって（第１図参照）接着効果が薄れる事実が確
認された。
更に、第１図に示すように、リードフレーム１のベッ
ド部２に固着しかつ、封止樹脂層３を被覆した半導体素
子４を表面実装するには、凹部５の付近に塗布した接着
剤６によりプリント基板７に仮止めし、更に半田付けに
より固着する。しかし、凹部５の深さすなわち距離を60
μｍ以下に制御すると接着剤層６の盛上がりが抑制さ
れ、封止樹脂層３にクラックが発生しない現象が確認さ
れた。
従って、本願では、上記距離を制御する方式を採用し
て、薄型表面実装の要求に応えた樹脂封止型半導体素子
を提供するものである。なお、この素子のほぼ中心に凹
部５が配置されるのは、従来技術と同様である。
距離としては、上記のように60μｍ以下が適当である
が、ここで第３図を提出する。この表は、横軸に樹脂封
止型半導体素子の動作に伴う封止樹脂層３の表面温度
を、縦軸に、樹脂のせん断強度（kg/cm2封止樹脂層の厚
さで決まる値）と封止樹脂の飽和蒸気圧（kg/cm2）を採
って、封止樹脂層３からなる外囲器の強度を示してい
る。
この曲線から明らかなように、封止樹脂の飽和蒸気圧
がせん断強度より大きくなるとクラックが発生するの
で、両曲線の交点である封止樹脂の動作温度が268℃程
度より低温度ならば封止樹脂層３が外囲器として稼働す
ることが明らかである。
一方、外囲器である封止樹脂層３は、1.0mm程度が必
要であり、厚さを増すと、当然凹部５の深さも変わる
が、最大60μｍは保持して、外囲器としての機能を最大
限に発揮させる。また、上記した封止樹脂層３の表面温
度は、このような条件下で生ずる値であることを付記す
る。
（実施例） 図面を参照して本発明の一実施例を説明する。即ち、
第２図に示すように、DIP用もしくはSIP用との混合型用
のリードフレーム１を準備し、その各ベッド部２には、
集積度の大きい例えばBi−C/MOSまたはＤ−RAM等の被処
理半導体素子４を導電性接着剤や金シリコン共晶などを
利用する常法によりマウントする。
次に、被処理半導体素子４に形成するパッド部（図示
せず）とリードフレーム１の各リード間に金属細線８を
熱圧着法により固着後、各リードフレーム１…などは、
樹脂封止工程に移行する。
この樹脂封止工程は、例えばマルチポット方式とタブ
レット状の樹脂を利用したエージング工程を含む公知の
トランスファーモールド法により、機種にもよるが厚さ
が約1.0mm以上の封止樹脂層３を形成する。
上記のように、この樹脂封止工程を行う装置に装着さ
れる金型の下型のキャビティには、従来例と同様に収容
する各被処理半導体素子４を突上げるエジェクタピンを
設置する。
ところで、ポット−カル−ゲート−キャビティを経て
到達した溶融樹脂により封止された各被処理半導体素子
４は、エジェクタピンの突上げにより金型から遊離する
が、完全に固化していない封止樹脂層３には、凹部５が
形成される。
この凹部５の底部と封止樹脂層３表面までの距離を60
μｍ以内に制御するためには、金型の下型に形成するキ
ャビティ内に突出して形成するエジェクタピンの寸法を
被処理半導体装置の機種即ち封止樹脂層３の厚さに応じ
て調整する。凹部５を形成した封止樹脂層３を備えた樹
脂封止型半導体装置の概観斜視図は、従来例に示した第
３図ｂと同様である。
封止樹脂層３内に埋設する被処理半導体素子４は、Ｄ
−RAMやBi−C/MOSなどの多ピン品種であるが、凹部５よ
り大きい表面部を備えており、この素子とリードフレー
ムの外部リード端部間には、僅かな距離を保っている。
このような樹脂封止工程を終えた樹脂封止型半導体素
子４は、第１図に示すように、表面実装が必要な機器に
取付けられる。このように、外部リード９の成形などを
経てから、樹脂封止型半導体素子４は、上記のように凹
部５付近に塗布した接着剤層６により実装基板７に仮固
定してから、外部リード９の折曲端部10を実装基体７に
半田付けにより固着する。この半田付け工程は、プリン
ト基板などからなる実装基板７に、封止樹脂層３から導
出する外部リード９の一部を折曲げて形成した端部10を
半田と共に接触させて、半田槽やリフロー炉などの熱源
中を通過させて、実装基板７に固着する。
〔発明の効果〕
このように、実装工程における熱源により樹脂封止型
半導体素子に発生する実装不能、耐湿性劣化による半導
体基板機能の不回復などを防止できる。
従って、超薄型表面実装半導体装置が実現でき、機器
の小型薄型化され、超高密度実装が実現して、付加価値
の高い機器が得られる。
【図面の簡単な説明】
第１図は、本発明に係わる半導体装置の実装工程を示す
断面図、第２図は、本発明実施例を示す断面図、第３図
は、本発明に係わる樹脂封止型半導体素子の特性を示す
曲線図、第４図ａは、従来の樹脂封止型半導体素子の概
観を示す斜視図、第４図ｂは、第４図ａの樹脂封止型半
導体素子の断面図である。 1:リードフレーム、2:ベッド 3:封止樹脂、4:半導体素子 5:凹部、6:接着剤 7:プリント基板、8:金属細線 9:外部リード、10:折曲端部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−211254（ＪＰ，Ａ) 特開 昭60−208847（ＪＰ，Ａ) 特開 昭61−253840（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】金属製リードフレームと，前記金属製リー
    ドフレームに一体に配置されたベッド部と，前記ベッド
    部に接着された半導体素子と，前記半導体素子に形成さ
    れた電極と前記金属製リードフレームに形成するリード
    間を結ぶ金属細線と，前記半導体素子と金属細線の周囲
    を封止し、かつ前記金属製リードフレームを境として前
    記半導体素子と反対側表面から内部にかけて位置する60
    μｍ以下の、実装基板への仮止め接着材用凹部を有する
    封止樹脂層とを具備することを特徴とする超薄型表面実
    装樹脂封止半導体装置
JP63247191A 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置 Expired - Lifetime JP2677632B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置
MYPI89001249A MY105031A (en) 1988-09-30 1989-09-13 Resin-sealed type semiconductor device and method for manufacturing the same.
DE68914927T DE68914927T2 (de) 1988-09-30 1989-09-19 Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
EP19890117316 EP0361283B1 (en) 1988-09-30 1989-09-19 Resin-sealed type semiconductor device and method for manufacturing the same
KR1019890014041A KR920008250B1 (ko) 1988-09-30 1989-09-29 수지밀봉형 반도체장치
US07/944,366 US5314842A (en) 1988-09-30 1992-09-14 Resin-sealed type semiconductor device and method for manufacturing the same
HK106694A HK106694A (en) 1988-09-30 1994-10-06 Resin-sealed type semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置

Publications (2)

Publication Number Publication Date
JPH0294653A JPH0294653A (ja) 1990-04-05
JP2677632B2 true JP2677632B2 (ja) 1997-11-17

Family

ID=17159797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63247191A Expired - Lifetime JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置

Country Status (7)

Country Link
US (1) US5314842A (ja)
EP (1) EP0361283B1 (ja)
JP (1) JP2677632B2 (ja)
KR (1) KR920008250B1 (ja)
DE (1) DE68914927T2 (ja)
HK (1) HK106694A (ja)
MY (1) MY105031A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087006A (en) * 1994-08-31 2000-07-11 Hitachi, Ltd. Surface-protecting film and resin-sealed semiconductor device having said film
JPH08111478A (ja) * 1994-10-06 1996-04-30 Toshiba Corp 樹脂封止型半導体装置
SE514116C2 (sv) 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP6863299B2 (ja) * 2018-01-09 2021-04-21 トヨタ自動車株式会社 全固体電池

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS59191337A (ja) * 1983-04-15 1984-10-30 Toshiba Corp 半導体装置の製造方法
JPS60171746A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体装置
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JPS61253840A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置
JPS62185348A (ja) * 1986-02-12 1987-08-13 Oki Electric Ind Co Ltd チツプ部品の接着方法
JPS63131559A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp 半導体装置
JPS63211744A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd プラスチツク半導体装置
JPS63232452A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置

Also Published As

Publication number Publication date
HK106694A (en) 1994-10-14
EP0361283B1 (en) 1994-04-27
DE68914927T2 (de) 1994-09-15
JPH0294653A (ja) 1990-04-05
KR920008250B1 (ko) 1992-09-25
MY105031A (en) 1994-07-30
US5314842A (en) 1994-05-24
EP0361283A2 (en) 1990-04-04
EP0361283A3 (en) 1990-12-27
DE68914927D1 (de) 1994-06-01

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US8049313B2 (en) Heat spreader for semiconductor package
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
JPH0455341B2 (ja)
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
WO2004030075A1 (ja) 半導体装置の製造方法
JPH0344040A (ja) 半導体装置及びその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP4175339B2 (ja) 半導体装置の製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JP2003318348A (ja) 樹脂封止型電子装置
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05152495A (ja) 半導体装置
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH11145319A (ja) プラスチックｂｇａパッケージ
JP2000332163A (ja) 半導体装置及びその製造方法
JPH065646A (ja) 樹脂封止半導体装置およびその製造方法
JPS61269339A (ja) 半導体装置
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12