DE68914927T2 - Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben. - Google Patents

Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.

Info

Publication number
DE68914927T2
DE68914927T2 DE68914927T DE68914927T DE68914927T2 DE 68914927 T2 DE68914927 T2 DE 68914927T2 DE 68914927 T DE68914927 T DE 68914927T DE 68914927 T DE68914927 T DE 68914927T DE 68914927 T2 DE68914927 T2 DE 68914927T2
Authority
DE
Germany
Prior art keywords
resin
semiconductor element
recess
semiconductor device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68914927T
Other languages
English (en)
Other versions
DE68914927D1 (de
Inventor
Toshio Intellectual P Ishigami
Hiromichi Intellectual Sawaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE68914927D1 publication Critical patent/DE68914927D1/de
Application granted granted Critical
Publication of DE68914927T2 publication Critical patent/DE68914927T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine harzumhüllte Halbleitereinrichtung umfassend: einen Anschlußkamm mit einer Auflagefläche und Außenanschlüssen; ein Halbleiterelement, das auf der Auflagefläche befestigt ist und Elektroden aufweist; einen feinen Metalldraht zur Herstellung einer elektrischen Verbindung zwischen der Elektrode und dem Anschlußkamm; eine Harzschicht zur Umhüllung des Halbleiterlements, des feinen Metalldrahtes und eines Teiles des Anschlußkammes und eine Vertiefung, die im Mittelbereich einer Oberfläche der Harzschicht ausgebildet ist. Eine solche Einrichtung ist aus JP-A-60 208 847 bekannt.
  • Eine harzumhüllte Halbleitereinrichtung umfaßt ein Halbleiterelement, das auf einer Auflagefläche eines Anschlußkammes befestigt ist, feine Metalldrähte zur elektrischen Verbindung der Elektroden des Halbleiterelements mit den Außenanschlüssen des Anschlußkammes, eine Harzschicht, die das Halbleiterelement, einen Teil des Anschlußkammes und die feinen Metalldrähte fest umhüllt und eine Vertiefung, die in der Harzschicht beim Schritt des Harzumhüllens ausgebildet worden ist. Der Schritt des Harzumhüllens erfolgt durch Einbringen der Baugruppe aus Halbleiterelement, einem Teil des Anschlußkammes und des feinen Metalldrahtes in einen Formhohlraum, Zugabe des Umhüllungsharzes, das in einem Behälter geschmolzen wurde, in den Formhohlraum, Unterwerfen des so engebrachten Harzes unter einen Alterungsprozeß und nach Anschluß dieser Folge von Schritten Ausstoßen des harzumhüllten Halbleiterelements durch einen Auswerferstift, der in der unteren Formhälfte angeordnet ist.
  • Da bei diesem Ausstoßschritt das Umhüllungsharz noch nicht verfestigt ist, wird an der Stelle der Umhüllungsharzschicht, wo das Halbleiterelement durch den Auswerferstift ausgestoßen wird, eine Vertiefung gebildet. Der Auswerferstift steht aus der unteren Formhälfte ein wenig vor. Im Stand der Technik gibt es keinen Vorschlag, die Abmessungen des Auswerferstiftes zu beeinflussen. daher schwankt die Tiefe der so beim Harzumhüllungschritt erhaltenen Vertiefung in einem weiten Bereich von 80 bis 150 um.
  • Nachdem die Halbleitereinrichtung zeitweilig auf dem Montagesubstrat befestigt ist, werden ihre Außenanschlüsse mit dem Montagesubstrat verlötet. In der herkömmlich aufgebrachten Harzumhüllung treten beim Löten der Baugruppe aus den zuvor genannten Elementen Risse infolge Wärmespannungen auf, so daß ein entscheidender Mangel durch solche Risse auftritt. Diese Mängel führen zu folgenden Fehlern:
  • (1) Nachdem die Einrichtung, wie oben ausgeführt, befestigt worden ist, absorbiert die Harzschicht durch die Risse unter praktischen Atmosphärenbedingungen Feuchtigkeit und das Halbleiterelement oder benachbarte Bauteile können infolge der eingedrungenen Feuchtigkeit korrodieren.
  • (2) Nachdem die Einrichtung, wie oben ausgeführt befestigt worden ist, treten durch die thermische Belastung infolge des Lötschrittes Risse in der Nähe der Vertiefung auf erweitern sich nach oben und bringen eine "zeitweilige Verfestigung" in den unstabilen Zustand. Im Extremfall wird das Halbleiterelement von der Auflagefläche abgerissen.
  • Bei oberflächenmontierten Halbleitereinrichtungen wird die Harzschicht mindestens 1,0 mm dick ausgeführt. Es gibt jedoch wachsenden Bedarf nach kompakten Halbleiterelementen, die in hoher Packungsdichte in der Halbleitereinrichtung aufgebracht werden können. Eine Packung mit harzumhüllten Halbleiterelementen erfordert exakte Abstände der Außenanschlüsse und so nahe am nackten Chip als möglich. Es wurden jedoch keine angemessenen Lösungen der angeführten Probleme ausgeführt.
  • Es ist ein Gegenstand der vorliegenden Erfindung, eine harzumhüllte Halbleitereinrichtung zu schaffen, die sogar wenn die Harzumhüllungsschicht dünner ausgeführt wird, die Neigung zur Rißbildung in der Harzumhüllungsschicht infolge Wärmebelastung vermindert.
  • Nach einem Merkmal der Erfindung ist die anfangs definierte Halbleitereinrichtung dadurch gekennzeichnet, daß die Vertiefung eine gemessene Tiefe von 60 um oder weniger hat.
  • Nach einem weiteren Merkmal der Erfindung ist ein Verfahren zur Herstellung einer harzumhüllten Halbleitereinrichtung vorgesehen, das folgende Schritte umfaßt: Herstellung eines Anschlußkammes mit einer Auflagefläche und Außenanschlüssen; Befestigung eines Halbleiterelements, das Elektroden aufweist, auf der Auflagefläche; elektrisches Verbinden des Anschlußkammes mit der Elektrode durch einen feinen Metalldraht; festes Umhüllen des Halbleiterelements, des feinen Metalldrahtes und eines Teiles des Anschlußkammes mit einer Harzschicht und Ausbildung einer Vertiefung mit einer gemessenen Tiefe von 60 Mikrometern oder weniger in der Harzschicht durch Einschlagen eines Auswerferstiftes einer Form.
  • Nach einem weiteren Merkmal der Erfindung ist eine Baugruppe aus einer harzumhüllten Halbleitereinrichtung, die auf einem Substrat angebracht ist sowie ein Verfahren zur Herstellung der Baugruppe vorgesehen, wie sie in den Ansprüchen 3 bzw. 6 definiert sind.
  • Fig. 2B ist eine Perspektivdarstellung, die schematisch eine harzumhüllte Halbleitereinrichtung nach der vorliegenden Erfindung zeigt
  • und
  • Fig. 3 ist eine vergleichende graphische Darstellung der Beziehung zwischen Scherfestigkeit sowie Sättigungsdampfdruck und Oberflächentemperatur der vorliegenden Halbleitereinrichtung und einer herkömmlichen Halbleitereinrichtung.
  • Wie in den Fig. 1 und 2 dargestellt enthält eine harzumhüllte Halbleitereinrichtung einen Anschlußkamm 10. Der Anschlußkamm kann vom bekannten STP-, DIP- oder einem Mischtyp sein und wird nach dem Anwendungsgebiet der Einrichtung ausgewählt. Beispielsweise ist der Anschlußkamm für DIP oder den Mischtyp aus einer großen Anzahl von Metallrahmen zusammengesetzt, die je nach der Anzahl der benutzten Metallrahmen in Anschlußkämme großer und kleiner Länge eingeteilt werden. Diese Anschlußkämme werden bei Halbleitereinrichtungen größerer Integrationsdichte mit vielen Pins angewandt. Der Anschlußkamm umfaßt einen Rahmen mit einer Metall- Auflagefläche 11 in seinem Mittelbereich und einer Vielzahl bandförmiger Außenanschlüsse 12. Der Anschlußkamm nach der vorliegenden Erfindung kann beim sogenannten eingedrückten Aufbau mit einer in bezug auf die Anschlüsse verschobenen Auflagefläche angewandt werden. Die oben erwähnte Halbleitereinrichtung enthält ein Halbleiterelement 20, das auf der Auflagefläche befestigt ist und Elektroden 21 aufweist. Die Elektrode des Halbleiterelements wird einen feinen Metalldraht mit dem Außenanschluß des Anschlußkammes verbunden. Diese Art der Verbindung wird beispielsweise durch das Thermokompressionsbondverfahren oder das Ultraschallthermobondverfahren ausgeführt. Das Halbleiterelement 20, ein Teil des Anschlußkammes 10 und der feine Metalldraht 30 sind fest von einer Harzschicht 40 umhüllt, die verhindert, daß das Halbleiterelement von der Außenatmosphäre verschmutzt wird. Der Schritt der Umhüllung mit einer Harzschicht wird mittels einer Spezialvorrichtung durchgeführt, die als "Vielfachbehältersystem" bezeichnet wird und bei der tablettenförmiges Harz verwendet wird. Das in jedem Behälter geschmolzene wird hinter einem Spritzrest in eine Form gegeben, in deren Formhohlraum gleichzeitig das Halbleiterelement, ein Teil des Anschlußkammes und der dünne Metalldraht bereits angeordnet sind. Nun werden diese Bestandteile mit Harz umhüllt, das durch die Formöffnung in den Formhohlraum eingeführt wird. Dann unterliegt das Harz einem Alterungsprozeß. Nach Vollendung dieser Schritte werden diese Teile mit Harzschicht oder -masse aus der Form durch einen Auswerferstift, der sich in der unteren Formhälfte befindet, aus der Form ausgeworfen. Bei diesem Auswurfschritt wird eine Vertiefung 41 im Mittelbereich auf einer Seite der Harzschicht, entgegengesetzt zu derjenigen, auf der das Halbleiterelement angeordnet ist, ausgebildet. Die Vertiefung hat eine gemessene Tiefe d, vorzugsweise eine Tiefe von 60 um oder weniger. Die Vertiefung ist vorzugsweise so bemessen, daß sie kleinere Abmessungen hat als die Oberfläche des Halbleiterelements, das am Ort der Vertiefung angeordnet ist. Dies deshalb, um die Ausbildung von Rissen zu verhindern.
  • Wie in Fig. 1 dargestellt, wird die derart angeordnete Halbleitereinrichtung auf einem Substrat 60 zeitweilig mit einer in die Vertiefung der Harzschicht 40 eingebrachten Klebschicht 50 befestigt. Dann werden die Außenanschlüsse mit dem Substrat verlötet.
  • Wie unten weiter ausgeführt wird, hat die Harzschicht eine Vertiefung mit einer gemessenen Tiefe.
  • Die Erfinder haben gefunden, daß Wassertröpfchen, die auf einer Seite entgegengesetzt zur Seite der Auflagefläche des Anschlußkammes, wo das Halbleiterelement angeordnet ist, abgelagert sind, während der Wärmeeinwirkung bei der Oberflächenmontage verdampfen und zugleich die Ausbildung von Rissen in der Harzumhüllungsschicht auslösen. Die Erfinder haben auch gefunden, daß das Klebmaterial, durch das die Harzumhüllungsschicht mit dem Montagesubstrat verbunden ist, durch den Dampfdruck bei der Verdampfung der Wassertröpfchen angehoben oder ausgedehnt wird und so die Verbindung geschwächt wird. Ferner haben die Erfinder die Beziehung zwischen Form und Größe der Harzumhüllungsschicht und der Ausbildung von Rissen sowie auf die Verbindungswirkung untersucht und gefunden, daß das Anheben der Klebschicht und die Ausbildung von Rissen in der Harzumhüllungsschicht durch Bemessen insbesondere auf eine Tiefe von 60 um und darunter unterdrückt werden können. Die Erfinder nehmen an, daß diese Tatsache aus der Beziehung zwischen Dampfdruck des Wassers und der Scherfestigkeit der Harzumhüllung erklärt werden kann. In der graphischen Darstellung von Fig. 3 ist die Abzisse die Oberflächentemperatur der Harzumhüllungsschicht und die Ordinate ist die Scherfestigkeit der Harzumhüllungsschicht sowie der Sättigungsdampfdruck bei der Verdampfung der Wassertröpfchen. In Fig. 3 stellt Kurve a den bei der Oberflächentemperatur vorherrschenden Sättigungsdampfdruck dar und Kurve b die Änderung der Scherfestigkeit der Harzschicht bei ihrer Oberflächentemperatur, wen sie eine Vertiefung aufweist, deren Tiefe 60 um und darunter beträgt. Es wurde gefunden, daß die Risse in einem Bereich NG auftreten, wo der Sättigungsdampfdruck der Harzumhüllung groß im Vergleich zur Scherfestigkeit ist und daß in einem Bereich OK, wo der Sättigungsdampfdruck der Harzumhüllung klein im Vergleich mit der Scherfestigkeit ist, keine Risse auftreten. In diesem Zusammenhang muß angemerkt werden, daß die Löttemperatur bei 240 bis 260 ºC lag. Aus der graphischen Darstellung wurde hergeleitet, daß eine Harzschicht mit einer Vertiefung gemessener Tiefe die Ausbildung von Rissen in der Harzschicht im Zusammenhang mit der oben erwähnten Löttemperatur unterdrücken kann, wenn die Scherfestigkeit groß verglichen mit dem Sättigungsdampfdruck ist. Im Gegensatz dazu bezeichnet die Kurve b' in Fig. 3 die Änderung der Scherfestigkeit einer herkömmlichen Harzumhüllungsschicht bei ihrer Oberflächentemperatur, welche eine Vertiefung mit einer Tiefe von 100 um hat. Daraus kann abgeleitet werden, daß eine herkömmlich Harzumhüllungsschicht die Ausbildung von Rissen nicht unterdrücken kann, wenn bei einer Löttemperatur von 260 ºC, die die Harzumhüllungsschicht ertragen muß, der Sättigungsdampfdruck groß verglichen mit der Scherfestigkeit ist.
  • Nach der vorliegenden Erfindung ist es möglich, bei der Montage eines harzumhüllten Halbleiterelements einen Montageausfall zu verhindern, der durch eine Wärmequelle, wie die Lötspitze, verursacht wird und auch einem Verlust an Funktionssicherheit des Halbleitersubstrates vorzubeugen, der durch geschädigte Feuchtigkeitsbeständigkeit verursacht wird. Es ist daher möglich ultradünne Oberflächenmontage-Halbleitereinrichtungen zu erhalten. Somit kann nach der vorliegenden Erfindung eine kleine, sehr dünne Halbleitereinrichtung mit sehr hoher Integrationsdichte und hoher Wertschöpfung erhalten werden.
    • Beispiel
  • Es wird ein DIP- oder DIP/SIP-Misch-Anschlußkamm 10 hergestellt. Dann wird ein Halbleiterelement 20, wie ein Bi-C/MOS oder ein D-RAM, das eine höhere Integrationsdichte hat auf der entsprechenden Auflagefläche 11 des Anschlußkammes 10 der oben näher ausgeführten Art befestigt. Diese Befestigung erfolgt nach dem normalen Verfahren unter Anwendung eines elektrisch leitenden Bindemittels und der eutektischen Gold/Silizium-Legierung. Dann wird ein feiner Metalldraht 30, der an einem Ende an jeden Anschluß des Anschlußkammes 10 und mit dem anderen andere and die Elektrode 21, die auf dem Halbleiterelement 20 ausgebildet ist, angeschlossen werden soll, mit dem Thermokompressionsbondverfahren befestigt.
  • Dann wird in eine Vorrichtung, die den Harzumhüllungsschritt ausführt, eine Form eingesetzt. Eine Baugruppe aus Anschlußkamm, Halbleiterelement und feiner Metalleitung wird in den Formhohlraum eingelegt und Harz in die Form gefüllt, um die Harzumhüllungsschicht zu bilden. Dieses Formverfahren ist das bekannte Transfer- Formverfahren, das beispielsweise ein Vielbehältersystem und tablettenförmiges Harz anwendet. Die Abmessungen der Harzschicht, obwohl vom Maschinentyp abhängig, ist so konstruiert, daß sie etwa 20 mm lang, etwa 14 mm breit und etwa 1,4 mm dick ist. Das Material der Harzschicht ist Epoxidharz.
  • Das harzumhüllte Halbleiterelement wird durch einen Auswerferstift, der in der unteren Formhälfte angeordnet ist, aus der Form ausgestoßen. Indem man so vorgeht, wird eine Vertiefung 41 in der noch nicht vollständig ausgehärteten Harzschicht ausgebildet. Die Vertiefung hat eine gemessene Tiefe von vorzugsweise 60 um oder weniger. Die gemessene Tiefe erzielt man durch Einstellen der Abmessungen des Auswerferstiftes entsprechend dem Typ der Halbleitereinrichtung, d.h. der Tiefe der Harzumhüllungsschicht. Die Vertiefung hat eine Fläche kleiner als diejenige des Halbleiterelements und der Durchmesser der Vertiefung, obwohl von der Größe des Halbleiterelements abhängig, ist beispielsweise etwa 2 bis 3 mm. Nach dem Harzumhüllungsschritt wird das Halbleiterelement auf einer Einrichtung befestigt, die Oberflächenmontage erfordert. Das heißt, nach einem Außenanschlußverbindungsschritt usw. wird das Halbleiterelement auf dem Montagesubstrat 60 zeitweilig durch eine Klebschicht (50) befestigt, die in der Nähe der Vertiefung aufgebracht ist. Dann werden die gebogenen Enden der Außenanschlüsse mit dem Montagesubstrat verlötet. Der Lötschritt wird durchgeführt, indem das gebogene Ende des Außenanschlusses, das von der Harzumhüllungsschicht ausgenommen wurde, in Kontakt mit dem Montagesubstrat, wie einer gedruckten Schaltung, gebracht wird, wo ein Lot angebracht ist und das Ganze ein Wärmequelle, wie einen Reflow-Lötofen durchläuft, wobei der Außenanschluß am Montagesubstrat befestigt wird. Es ist festgestellt worden, daß bei einer derart hergestellten harzumhüllten Halbleitereinrichtung in der Harzschicht keine Risse auftreten.
  • Die Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und sollen den Schutzumfang nicht einschränken.

Claims (6)

1. Harzumhüllte Halbleitereinrichtung umfassend:
einen Anschlußkamm (10) mit einer Auflagefläche (11) und Außenanschlüssen (12);
ein Halbleiterelement (20), das auf der Auflagefläche befestigt ist und Elektroden (21) aufweist;
einen feinen Metalldraht (30) zur Herstellung einer elektrischen Verbindung zwischen der Elektrode und dem Anschlußkamm;
eine Harzschicht (40) zur Umhüllung des Halbleiterelements, des feinen Metalldrahtes und eines Teiles des Anschlußkammes
und
eine Vertiefung (41), die im Mittelbereich einer Oberfläche der Harzschicht ausgebildet ist,
dadurch gekennzeichnet, daß die Vertiefung eine kontrollierte Tiefe von 60 Mikrometer oder weniger hat.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefung auf einer Seite ausgebildet ist, die derjenigen entgegengesetzt ist, auf der das Halbleiterelement angeordnet ist, wobei die Vertiefung dem Halbleiterelement gegenüber liegt und kleinere Abmessungen als dasselbe hat.
3. Harzumhüllte Halbleitereinrichtungsbaugruppe, die eine harzumhüllte Halbleitereinrichtung enthält, nach Anspruch 1 oder 2, bei der die Außenanschlüsse (12) fest auf einem Substrat (60) angebracht sind
und
eine am Substrat (60) befestigte Klebschicht (50) auf der Harzschicht (40) in der Nähe der Vertiefung aufgebracht ist.
4. Verfahren zur Herstellung einer harzumhüllten Halbleitereinrichtung mit den Schirtten:
Herstellung eines Anschlußkammes (10) mit einer Auflagefläche (11) und Außenanschlüssen (12);
Befestigung eines Halbleiterelements (20), das Elektroden (21) aufweist, auf der Auflagefläche;
elektrisches Verbinden des Anschlußkammes mit der Elektrode durch einen feinen Metalldraht;
festes Umhüllen des Halbleiterelements, des feinen Metalldrahtes und eine Teiles des Anschlußkammes mit einer Harzschicht (40)
und
Ausbildung einer Vertiefung (41) mit einer kontrollierten Tiefe von 60 Mikrometer oder weniger in der Harzschicht (40) durch Einschlage eines Auswerferstiftes einer Form.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Vertiefung auf einer Seite ausgebildet wird, die derjenigen entgegengesetzt ist, wo das Halbleiterelement angeordnet ist, wobei die Vertiefung dem Halbleiterelement gegenüberliegt und kleinere Abmessungen hat als dasselbe.
6. Verfahren zur Herstellung einer Halbleitereinrichtungsbaugruppe mit den Schritten nach Anspruch 4 und 5 und den weiteren Schritten:
zeitweilige Befestigung der Harzschicht auf einem Montagesubstrat durch Aufbringen eines Klebmaterial auf der Harzschicht (40) in der Nähe der Vertiefung
und
festes Verlöten des Außenanschlusses (12) mit dem Substrat.
DE68914927T 1988-09-30 1989-09-19 Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben. Expired - Lifetime DE68914927T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置

Publications (2)

Publication Number Publication Date
DE68914927D1 DE68914927D1 (de) 1994-06-01
DE68914927T2 true DE68914927T2 (de) 1994-09-15

Family

ID=17159797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68914927T Expired - Lifetime DE68914927T2 (de) 1988-09-30 1989-09-19 Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.

Country Status (7)

Country Link
US (1) US5314842A (de)
EP (1) EP0361283B1 (de)
JP (1) JP2677632B2 (de)
KR (1) KR920008250B1 (de)
DE (1) DE68914927T2 (de)
HK (1) HK106694A (de)
MY (1) MY105031A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087006A (en) * 1994-08-31 2000-07-11 Hitachi, Ltd. Surface-protecting film and resin-sealed semiconductor device having said film
JPH08111478A (ja) * 1994-10-06 1996-04-30 Toshiba Corp 樹脂封止型半導体装置
SE514116C2 (sv) * 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP6863299B2 (ja) * 2018-01-09 2021-04-21 トヨタ自動車株式会社 全固体電池

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS59191337A (ja) * 1983-04-15 1984-10-30 Toshiba Corp 半導体装置の製造方法
JPS60171746A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体装置
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JPS61253840A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置
JPS62185348A (ja) * 1986-02-12 1987-08-13 Oki Electric Ind Co Ltd チツプ部品の接着方法
JPS63131559A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp 半導体装置
JPS63211744A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd プラスチツク半導体装置
JPS63232452A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JP2677632B2 (ja) 1997-11-17
EP0361283B1 (de) 1994-04-27
HK106694A (en) 1994-10-14
EP0361283A2 (de) 1990-04-04
US5314842A (en) 1994-05-24
KR920008250B1 (ko) 1992-09-25
DE68914927D1 (de) 1994-06-01
JPH0294653A (ja) 1990-04-05
EP0361283A3 (en) 1990-12-27
MY105031A (en) 1994-07-30

Similar Documents

Publication Publication Date Title
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE102009055691B4 (de) Leistungshalbleitermodul
DE68914927T2 (de) Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE4133183B4 (de) Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage
DE4135189B4 (de) Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE10154853A1 (de) Flip-Chip-auf-Leiterrahmen
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102009006826A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102006033222B4 (de) Modul mit flachem Aufbau und Verfahren zur Bestückung
DE19641730A1 (de) Verfahren zum Herstellen von bondfähigen Halbleiterbausteinen
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE10018126A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)