JPS60171746A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60171746A JPS60171746A JP59027091A JP2709184A JPS60171746A JP S60171746 A JPS60171746 A JP S60171746A JP 59027091 A JP59027091 A JP 59027091A JP 2709184 A JP2709184 A JP 2709184A JP S60171746 A JPS60171746 A JP S60171746A
- Authority
- JP
- Japan
- Prior art keywords
- molded body
- resin molded
- resin
- tab
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は樹脂封止形の半導体装置に関し、特に樹脂封止
成形体の底面で配線基板（プリント配線基板とも呼ばれ
る）面に実装する小型で多数のリードを有する樹脂封止
半導体集積回路装置を対象とする。
成形体の底面で配線基板（プリント配線基板とも呼ばれ
る）面に実装する小型で多数のリードを有する樹脂封止
半導体集積回路装置を対象とする。
樹脂封止半導体集積回路装置は第１図に示すように主体
となる半導体集積回路素子１と、この素子が接続された
タブと称する金属小板２と、タブ周辺を取り囲み一部は
タブ支持部となる複数のり−ド３を封止体である樹脂成
形体（モールド体）４で封止し、樹脂成形体側面から突
出する外部リード５を下方へ折り曲げてなるものであっ
て、小型化された樹脂封止半導体装置を第２図に示すよ
うにプリント配線基板６に実装する場合に樹脂成形体４
の底面（下面）で接着剤７を介して接続する面付は方式
が採られるが、下記の問題が生じることが本発明者によ
りあきらかとされた。
となる半導体集積回路素子１と、この素子が接続された
タブと称する金属小板２と、タブ周辺を取り囲み一部は
タブ支持部となる複数のり−ド３を封止体である樹脂成
形体（モールド体）４で封止し、樹脂成形体側面から突
出する外部リード５を下方へ折り曲げてなるものであっ
て、小型化された樹脂封止半導体装置を第２図に示すよ
うにプリント配線基板６に実装する場合に樹脂成形体４
の底面（下面）で接着剤７を介して接続する面付は方式
が採られるが、下記の問題が生じることが本発明者によ
りあきらかとされた。
（１）この種の樹脂封止半導体装置においては、樹脂成
形体の底面がプリント配線基板に接合された状態で外部
リードの端部が基板６上の配線８にかるく接触し、半田
等により接続できる程度に外部リードの長さを規定して
いる。しかし、リード端と樹脂成形鉢底面位との差（基
板と樹脂成形体の隙間）ｄとすると、リードが長すぎて
ｄが０．５ ｍと大きくなった場合、第２図に示すよう
罠接着剤７での接合が困難となるという問題が生じてし
まう。逆にリードが短かすぎる場合は、第３図に示すよ
うに隙間ｄが０．２ｆｉと小さくなり、接着剤７による
接合は可能であるが、接着剤の量が多量すぎ、余分な接
着剤が横方向へはみ出し、リード端、や配線８の上を値
５ことになったり、温度サイクルテストを行うと配線基
板と樹脂形成体との熱膨張係数の違いにより、リードに
応力がかかるため、リードと配線との接続部で断線する
という問題が生じてしまう。
形体の底面がプリント配線基板に接合された状態で外部
リードの端部が基板６上の配線８にかるく接触し、半田
等により接続できる程度に外部リードの長さを規定して
いる。しかし、リード端と樹脂成形鉢底面位との差（基
板と樹脂成形体の隙間）ｄとすると、リードが長すぎて
ｄが０．５ ｍと大きくなった場合、第２図に示すよう
罠接着剤７での接合が困難となるという問題が生じてし
まう。逆にリードが短かすぎる場合は、第３図に示すよ
うに隙間ｄが０．２ｆｉと小さくなり、接着剤７による
接合は可能であるが、接着剤の量が多量すぎ、余分な接
着剤が横方向へはみ出し、リード端、や配線８の上を値
５ことになったり、温度サイクルテストを行うと配線基
板と樹脂形成体との熱膨張係数の違いにより、リードに
応力がかかるため、リードと配線との接続部で断線する
という問題が生じてしまう。
（２）樹脂封止半導体装置においては、半導体素子の表
面電極端子（パッド）と周辺のリードとの間を金線（ワ
イヤ）９で接続（ボン−ディング）している。このワイ
ヤ９の素子（ベレット）角部への接触圧よる短絡を避け
るために第４図に示すように素子ｌの取付けられたタブ
２をリード位置より下げるタブ下げを行っている。とこ
ろが、このようにタブ下げを行うと、タグ下の樹脂成形
体の肉厚が薄くなり、樹脂がクラックを起しやすく、こ
のため耐湿性が低下するという問題が生じる。
面電極端子（パッド）と周辺のリードとの間を金線（ワ
イヤ）９で接続（ボン−ディング）している。このワイ
ヤ９の素子（ベレット）角部への接触圧よる短絡を避け
るために第４図に示すように素子ｌの取付けられたタブ
２をリード位置より下げるタブ下げを行っている。とこ
ろが、このようにタブ下げを行うと、タグ下の樹脂成形
体の肉厚が薄くなり、樹脂がクラックを起しやすく、こ
のため耐湿性が低下するという問題が生じる。
そこで、第５図に示すようにタブやリードの位置を高く
したが、この場合にも上側の樹脂層が薄くなり耐湿性低
下をまねき、さらには、ワイヤが樹脂成形体の上に露出
し外観不良及び耐湿性の低下という問題が生じる。特に
素子の原材料である半導体ウェハが大径化するに従い、
ウェハ強度及び作業性の面からペレットの厚みが２５０
μ常から４００μ毒と厚くなってくると樹脂層の厚みは
−そう薄くなる。しかし、樹脂成形体全体を厚くすれば
装置寸法がかさみ、樹脂材料が増えコスト節減にならな
い。さらに問題となるめは高密度実装ができなくなると
いう問題点があることが、発明者によりあきらかとされ
た。
したが、この場合にも上側の樹脂層が薄くなり耐湿性低
下をまねき、さらには、ワイヤが樹脂成形体の上に露出
し外観不良及び耐湿性の低下という問題が生じる。特に
素子の原材料である半導体ウェハが大径化するに従い、
ウェハ強度及び作業性の面からペレットの厚みが２５０
μ常から４００μ毒と厚くなってくると樹脂層の厚みは
−そう薄くなる。しかし、樹脂成形体全体を厚くすれば
装置寸法がかさみ、樹脂材料が増えコスト節減にならな
い。さらに問題となるめは高密度実装ができなくなると
いう問題点があることが、発明者によりあきらかとされ
た。
本発明は上記した問題を解決するためになされたもので
ある。
ある。
したがって、本発明の一つの目的は配線基板に対して確
実に実装できる樹脂封止半導体装置の提供にある。
実に実装できる樹脂封止半導体装置の提供にある。
本発明の他の一つの目的はタブ下げ構造にした場合に組
立歩留りを下げることなく、樹脂材料も節減できる樹脂
封止半導体装置を提供することにある。
立歩留りを下げることなく、樹脂材料も節減できる樹脂
封止半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体集積回路素子とリードとを樹脂成形体
により封止してなる半導体装置において樹脂成形体の底
面を中心部が周辺部より突出するように形成することに
より、配線基板への実装の際に接着剤による接合を確実
なものとするとともに、タブ下げ構造の場合も樹脂のク
ラックやワイヤ露出をなくすことができ前記目的が達成
できる。
により封止してなる半導体装置において樹脂成形体の底
面を中心部が周辺部より突出するように形成することに
より、配線基板への実装の際に接着剤による接合を確実
なものとするとともに、タブ下げ構造の場合も樹脂のク
ラックやワイヤ露出をなくすことができ前記目的が達成
できる。
〔実施例１〕
第６図は本発明の原理的構造を示す樹脂封止半導体装置
のプリント配線基板に取付けた状態を示す正面図であり
、第７図は同じく正面断面図である。なお、第６図は図
面を見やすくするため、前面リードは図示されていない
。
のプリント配線基板に取付けた状態を示す正面図であり
、第７図は同じく正面断面図である。なお、第６図は図
面を見やすくするため、前面リードは図示されていない
。
４はエポキシ樹脂成形体でこの中に第７図に示すように
半導体素子１．タブ２．リード３が内蔵される。５は外
部リードで樹脂成形体側面から下方へ折り曲げられる。
半導体素子１．タブ２．リード３が内蔵される。５は外
部リードで樹脂成形体側面から下方へ折り曲げられる。
６はセラミック又はエポキシ樹脂からなる配線用絶縁基
板でその表面に金属メタライズ、スパッタ等によりプリ
ント配線８が設けられている。
板でその表面に金属メタライズ、スパッタ等によりプリ
ント配線８が設けられている。
同図に示すようにこの発明では樹脂成形体４の底面にお
いてその中心部が周辺部よりも突出する突出部１０が形
成し【ある。この突出部は樹脂成形体の底面積の半分程
度又はそれ以下の面積をもって形成され、突出部の高さ
は０．．２ｍ又はそれ以上とする。一方、外部リードは
半導体装置を配線基板上に実装した際に樹脂成形体底面
と配線基板との隙間ｄが０．２１ｍ程度あるいはそれ以
下となるようにリードの長さを選ぶことになる。
いてその中心部が周辺部よりも突出する突出部１０が形
成し【ある。この突出部は樹脂成形体の底面積の半分程
度又はそれ以下の面積をもって形成され、突出部の高さ
は０．．２ｍ又はそれ以上とする。一方、外部リードは
半導体装置を配線基板上に実装した際に樹脂成形体底面
と配線基板との隙間ｄが０．２１ｍ程度あるいはそれ以
下となるようにリードの長さを選ぶことになる。
第７図はタブ下げ構造を適用した場合を示し樹脂成形体
４の底面に突出部１０を形成しであるためにタブ下げさ
れたタブの下の樹脂肉厚を確保でき、一方、リード上部
にも十分な余裕があるからワイヤ９が樹脂成形体からは
み出ることはない。
４の底面に突出部１０を形成しであるためにタブ下げさ
れたタブの下の樹脂肉厚を確保でき、一方、リード上部
にも十分な余裕があるからワイヤ９が樹脂成形体からは
み出ることはない。
第８図乃至第１１図は本発明の一実施例を示すものであ
って、２８ピン樹脂封止半導体装置の完成時の形態を示
し、第８図は上面図、第９図は正面図（又は背面図）、
第１０図は右側面図（又は左側面図）、第１１図は底面
図である。
って、２８ピン樹脂封止半導体装置の完成時の形態を示
し、第８図は上面図、第９図は正面図（又は背面図）、
第１０図は右側面図（又は左側面図）、第１１図は底面
図である。
このような構造によれば、リードが長すぎて隙間ｄが大
きい場合に突出部１０と基板との隙間の面積が小さいた
め少ない接着剤でも接合が可能である。一方、隙間ｄが
小さくて接着剤が多すぎる場合は突出部からはみ出した
接着剤が第６図に示すように周辺部の隙間の大きい部分
に入りこみ、それより外側へひろがることなく、リード
と配線との半田付けに支障はなくなる。
きい場合に突出部１０と基板との隙間の面積が小さいた
め少ない接着剤でも接合が可能である。一方、隙間ｄが
小さくて接着剤が多すぎる場合は突出部からはみ出した
接着剤が第６図に示すように周辺部の隙間の大きい部分
に入りこみ、それより外側へひろがることなく、リード
と配線との半田付けに支障はなくなる。
〔実施例２〕
第１２図乃至第１４図は本発明の他の実施例を示すもの
であって、樹脂成形体４における突出部１０の種々な変
形例を正面図をもって示す。なお、第１２図、第１３図
、第１４図には、説明を容易とするため、前面リードは
略しである。
であって、樹脂成形体４における突出部１０の種々な変
形例を正面図をもって示す。なお、第１２図、第１３図
、第１４図には、説明を容易とするため、前面リードは
略しである。
第１２図は突出部の下面がわん曲回状になった場合であ
る。
る。
第１３図は突出部の下面あｔわん曲凸状になった場合で
ある。
ある。
いずれの場合も突出部と配線基板との間に生ずる隙間は
一様でなく、隙間の大きい部分へ接着剤が入りこむこと
になり、接着性を確保するとともに接着剤の外部へのは
み出しを防止できる突出部の側面なテーパ状に形成する
ことにより樹脂成形時の凰抜きに有利である。突出部の
下面がわん曲凸状の場合は接着剤中での気泡を外側へ排
除し、放熱効果の低下の防止となる。樹脂成形体の突出
部は１箇所に限らず第１４図に示すように複数個波形に
形成してもよい。又、波形でなく、円形の突出部を設け
てもよい。
一様でなく、隙間の大きい部分へ接着剤が入りこむこと
になり、接着性を確保するとともに接着剤の外部へのは
み出しを防止できる突出部の側面なテーパ状に形成する
ことにより樹脂成形時の凰抜きに有利である。突出部の
下面がわん曲凸状の場合は接着剤中での気泡を外側へ排
除し、放熱効果の低下の防止となる。樹脂成形体の突出
部は１箇所に限らず第１４図に示すように複数個波形に
形成してもよい。又、波形でなく、円形の突出部を設け
てもよい。
第１５図は樹脂成形体の上下両面に突出部１０゜１０′
を形成して上下対称としたことにより、片側にのみ突出
部を設ける場合に比して樹脂成形時に上下の樹脂層への
熱応力が均一化し樹脂成形体のそりを最小限に抑える効
果がある。同図も前面リードは略して書いである。
を形成して上下対称としたことにより、片側にのみ突出
部を設ける場合に比して樹脂成形時に上下の樹脂層への
熱応力が均一化し樹脂成形体のそりを最小限に抑える効
果がある。同図も前面リードは略して書いである。
第１６図は長方形の樹脂成形体に本発明を適用した場合
の例を底面図をもって示すものである。
の例を底面図をもって示すものである。
この場合、樹脂成形体の底面に形成される突出部１０は
本体の形状に合わせて長方形状としである。
本体の形状に合わせて長方形状としである。
第１７図は本発明による樹脂封止半導体装置の突出部を
利用してプリント配線基板上での位置決めを行わせる例
を示す。この場合、プリント配線基板面６０所定位置に
あらかじめ上記突出部１゜の形状に対応する凹部１１を
あけておき、この凹部１１に突出部１０と凹部との間を
接着剤７により結合させる。このような方式では突出部
や対応する凹部の平面形状（パターン）を非対称に形成
しておくことにより、半導体装置の位置決時の方向を規
定することができ、作業能率を大幅に向上できる。同図
においても、前面リードは図示しない。同図には、基板
６に接着剤７を被着してあり、作業性の向上の面からも
好ましい。また樹脂封止成形体に接着剤７を被着しても
よい。
利用してプリント配線基板上での位置決めを行わせる例
を示す。この場合、プリント配線基板面６０所定位置に
あらかじめ上記突出部１゜の形状に対応する凹部１１を
あけておき、この凹部１１に突出部１０と凹部との間を
接着剤７により結合させる。このような方式では突出部
や対応する凹部の平面形状（パターン）を非対称に形成
しておくことにより、半導体装置の位置決時の方向を規
定することができ、作業能率を大幅に向上できる。同図
においても、前面リードは図示しない。同図には、基板
６に接着剤７を被着してあり、作業性の向上の面からも
好ましい。また樹脂封止成形体に接着剤７を被着しても
よい。
以上実施例で述べた本発明によれば下記の諸効果が得ら
れる。
れる。
（１） 樹脂成形体の底面に突出部を形成することによ
り配線基板への実装時の接着剤による接着が有利になり
、リードを長くして、樹脂成形体と配線基板との熱膨張
係数の違いからくる熱応力をリードに吸収させることよ
り、温度サイクルテストを行った場合に半田付は部の断
線や樹脂クラックを防止できる。
り配線基板への実装時の接着剤による接着が有利になり
、リードを長くして、樹脂成形体と配線基板との熱膨張
係数の違いからくる熱応力をリードに吸収させることよ
り、温度サイクルテストを行った場合に半田付は部の断
線や樹脂クラックを防止できる。
（２） 樹脂成形体の底面に突出部を形成することによ
りタブ下げ量を大きくとることができ、樹脂成形体外に
金ワイヤが露出することがなく組立の歩留りが向上し、
又、チップ（素子）の厚さの制限を受けることがなくな
った。
りタブ下げ量を大きくとることができ、樹脂成形体外に
金ワイヤが露出することがなく組立の歩留りが向上し、
又、チップ（素子）の厚さの制限を受けることがなくな
った。
（３）リード長をある程度長くすることができるのでリ
ード部で樹脂成形体と基板の熱膨張率の差による歪を吸
収することができる。
ード部で樹脂成形体と基板の熱膨張率の差による歪を吸
収することができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば樹脂成形体の突出部の形状１面積、突出高さ等
は限定されない。
は限定されない。
本発明は小型の樹脂封止タイプの半導体装置全てに適用
できる。特に面付けにより配線基板に実装する多ピン半
導体集積回路装置（ＩＣ，ＬＳＩ）に応用した場合有効
である。
できる。特に面付けにより配線基板に実装する多ピン半
導体集積回路装置（ＩＣ，ＬＳＩ）に応用した場合有効
である。
第１図は多ビン樹脂封止半導体装置の一例を示す斜面図
である。 第２図及び第３図は樹脂封止半導体装置を配線基板に面
付けする形態を示す正面図である。 第４図及び第５図はタブ下げ構造を有する樹脂封止半導
体装置の例を示す断面図である。 第６図は本発明の原理的構造を示す樹脂封止半導体装置
の配線基板実装時の正面図、第７図は同正面断面図であ
る。 第８図乃至第１１図は本発明の一実施例を示し、このう
ち第８図は上面図、第９図は正面図又は背面図、第１０
図は右側面図又は左側面図、第１１図は下面図である。 図逝は第′：＃距対応する一部下面図である。 第１６図は本発明の他の実施例を示す樹脂封止半導体装
置の下面図である。 第１７図は本発明における他の実施態様を示す樹脂封止
半導体装置の正面図及び実装する配線基板の断面図であ
る。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・樹脂成形体、５・・・外部リード、６・・・プ
リント配線基板、７・・・接着剤、８・・・配線、９・
・・ワイヤ、１０・・・突出部、１１・・・凹部。 第 １ 因 第 ２１Ａ 第 ３ 図 第 ４ 図 ／ 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図 図 δ 第１２図 第１４図
である。 第２図及び第３図は樹脂封止半導体装置を配線基板に面
付けする形態を示す正面図である。 第４図及び第５図はタブ下げ構造を有する樹脂封止半導
体装置の例を示す断面図である。 第６図は本発明の原理的構造を示す樹脂封止半導体装置
の配線基板実装時の正面図、第７図は同正面断面図であ
る。 第８図乃至第１１図は本発明の一実施例を示し、このう
ち第８図は上面図、第９図は正面図又は背面図、第１０
図は右側面図又は左側面図、第１１図は下面図である。 図逝は第′：＃距対応する一部下面図である。 第１６図は本発明の他の実施例を示す樹脂封止半導体装
置の下面図である。 第１７図は本発明における他の実施態様を示す樹脂封止
半導体装置の正面図及び実装する配線基板の断面図であ
る。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・樹脂成形体、５・・・外部リード、６・・・プ
リント配線基板、７・・・接着剤、８・・・配線、９・
・・ワイヤ、１０・・・突出部、１１・・・凹部。 第 １ 因 第 ２１Ａ 第 ３ 図 第 ４ 図 ／ 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図 図 δ 第１２図 第１４図
Claims (1)
- 【特許請求の範囲】 】、半導体集積回路素子と、この素子が取付けられたタ
ブと、タブ周辺に設けられた複数のリード及び、素子、
タブ、リードの一部を包囲して封止体により封止する半
導体装置であって、上記封止体の少なくとも底面は中心
部が周辺部よりも突出するように形成されていることを
特徴とする半導体装置。 ２、 タブ周辺に設けられた複数のリードのうち、タブ
支持用のリードはタブ面がリード面より底くなるように
曲げられている特許請求の範囲第１項に記載の半導体装
置。 ３、上記封止体の上面及び底面の中心部が周辺部よりも
突出する特許請求の範囲第１項及び第２項記載の樹脂封
止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027091A JPS60171746A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027091A JPS60171746A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60171746A true JPS60171746A (ja) | 1985-09-05 |
Family
ID=12211402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59027091A Pending JPS60171746A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60171746A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
| JP2015032705A (ja) * | 2013-08-02 | 2015-02-16 | 株式会社デンソー | モールドパッケージ |
-
1984
- 1984-02-17 JP JP59027091A patent/JPS60171746A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
| JP2015032705A (ja) * | 2013-08-02 | 2015-02-16 | 株式会社デンソー | モールドパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| KR100473464B1 (ko) | 반도체장치 | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPS60171746A (ja) | 半導体装置 | |
| JPH06216277A (ja) | 半導体装置およびその半導体装置を組み込んだｉｃカード | |
| JPH06507276A (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| KR100268756B1 (ko) | 리드프레임의 분리형 다이패드구조 | |
| JP3153809B2 (ja) | 半導体装置 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JPH0870087A (ja) | リードフレーム | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH05243462A (ja) | 半導体パッケージ | |
| JPH07321246A (ja) | 半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 |