JP3153809B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3153809B2
JP3153809B2 JP15192799A JP15192799A JP3153809B2 JP 3153809 B2 JP3153809 B2 JP 3153809B2 JP 15192799 A JP15192799 A JP 15192799A JP 15192799 A JP15192799 A JP 15192799A JP 3153809 B2 JP3153809 B2 JP 3153809B2
Authority
JP
Japan
Prior art keywords
die pad
package
semiconductor device
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15192799A
Other languages
English (en)
Other versions
JP2000340730A (ja
Inventor
裕幸 佐野
千加良 東
則人 梅原
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15529252&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3153809(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP15192799A priority Critical patent/JP3153809B2/ja
Publication of JP2000340730A publication Critical patent/JP2000340730A/ja
Application granted granted Critical
Publication of JP3153809B2 publication Critical patent/JP3153809B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ダイパッドの一面をパッケージ外に露出させ
た構造を有する半導体装置に関する。
【０００２】
【従来の技術】表面実装型の半導体装置のパッケージ構
造として、現在最も広く普及しているのは、ＱＦＰ(Qua
d Flat Package)、ＴＱＦＰ(Thin Quad Flat Packag
e)、ＳＯＰ(Small Out-line Package)などの、外部接続
端子としてリードフレームを用いたパッケージである。
リードフレームを用いたパッケージは、実装できる接続
端子数や小型化の面でＢＧＡ(Ball Grid Array)やＣＳ
Ｐ(Chip Size Package)など後発のパッケージに比して
不利ではあるが、量産性、実装信頼性、低コストで実現
できるなどの面において優位性があり、今後もその需要
が見込まれている。
【０００３】リードフレームを用いたパッケージは、一
般に、該リードフレームにより与えられるダイパッドを
備えている。半導体チップを樹脂によりパッケージ化す
る前に、該半導体チップをダイパッド上に固定すること
によって、パッケージ後のリードフレーム（特に、その
インナーリード）と半導体チップ（特に、その電極パッ
ド）の相対的位置関係を保証することができる。
【０００４】上記ダイパッドを備えるパッケージにおい
ては、他の構造のパッケージと同様に内部発熱の問題が
あり、従来から半導体チップの熱を効率的にパッケージ
外へ逃すための種々の方法が講じられている。半導体チ
ップの熱を効率的にパッケージの外部へ逃す一つの方法
は、上記ダイパッドの一面をパッケージ樹脂から外側へ
露出させることである。パッケージの外に露出されたダ
イパッドの面は、外気に触れる又は半導体装置の実装基
板上に形成した熱伝導性の良い金属パターンへ接触され
るので、半導体チップで生じる熱は、ダイパッドを介し
て効率的にパッケージの外へ放出される。
【０００５】
【発明が解決しようとする課題】一方で、ダイパッドを
パッケージの外へ露出した場合の一つの問題点は、パッ
ケージの強度を低下させる可能性があることである。す
なわち、この種の構造の半導体装置においては、ダイパ
ッドはパッケージの外形の一部を構成し、従って、パッ
ケージの外側に露出したダイパッドとパッケージ樹脂と
の界面が存在する。パッケージ樹脂と金属製ダイパッド
の相互接着性は必ずしも良くないので、半田リフローの
際や環境温度の急激な変化等で、該界面から樹脂にクラ
ックを生じさせることがある。
【０００６】従って、本発明の目的は、ダイパッドをパ
ッケージの外側に露出させた構造の半導体装置におい
て、上記パッケージ樹脂とダイパッドとの界面の接合強
度を高め、該界面に起因するパッケージのクラックを低
減することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、半導体チップと、上記半導体チ
ップを載置するダイパッドと上記半導体チップの回路に
電気的に接続される複数のリードとを有するリードフレ
ームと、上記半導体チップを封止する樹脂パッケージと
を有し、上記ダイパッドは、上記樹脂パッケージ内で上
記半導体チップを載置する第１の面と、上記樹脂パッケ
ージから外へ露出されて半導体装置の外形の一部を形成
する第２の面と、上記第１の面側に屈曲されると共に上
記樹脂パッケージ内に位置されている周囲端部と、上記
ダイパッドの半導体チップ載置領域よりも外側に位置し
上記第１の面と上記第２の面とを連通する複数の孔とを
備える。
【０００８】この場合において、上記ダイパッドの複数
の孔が当該ダイパッドの半導体チップ載置領域よりも外
側に位置することが好ましい。
【０００９】更に、上記ダイパッドの複数の孔が当該ダ
イパッドの各辺に沿って所定間隔で位置すること、特
に、ダイパッドの周囲端部の屈曲線上に位置することが
好ましい。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面に
沿って説明する。図１は、本発明の一実施形態に係るＴ
ＱＦＰタイプの半導体装置の断面図である。図におい
て、半導体装置１０は、リードフレームにより与えられ
る方形のダイパッド２０及びその周囲に延びる多数の導
体リード３０を含む。このリードフレームは、鉄・ニッ
ケル合金、銅を主成分とする合金等の金属材料からな
る。半導体集積回路チップ（以下、半導体チップ１１と
いう）は、その回路を形成した面（以下、主面という）
を上にして、上記ダイパッド２０上に接着層１２を介し
て固定される。
【００１１】半導体チップ１１の主面には、各辺に沿っ
て電極パッド１１ａの列が配置されている。導体リード
３０の半導体チップ１１寄りの端部はインナーリードと
呼ばれる。各導体リードのインナーリードは、各電極パ
ッド１１ａに対応して配置されている。対応するインナ
ーリードと電極パッド１１ａとは、ワイヤボンディング
により施される導体ワイヤ１３によって電気的に接続さ
れる。導体リード３０の外側の端部は、アウターリード
と呼ばれる。金属製リードフレームを用いた従来から知
られる一般的なパッケージにおける場合と同様に、本実
施形態においては、アウターリードは製造の最終工程
で、その先端が外部基板上へ接触できるようにパッケー
ジの実装面側に曲げられる。
【００１２】半導体装置１０は、製造の最終段階でトラ
ンスファーモールドによりパッケージングされる。パッ
ケージング材料である樹脂、すなわち樹脂パッケージ１
４は、半導体チップ１１、リードフレームにより与えら
れるダイパッド２０及び導体リード３０を封止し、半導
体装置１０の外形を形成する。ここで、上記ダイパッド
２０は、その下面２０ａが樹脂パッケージ１４から外へ
露出される。すなわち、ダイパッドの下面２０ａは、樹
脂パッケージ１４の下面と同一平面上で連続しており、
半導体装置１０の下面の一部を構成している。露出され
たダイパッド２０の面から半導体チップ１１の熱が外部
へ放出され、半導体装置１０の熱による故障や誤動作が
低減される。
【００１３】本実施形態において、上記ダイパッド２０
の周囲２１は、上方に屈曲され、更に該屈曲された位置
には、多数の孔２２が形成されている。図２及び図３
は、図１に示した半導体装置１０のダイパッド２０の詳
細を示したものであり、それぞれ平面図、図２のＡ−Ａ
線における断面図を示している。以下、図１と共にこれ
らの図を参照しつつ、ダイパッド２０の形状上の特徴に
ついて説明する。
【００１４】ダイパッド２０は、図２で示すように、そ
の四隅に腕２３を有する。腕２３は、リードフレームの
枠に対しダイパッド２０を支承するためのものであり、
導体リード３０と同様に、リードフレームの枠に向かっ
て延びている。腕２３は、多数の導体リード３０によっ
て形成する面よりも下方にダイパッド２０を支承するた
めに、図では示されていないが、途中で段階的に曲げら
れている。ダイパッドの周囲２１は、図３で特に明らか
なように、所定角度で上方に屈曲されている。ダイパッ
ドの周囲２１は、上記腕２３によって各辺で相互に分離
され、かつ各辺に沿って形成された溝２０ｂによってそ
の屈曲が所望の位置で容易できるようにされる。本発明
においては、上記ダイパッド２０の周囲２１を上方に屈
曲させたことによって、トランスファーモールドの段階
で、屈曲させた周囲２１の下側に樹脂が入り込むことが
重要である。この結果、ダイパッドの中央の領域は、樹
脂パッケージの外へ露出されるけれども、該周囲２１は
樹脂によって包囲され、樹脂パッケージに対するダイパ
ッド２０の一体性が強固なものとなる。一つの実施例で
周囲２１は、その各辺から0.4mmの位置で約30度上方に
屈曲されている。トランスファーモールドの際における
上記樹脂の安定した回り込みを保証するために、この屈
曲角は10〜40度程度が好ましい。
【００１５】上記ダイパッド２０の周囲には、更に多数
の孔２２が形成されている。本実施形態において各孔２
２は、周囲２１を屈曲した位置、すなわち屈曲線上に沿
って配置されている。すなわち、各孔２２は、ダイパッ
ド２０における半導体チップ１１の搭載領域の外側に配
置されている。図３で明らかなように、パッケージを構
成する樹脂は、上記屈曲線の位置まで至っているが、少
なくとも各孔２２の一部は、樹脂パッケージ１４から外
へ露出しており、これによってダイパッド２０の上面側
が孔２２を介してパッケージの外へ連通している。ダイ
パッド２０上に複数の孔２２を配置する目的は、半田リ
フロー時においてダイパッドの周囲からパッケージの下
面側に向けて生じることがあるクラックを抑えるためで
ある。半導体チップ１１とダイパッド２０の界面には、
通常、微量の水蒸気が存在し、半田リフロー時に、これ
が爆発することによりダイパッドと半導体チップの接合
を剥離するように作用するエネルギーが発生することが
ある。このエネルギーは、ダイパッドの面を高速で伝播
する。しかし、周囲を屈曲させた構造のダイパッドにお
いては上述のように周囲がパッケージの樹脂で包囲され
ているので、該エネルギーは逃げ場を失って、最短でパ
ッケージの外へ至ることができる樹脂の位置にクラック
を生じさせる。
【００１６】しかしながら、本実施形態においては、孔
２２がこのエネルギーをダイパッドの周囲に伝播させる
ことなく、パッケージの外部へ開放させる。ダイパッド
の面に生じたエネルギーは、ダイパッドの周囲に向けて
伝播するが、孔２２の位置に至ると、該孔を通ってパッ
ケージの外側に放出される。その結果、パッケージのク
ラックが効果的に防止される。孔２２を有さないダイパ
ッドを備えた半導体パッケージと、本実施形態に従い孔
２２を有するダイパッドを備えた半導体パッケージにつ
いて、パッケージクラックの評価を行った結果、前者に
ついては、３０個のサンプル中１０個のパッケージにつ
いてクラックが確認されたが、後者については、８０個
のサンプル中クラックが存在するパッケージは確認され
なかった。
【００１７】一つの実施例でダイパッド２０の一辺の長
さは、9.1mmで、各辺に沿って直径0.3mmの孔２２を６個
形成した。もっとも、孔２２は上述のように上記剥離エ
ネルギーをパッケージ外へ開放するために機能するもの
であるから、該孔がパッケージの下側に開放されたもの
であれば、その配置、形状、個数等は上記実施形態のも
のに限定されない。例えば、ダイパッドに形成される孔
は、その一部がパッケージの外側へ開放されるものであ
る限り、ダイパッドの周囲端部から中央に向けて延びる
切り欠き等であっても良い。
【００１８】以上のように、本実施形態に係る半導体装
置においては、ダイパッドの周囲２１を屈曲して樹脂パ
ッケージ内に位置させると共に、パッケージ外へ連通す
る複数の孔２２を形成した。これによって、ダイパッド
２０と樹脂パッケージ１４の一体性を強固にしつつ、ダ
イパッドの周囲から生じることがあるクラックの問題を
排除することができる。
【００１９】以上、本発明の実施形態を図面に沿って説
明した。本発明の適用範囲が、上記実施形態において示
した事項に限定されないことは明らかである。実施形態
においては、半導体チップを実装するダイパッドの構造
が重要である。半導体チップの実装方法（それがワイヤ
ボンディングによるか、フリップチップによるかな
ど）、導体リードの形状、配置、外部実装基板への実装
方法、ダイパッドが実装基板上のランドに対し、接合さ
れるものであるか、非接触のものであるかに拘わらず本
発明が適用可能であることは、当業者をして明らかであ
ろう。
【００２０】
【発明の効果】以上の如く本発明によれば、ダイパッド
をパッケージ樹脂の外側に露出させた構造の半導体装置
において、上記パッケージ樹脂とダイパッドとの界面の
接合強度を高め、該界面に起因するパッケージのクラッ
クを低減することができる。特に本発明においては、パ
ッケージ樹脂から露出されたダイパッドの位置に複数の
孔を設けているので、半田リフロー時においてダイパッ
ドと半導体チップの界面における水蒸気爆発により生
じ、その面を伝播する剥離エネルギーが、該孔を通って
パッケージの外側に放出される。このため、ダイパッド
の周囲に至る該エネルギーを小さくすることができ、そ
の部分におけるパッケージクラックの発生を一層低減す
る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＴＱＦＰタイプの半
導体装置の断面図である。
【図２】図１に示した半導体装置のダイパッドの平面図
である。
【図３】図２のＡ−Ａ線における断面図である。
【符号の説明】
１０ 半導体装置 １１ 半導体チップ １１ａ 電極パッド １２ 接着層 １３ 導体ワイヤ １４ 樹脂パッケージ ２０ ダイパッド ２０ａ 下面 ２０ｂ 溝 ２１ ダイパッドの周囲 ２２ 孔 ２３ 腕 ３０ 導体リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅原 則人 大分県速見郡日出町大字川崎字高尾4260 日本テキサス・インスツルメンツ株式 会社内 (56)参考文献 特開 平８−213536（ＪＰ，Ａ) 特開 平４−22162（ＪＰ，Ａ) 特開 平６−302754（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 上記半導体チップを載置するダイパッドと上記半導体チ
    ップの回路に電気的に接続される複数のリードとを有す
    るリードフレームと、 上記半導体チップを封止する樹脂パッケージと、 を有し、上記ダイパッドは、上記樹脂パッケージ内で上
    記半導体チップを載置する第１の面と、上記樹脂パッケ
    ージから外へ露出されて半導体装置の外形の一部を形成
    する第２の面と、上記第１の面側に屈曲されると共に上
    記樹脂パッケージ内に位置されている周囲端部と、上記
    ダイパッドの半導体チップ載置領域よりも外側に位置し
    上記第１の面と上記第２の面とを連通する複数の孔とを
    備える半導体装置。
  2. 【請求項２】 上記ダイパッドの複数の孔が当該ダイパ
    ッドの各辺に沿って所定間隔で位置する請求項１に記載
    の半導体装置。
  3. 【請求項３】 上記ダイパッドの複数の孔が当該ダイパ
    ッドの周囲端部の屈曲線上に位置する請求項２に記載の
    半導体装置。
  4. 【請求項４】 上記樹脂パッケージの樹脂が上記複数の
    孔内に充填されている請求項１、２又は３に記載の半導
    体装置。
  5. 【請求項５】 上記ダイパッドの複数の孔が直径0.2mm
    以上の円孔である請求項１、２、３又は４に記載の半導
    体装置。
  6. 【請求項６】 上記ダイパッドの各孔のピッチが1.4mm
    以下である請求項５に記載の半導体装置。
  7. 【請求項７】 上記ダイパッドの周囲端部の屈曲の角度
    が１０°〜４０°の範囲にある請求項１、２、３、４、
    ５又は６に記載の半導体装置。
JP15192799A 1999-05-31 1999-05-31 半導体装置 Expired - Fee Related JP3153809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15192799A JP3153809B2 (ja) 1999-05-31 1999-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15192799A JP3153809B2 (ja) 1999-05-31 1999-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2000340730A JP2000340730A (ja) 2000-12-08
JP3153809B2 true JP3153809B2 (ja) 2001-04-09

Family

ID=15529252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15192799A Expired - Fee Related JP3153809B2 (ja) 1999-05-31 1999-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3153809B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859700B1 (ko) * 2001-11-15 2008-09-23 페어차일드코리아반도체 주식회사 양호한 열방출을 위한 패드 노출형 반도체 패키지
JP2007328271A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp ミラー
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置

Also Published As

Publication number Publication date
JP2000340730A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
US8525322B1 (en) Semiconductor package having a plurality of input/output members
CN100576524C (zh) 引线框架、半导体封装及其制造方法
JPH0613502A (ja) 半導体集積回路チップ
WO1999028969A1 (en) Integrated circuit chip package and method of making the same
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR20030018642A (ko) 스택 칩 모듈
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
US6489667B1 (en) Semiconductor device and method of manufacturing such device
CN111477595B (zh) 散热封装结构和散热封装结构的制作方法
JP3153809B2 (ja) 半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
KR100362501B1 (ko) 반도체장치
KR100533761B1 (ko) 반도체패키지
JP2765606B2 (ja) 半導体パッケージ構造
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100328181B1 (ko) 플립칩이 스택된 패키지 및 그 제조방법
KR100337460B1 (ko) 반도체 장치
JPH10189819A (ja) 半導体装置及びその製造方法
JP3358697B2 (ja) 半導体パッケージ
JP2002217335A (ja) 半導体装置およびその製造方法
KR20030033476A (ko) 반도체패키지
KR20010003460A (ko) 칩 스캐일 패키지
KR20010060729A (ko) 반도체 패키지 및 제조 방법
KR20000028360A (ko) 반도체 장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010116

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees