CN100576524C - 引线框架、半导体封装及其制造方法 - Google Patents

引线框架、半导体封装及其制造方法 Download PDF

Info

Publication number
CN100576524C
CN100576524C CN200580046905A CN200580046905A CN100576524C CN 100576524 C CN100576524 C CN 100576524C CN 200580046905 A CN200580046905 A CN 200580046905A CN 200580046905 A CN200580046905 A CN 200580046905A CN 100576524 C CN100576524 C CN 100576524C
Authority
CN
China
Prior art keywords
chip
lead finger
lead
semiconductor
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580046905A
Other languages
English (en)
Other versions
CN101103460A (zh
Inventor
R·M·西纳加
N·坎苏拉特蒂
M·雅兹德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101103460A publication Critical patent/CN101103460A/zh
Application granted granted Critical
Publication of CN100576524C publication Critical patent/CN100576524C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体封装，包括具有芯片位置(4)和多个引线指(3)的引线框架(2)。每一引线指(3)包括位于内边缘中、提供芯片凹进(25)的切口(19)。所述半导体封装(12)还包括位于所述芯片凹进(25)内的半导体芯片(10)。半导体芯片(10)具有有源表面(17)，所述有源表面(17)具有多个芯片接触焊盘(16)，在每一芯片接触焊盘(16)上设置导电凸起(11)。引线指(3)的内部部分(13)突出到芯片位置(4)中，并通过导电凸起(11)电连接到芯片接触焊盘(16)。

Description

引线框架、半导体封装及其制造方法
技术领域
本发明涉及半导体封装，引线框架的提供以及包括所述引线框架的半导体封装。本发明还涉及无引线半导体封装以及用于制造引线框架和半导体封装的方法。
背景技术
已知现有的基于引线框架的有引线和无引线封装受到各种技术问题的影响。典型半导体封装的各种元件，例如半导体芯片、引线框架和铸模化合物之间的热膨胀系数的差异，在半导体封装内导致了挠曲和内部应力。其可能导致在不同材料之间的界面处形成裂缝和剥离。其又可能导致封装失效。
封装自身内存在的大量界面加剧了热膨胀系数差异的问题。例如，在半导体芯片和铸模化合物之间、半导体芯片与胶粘剂或管芯附着材料之间以及胶粘剂与引线框架之间都存在界面。
此外，已知的基于引线框架的封装的热散逸效率不够，尤其是对引线封装而言，因为由半导体芯片生成的热要经过长路径才能散逸。另一个已知的缺点是由封装的长导电通路导致的所谓的天线效应。所述电通路包括从半导体芯片到引线框架的引线的接触焊盘的接合线的长度以及从内部接触焊盘到安装所述封装的板的引线长度。天线效应是RF应用装置的特殊问题。
人们已经提出了多种方案来解决这些问题。为了降低热膨胀系数的失配，要仔细选择封装采用的材料。尽管这一方案可以降低失配，但是并不能完全消除失配。所采用的材料的成本也倾向于更高，这一点不利地提高了封装成本。
可以通过提供管芯桨或管芯焊盘暴露于封装的外表面内的封装来改善封装的热散逸。或者，如US 6,723,585中所公开的，避免了管芯焊盘的使用。可以通过控制半导体芯片和引线框架引线之间的接合线的长度来解决天线效应的问题。但是，线接合工艺的性质给接合线的最小长度以及接合线的环的高度带来了限制。因此，限制了这一方案可能带来的改进。
发明内容
本发明的目的在于提供一种避免现有技术方案的缺点的引线框架。
本发明的另一目的在于提供组装简单方便并且避免了上述缺点的基于引线框架的半导体封装。
本发明的另一目的在于提供所述引线框架的制造方法和组装所述半导体封装。
这些目的是通过独立权利要求的主题实现的。其他的优点源自于从属权利要求的主题。
本发明提供一种用于半导体封装的引线框架，所述引线框架包括芯片位置以及多个引线指(leadfinger)或引线。每一引线指具有内部部分和外部部分，并且该引线框架的每一引线指优选基本相同。
优选地，芯片位置大致位于引线框架的横向中心，引线指的外部部分横向包围所述芯片位置。引线指的内部部分突出到芯片位置之内。
每一引线指还包括位于内边缘中的切口。所述切口在所述引线指的幅面(breadth)上伸展。所述切口提供了内部部分的厚度小于外部部分的厚度的引线指。
在该多个引线指内设置切口提供了容纳半导体芯片的芯片凹进。所述芯片凹进具有基底和侧壁。所述切口的侧壁提供了所述芯片凹进的侧壁。所述切口的侧壁的高度大于将要在所述芯片凹进内安装的半导体芯片的厚度。所述引线指的外部部分的厚度大于所述半导体芯片的厚度。
选择所述引线指的空间布置以及所述切口的尺寸，以提供沿横向大于所述芯片位置的芯片凹进。因此，能够将所述半导体芯片容纳到所述芯片凹进内。
所述引线指的外部部分横向包围所述芯片位置。所述引线指的内部部分突出到所述芯片位置的区域之内，并至少部分地提供了芯片凹进的基底。
因此，根据本发明的引线框架的厚度大于半导体芯片的厚度。这样有利地降低了封装的总高度，因为半导体芯片被容纳在引线框架的厚度之内。
此外，引线框架的内部部分延伸到芯片位置之内，并且当在芯片凹进内安装芯片之后，所述内部部分位于该芯片的有源表面之上。这样有利地降低了半导体芯片与引线框架的引线之间的距离，这能够降低天线效应。
优选地，引线指的数量和横向布置对应于将要在引线框架上安装的半导体芯片的芯片接触焊盘的数量和横向布置。优选为每一芯片接触焊盘设置一个引线指。引线框架优选不包括管芯焊盘。这样进一步降低了最终的半导体封装的厚度，并改善了封装的热散逸特性。
优选地，所述多个引线指具有L形纵向截面。所述引线指的内部部分的厚度小于外部部分。所述芯片凹进的侧壁和基底优选基本上互相垂直。在该上下文中“基本上”用于包括从理想直角的小变化。这提供了其中能够可靠地安装半导体芯片的芯片凹进，因为从芯片到引线指的内部部分的距离是相对均匀的。
接触焊盘优选位于引线指的内部部分上。接触焊盘更优选位于面对所述芯片凹进的引线指的内部部分的表面上。所述芯片接触焊盘提供芯片凹进的基底的至少一部分。所述接触焊盘优选包括金属或金属合金。选择所述金属或金属合金，以有利地改善所述半导体芯片和所述引线指之间的电连接。
所述引线框架优选包括高纯度高导电性铜或铜合金、或者镍-铁合金。这为引线框架提供了良好的导电性。铜和铜合金以及镍-铁合金价格相对低廉，因而不会对封装的成本带来不必要的增加。
本发明还提供了包括多个根据前述引线框架的实施例之一的引线框架的引线框架带。有利地，引线框架带的制造能够实现在同一工艺步骤中制造多个引线框架，并且能够在批量或连续加工过程中同时组装多个封装。这降低了制造成本，并为引线框架提供了机械稳定的布置。
优选通过引线框架带内的单个封装位置提供引线框架。优选通过系杆将每一封装位置机械连接至引线框架带中的相邻引线框架或封装位置。所述系杆位于封装位置之间，即位于提供用于封装的引线框架的封装位置的部分的外围处。所述系杆不包括在封装的引线框架内。这一布置提供了机械稳定的带。因此，能够在引线框架带上更为可靠地组装所述封装，并降低了失效率。
优选按照行和列布置所述引线框架。这简化了封装的组装工艺，因为芯片放置的自动化以及芯片与引线框架之间的电连接的形成得到了简化。
本发明还涉及包括根据已经描述的实施例之一的引线框架的半导体封装。所述引线指的内部部分和外部部分均优选位于封装外壳之内，以提供无引线封装。
所述半导体封装还包括具有有源表面的半导体芯片，所述有源表面具有集成电路器件和多个芯片接触焊盘。所述芯片接触焊盘优选朝向芯片的外围边缘单行设置。
所述半导体芯片还具有不包括集成电路的无源表面。有利地，在所述无源表面上设置金属化层。这提高了从芯片发出的热散逸，并且能够将所述无源表面更容易地安装到诸如印刷电路板的外部衬底上。
所述芯片接触焊盘的数量和横向布置优选对应于封装位置的引线指的数量和横向布置。在芯片的有源表面上的每一接触焊盘上设置导电凸起(bump)。
所述半导体芯片位于引线框架的芯片凹进内，每一引线指的内部部分位于芯片接触焊盘之上。芯片接触焊盘通过导电凸起电连接至引线指。
因此，本发明的半导体封装提供了更薄的封装，因为半导体芯片被安装在引线框架的厚度之内。与已知的、包括位于芯片接触焊盘和沿横向位于芯片之外的引线指之间的接合线连接的引线框架封装相比，减小了芯片接触焊盘及其相应的引线指之间的距离。
在芯片接触焊盘上设置导电凸起能够实现采用倒装芯片技术将引线指电连接到芯片接触焊盘。有利地，引线指位于芯片的有源表面之上，因而不与有源表面的其他区域发生机械接触。因此，避免了与芯片的有源表面上的其他元件的不希望有的电接触。
所述导电凸起优选包括金属或金属合金，更优选包括金或金合金。金具有良好的导电性，并且易于采用已知的球焊或楔焊技术淀积。因此，简化了制造工艺，并降低了成本。或者，所述导电凸起包括焊料。焊料凸起在半导体封装中应用广泛，因此可以将其容易地用到本发明的封装中，而不会显著提高启动成本。
优选地，所述封装还包括位于所述导电凸起和所述引线指的内部部分之间的粘合装置。这避免了采用高温焊接或扩散接合工艺将引线指机械附着于并电连接至导电凸起。因此，能够避免采用高温，这减少了对半导体芯片的器件造成损害的可能性。
所述粘合装置优选在芯片接触焊盘和引线指之间提供导电通路。所述封装中的引线指和芯片接触焊盘优选互相电隔离。这一布置提供了从一个芯片接触焊盘到其相应的引线的所需导电通路。同时，避免了引线指与芯片接触焊盘之间的不希望有的短路。
所述粘合装置有利地具有环的形式，所述环更优选沿横向具有与所述芯片基本相同的形状，例如方形。所述环的外部横向尺寸优选不大于所述芯片的横向尺寸，并且因而不大于所述芯片位置。
粘合装置的单个环位于封装中的每一导电凸起和接触焊盘之间。这能够通过封装中的单个元件提供所述粘合装置，并避免了单独在每一凸起和引线指之间设置粘合剂的必要。因此，简化并加速了组装工艺。
有利地，所述粘合装置包括胶带。胶带的优点在于它易于被切割以形成具有预期尺寸和形状的环。如果半导体芯片沿横向为方形，那么设置横向上为方形的环，其中外侧沿横向稍微小于所述芯片。所述环的宽度使得所述胶带的内侧大致位于所述引线指的内部部分的内侧之下。只在封装内需要它的地方提供粘合装置。因此降低了材料成本。胶带还具有其易于施加到封装上的优点。
有利地，所述胶带为各向异性导电带。这样的胶带提供了垂直贯穿胶带的厚度的导电通路，以在导电凸起和引线指之间提供导电通路，但是不会在胶带平面内水平地提供导电通路，从而使引线指和凸起保持相互电隔离。
各向异性导电带有利地以便于制造、便于应用于封装的形式提供了所需的电导。因此，进一步降低了封装组件的成本。
所述凹进优选具有使半导体芯片的无源表面与引线指的外部部分的底表面基本上共面的深度。这通过提供深度大约等于半导体芯片、凸起和粘合装置的组合或总厚度的凹进来实现。
这一布置能够使芯片的无源表面和引线指的外部部分的底表面提供半导体封装的外表面的一部分。因此，能够通过这些表面将所述封装可靠地安装到诸如印刷电路板的外部衬底上。这是特别有利的，因为改善了芯片的热散逸。
所述半导体封装还包括至少部分地封装半导体芯片的有源表面并基本上填充芯片凹进的封装材料。引线指的上表面也被铸模材料或化合物的薄层覆盖。在该上下文中采用“上表面”表示这样的表面，该表面面向远离芯片凹进的方向，并且当封装安装于板上时，其远离该板面向上方。
优选地，芯片的无源表面、引线指的外部部分的底表面和引线指的外侧面保持没有铸模材料，并且与半导体封装的外表面一起形成公共表面。引线指的外部部分的底表面提供了封装的外部接触区域的外部。这提供了无引线半导体封装，进一步降低了导电通路的长度和天线效应。
因此，所述封装材料为芯片的有源表面以及芯片和引线指之间的精细(delicate)电连接提供了保护免受机械损伤和环境的影响。但是，设置在封装的底部和侧上的引线指的外表面以及芯片的无源表面保持可接近，以便将所述封装可靠地安装到所述板上。
本发明还涉及制造引线框架的方法。这优选通过制造引线框架带实施。首先提供金属箔。所述金属箔的厚度大于将要安装到引线框架上的半导体芯片的厚度。这使得形成于引线框架的一侧中的芯片凹进内能够容纳所述芯片。
之后，在所述金属箔中形成多个封装位置，以形成引线框架带。每一封装位置优选基本上是相同的。这有利地实现了在批量或连续加工过程中在引线框架带上组装多个封装，降低了制造成本。
通过系杆对引线框架带中的相邻封装位置机械连接。所述系杆形成了围绕每一封装位置的框架。这确保了引线框架带内的封装位置的机械鲁棒性，并且能够允许采用自动化设备在引线框架带上组装封装并在组装工艺的不同阶段之间自动传送引线框架带。
每一封装位置包括优选大致位于封装位置的横向中央的芯片位置。还在每一封装位置内形成多个引线指，每一引线指具有内部部分和外部部分。所述引线指与系杆结合，并从系杆朝向封装位置的横向中心以及由此朝向芯片位置向内突出。
之后，跨越引线指的幅面在封装位置的每一引线指的内边缘中形成切口。封装位置的每一引线指中的切口建立了用于容纳半导体芯片的芯片凹进。所述芯片凹进具有基底和侧壁。
所述芯片凹进沿横向大于芯片位置，因而能够沿横向将所述芯片容纳到所述芯片凹进之内。所述引线指的外部部分横向包围所述芯片凹进，所述引线指的内部部分突出到所述芯片位置之内，并至少部分地提供所述芯片凹进的基底。
优选地，形成引线指中的切口使得所述多个引线指具有L形纵向截面。因此，所述芯片凹进的侧壁和基底基本上互相垂直。
有利地，在引线指的内部部分上淀积导电层，以形成接触焊盘。在引线指的内部部分的表面上设置接触焊盘，所述表面面向芯片凹进中，并因此朝下面向封装的底部，所述封装安装到印刷电路板上。所述接触焊盘形成了芯片凹进的基底的一部分。
通过冲压、切割或蚀刻工艺在金属箔内形成封装位置，并由此形成该多个引线指和系杆，以形成引线框架带。这些技术是本领域的公知技术，并且简单快捷。因此，降低了制造成本。
优选地，通过磨铣或蚀刻工艺形成每一引线指中的切口，并由此形成芯片凹进。这些技术也是公知的且被广泛使用，因而不会由于设置芯片凹进而大大提高引线框架带的制造成本。
优选通过真空淀积工艺或电淀积工艺淀积接触焊盘，所述接触焊盘优选包括金属或金属合金。所述接触焊盘还可以包括两个或更多层的不同金属。这些方法被广泛用于金属接触焊盘的淀积。
在本发明的引线框架带中，由于接触焊盘位于所述凹进的基底上，因而有利地采用电淀积，因为电淀积技术的优点在于衬底(在该情况下为引线框架带)的形状不会对所淀积的涂层的质量造成极大的不利影响。因此，能够简单且快速地在凹进的基底处淀积高质量的接触焊盘。
本发明还涉及组装半导体封装的方法。首先，提供根据前述实施例之一的引线框架带。
提供具有包括集成电路器件的有源表面和无源表面的半导体芯片。所述半导体芯片还具有位于其有源表面上的多个芯片接触焊盘，所述芯片接触焊盘优选朝向所述有源表面的外围边缘或区域设置成单行。所述芯片接触焊盘的数量和横向布置优选对应于封装位置或引线框架的引线指的数量和横向布置。之后，在每一芯片接触焊盘上形成导电凸起。
之后，在所述引线框架带的封装位置中的芯片凹进内安装半导体芯片。安装所述芯片使得所述引线指的内部部分位于对应的芯片接触焊盘之上。因此，芯片的有源表面面对引线指的内部部分。
之后，通过导电凸起将芯片接触焊盘电连接到其相应的引线指。
优选地，所述的组装半导体封装的方法包括另一步骤：将粘合装置置于导电凸起和引线指的内部部分之间。采用粘合装置使芯片附着于引线框架的优点在于能够避免采用焊料或扩散结合步骤。这减少了典型的回流焊或扩散接合工艺中所需的高温可能对所采用的半导体芯片的器件造成的损伤。
所述粘合装置可以附着于位于半导体芯片上的导电凸起。这一方法的优点在于能够将粘合装置更为精确地放置在所述凸起上。
或者，可以将所述粘合装置放置在面向所述芯片凹进并形成了所述芯片凹进的基底的一部分的表面上的引线指的内部部分上。这一方法的优点在于，所述粘合装置附着于相对平的表面。另外，在将粘合装置附着到引线指时可以施加更大的压力，这能够改善连接。
所述粘合装置优选在芯片接触焊盘和引线指的内部部分之间提供导电通路。这能够允许从封装的外部通过引线指访问芯片内的集成电路器件。但是，封装位置的引线指是利用粘合装置相互电隔离的。这消除了在引线指之间，并且因此在芯片接触焊盘之间的不希望有的短路。
有利地，以单个环的形式应用所述粘合装置，所述环在每一封装位置内位于每一导电凸起和引线指的内部部分之间。这是有利的，因为能够在同一工艺步骤中施加用于封装内的所有引线指的粘合装置并且所述粘合装置通过单个元件来提供。
所述粘合装置优选包括胶带。可以容易地对胶带进行切割，以形成所需的形状，并且可以将其容易地施加到引线指或凸起上。
有利地，所述胶带为各向异性导电带。所述各向异性导电带提供了贯穿所述带的厚度的导电通路，但是水平地(即在所述带的平面内)没有提供导电通路。于是，所述各向异性导电带提供了从芯片接触焊盘到引线指的电接触，但是引线指保持相互电隔离。这具有的优点在于，能够在单个简单的步骤中施加于所有的接触或引线指的单个带提供了所需的导电通路。
优选地，将所述半导体芯片安装到所述芯片凹进内，使得所述芯片的无源表面和所述引线指的外部部分的底表面基本上共面。因此，将所述半导体芯片容纳到所述凹进的体积内。所述芯片的无源表面和所述引线指的外部部分的底表面基本上共面是有利的，因为这些表面然后能够可靠地形成所述封装的外部底表面的部分。由此提供了无引线封装。能够将所述封装可靠地安装到诸如印刷电路板的外部衬底上。
优选地，所述导电凸起通过球焊或楔焊技术形成于所述芯片接触焊盘上。这些技术是公知的并且能够自动执行。这降低了包括凸起的芯片的制造成本。
一种组装所述封装的方法优选包括下述另外的步骤。在将半导体芯片安装并电连接于引线框架带的每一封装位置中之后，对每一封装位置进行封装或超模压(over-molded)。
通过铸模材料封装所述芯片的有源表面、芯片凹进和引线指的上表面。适当的封装或铸模材料是本领域中公知的。芯片的无源表面、引线指的外部部分的底表面和引线指的外侧面保持没有铸模材料。这些表面提供半导体封装的外表面的至少一部分。
有利地，可以采用诸如模制或球顶技术的已知技术封装每一封装位置。
最终，通过去除系杆将各个封装与引线框架带隔离。分离所述封装，使得所述引线指的外部部分的外侧面大致与所述铸模或封装材料的侧面共面。这形成了半导体封装的侧面并提供无引线半导体封装。
优选通过冲压或切割技术将所述封装位置与所述引线框架带分离。这些技术也是广泛应用的技术，因而不会极大提高制造成本。
可以通过贯穿所述铸模材料和系杆或者引线指的最外部部分进行切割或冲压而分离所述封装。或者，可以采用其中更为精密地确定封装的外部尺寸的模制技术。在这种情况下，仅切割引线指和/或系杆的金属。
总而言之，本发明的封装和引线框架不包括管芯踏板(diepaddle)或管芯焊盘。这减少了封装内的界面数量，并由此降低了由材料的不同热膨胀系数引起的封装内的界面应力。
由于从封装暴露了半导体芯片的无源表面或背侧，因而缩短了热散逸路径，并且能够更为有效地散热。可以将所述封装直接安装到板上，并且可以使芯片产生的热量从该芯片直接散逸到所述板上。
采用延伸到引线框架的芯片位置之内并通过导电凸起连接到半导体芯片的引线指缩短了电通路。这又降低了天线效应，其对RF器件尤为有利。
本发明的引线框架和封装的另一个优点在于提供了具有非常薄的轮廓的封装。所述封装可以具有小于大约0.5mm的厚度。之所以能够实现这一目的是因为将芯片安装在了引线框架本身的凹进内。因此，将所述芯片安装到引线框架的厚度之内。
此外，通过诸如导电凸起的倒装芯片技术或者通过金属凸起和粘合剂将芯片安装到引线框架。由于未采用接合线进行电连接，因此接合线的环路所需的高度一定不再被容纳在所述封装的厚度中。因此，通过采用倒装芯片技术减小了封装的高度或轮廓。
附图说明
现在将参考附图描述本发明的实施例。
图1示出了引线框架带的一部分的顶视图，
图2示出了包括图1的引线框架带的引线框架的半导体封装的底视图，以及
图3示出了沿图2的半导体封装的A-A线的截面图。
具体实施方式
图1示出了包括多个封装位置2的引线框架带1的一部分的顶视图。在图1所示的该部分内示出了四个封装位置2。每一封装位置2基本相同，并且基本上沿横向为方形。封装位置2在引线框架带1内按行和列布置，并且具有方格网配置。
每一封装位置2包括多个横向包围芯片位置4的引线指3。芯片位置4大致位于封装位置2的横向中心。每一封装位置2通过具有方格网配置的系杆5物理连接至与其相邻者。
引线指3从系杆5向内朝向每一封装位置2的中心突出。在图1所示的例子中，每一封装位置2的四个侧中的每一个包括五个大致位于每一侧的横向中央的引线指3。这些引线指3彼此大致相等地间隔。
每一引线指3的内部部分包括接触焊盘6。接触焊盘6典型地包括适当的金属层，以便改善引线指3与接触装置的材料之间的接合，所述接触装置将安装在芯片位置4中的半导体芯片电连接至引线指3。
在半导体封装的组件中采用了引线框架带1。因此，图1还在引线框架带1的每一封装位置2内示出了构成本发明的半导体封装的其他元件的横向位置。
提供具有基本上为方形环圈的形状的胶带7。通过两条同心虚线8示出了胶带7的位置。胶带位于接触焊盘6上。包括所述环的带的宽度稍微小于接触焊盘6的宽度。
通过实线9示出了每一封装位置2内的芯片位置4的位置。芯片位置4具有基本上与将要安装于所述封装内的半导体芯片10相同的横向尺寸。芯片位置4沿横向大于每一封装位置2的相对的引线指3之间的距离。因此，包括接触焊盘6的引线指3的内部部分的至少一部分位于芯片位置4的区域内。
半导体芯片10基本上位于每一封装位置2的横向中心。如实线9所示的芯片位置4的边缘以及由此半导体芯片10的侧面所处的横向位置稍微处于接触焊盘6和引线指3的外部部分之间的界面之内。
图1还示出了半导体芯片10和引线指3之间的接触装置的位置，根据本发明，其包括导电金凸起11。金凸起11位于每一引线指3的接触焊盘6上。
在引线框架带1上组装了多个封装之后，每一封装位置2中有一个封装12，典型地通过切割或冲压工艺去除系杆5，以将封装12与引线框架带1分离。因此，系杆5不包括在半导体封装之内，并且在示出了半导体封装12的图2中看不到。
图2示出了采用图1的引线框架带1组装的半导体封装12的底视图。因此，封装12包括引线框架带1的单个封装位置2的引线指3。已经去除了系杆5。
通过相同的附图标记表示基本上与图1所示的相同的半导体封装12的部分，并且没有必要再对其加以说明。
半导体封装12包括位于芯片位置4内的半导体芯片10。芯片位置4和半导体芯片10基本位于封装12的横向中心。半导体芯片10被多个引线指3横向包围。在这一实施例中，半导体芯片10的四个侧中的每一个包括五个引线指3。包括接触焊盘6的引线指3的内部部分13突出到芯片位置4中，其由虚线示出。引线指3的内部部分13位于半导体芯片10的有源表面之上。
具有基本上为方形的横向截面的胶带7的环位于每一引线指3的接触焊盘6上。因此，胶带7的环沿横向小于半导体芯片10，并且也位于芯片位置4的区域之内。半导体芯片10通过金凸起11电连接到胶带7和引线指3的接触焊盘6。金凸起11位于引线指13的内部部分13上的每一接触焊盘6上。将参考图3对这一布置予以更为详细的说明。
将半导体芯片10和引线指3嵌入到铸模材料14中，以形成半导体封装12。引线指3的外部部分15的下表面20与铸模材料14的底表面23共面。引线指3的外部部分15的下表面20提供了封装12的外部接触区域。在图3中能够更清晰地看到引线指3和半导体芯片10的相对位置。
图3用沿图2的A-A线的截面图示出了半导体封装12。
半导体封装12包括大致位于封装12的横向中心的半导体芯片10。半导体芯片10包括多个位于其上表面上、朝向所述上表面的外围的芯片接触焊盘16。因此，包括芯片接触焊盘16的上表面是半导体芯片10的有源表面17，并且因此相对的表面是半导体芯片10的无源表面18。芯片接触焊盘16在有源表面17的每一边缘的外围区中设置成单行。
芯片接触焊盘16的数量和横向布置对应于封装12的引线指3的数量和横向布置。因此，在该实施例中，芯片10包括沿芯片10的四个侧中的每一个布置的五个芯片接触焊盘16。
金凸起11位于每一芯片接触焊盘16上。胶带7位于每一金凸起11上，在本发明的这一实施例中，胶带7包括各向异性导电胶带。在这一截面图中可以看到多个引线指3中的两个。每一引线指3的内部部分13位于半导体芯片10的有源表面17上的芯片接触焊盘16之上。
每一引线指3的外部部分15比位于半导体芯片之上的内部部分13厚。引线指3的外部部分15的上表面和引线指3的内部部分13的上表面基本上共面。因此，每一引线指3包括位于其底表面20的向内面对的边缘中的切口19。切口19在引线指3的幅面上延伸。因此，每一引线指3具有L形纵向截面。
引线指3的外部部分15的底表面20提供了半导体封装12的外部接触区域的外部，并且基本上处于与封装12的外部底表面以及半导体芯片10的无源表面18相同的平面内。因此，半导体封装12为无引线封装。
引线指3的内部部分13位于半导体芯片10的有源表面17之上并附着于胶带7。接触焊盘6位于引线指3的突出的内部部分13的下侧表面上。因此，每一引线指3通过胶带7以及金凸起11电连接到芯片接触焊盘16。
位于每一引线指3中的切口19的高度基本上与半导体芯片10、金凸起11和胶带7的组合高度或总高度相同。切口19的宽度使得半导体芯片10适合于封装位置2的两个相对的引线指3的外部部分15的内部垂直壁21之内。
引线指3的内部垂直壁21和引线指的突出的内部部分13提供了大致位于每一封装位置2的横向中心的凹进25。芯片凹进25具有侧壁21和基底26。芯片凹进25沿横向大于芯片位置4，并由此大于半导体芯片10。突出到芯片位置4之内的引线指3的内部部分13提供了芯片凹进25的基底26。因此，接触焊盘6提供芯片凹进25的基底26的至少一部分。
因此，芯片凹进25沿横向大于半导体芯片10，并且具有大于芯片10的厚度的深度。因此，凹进25的深度基本上与半导体芯片10、金凸起11和胶带7的厚度相同。因此，引线指3的外部部分15的厚度大于半导体芯片10的厚度。因此，该半导体芯片被容纳在设置于引线框架中的芯片凹进25内。
半导体封装12还包括封装或铸模材料14，其覆盖引线指3的上表面，并且基本上填充了形成于引线指3、半导体芯片10的侧面22以及引线指3的外部部分15的内侧壁21之间的空间。引线指3的底表面20、铸模材料14的底表面23以及半导体芯片10的无源表面18基本上共面，并且提供了半导体封装12的外部底表面。引线框架以及由此半导体封装12不包括管芯焊盘。
因此，从半导体封装12暴露引线指3的底表面20。引线指3的外侧面24以及半导体芯片10的无源表面18也保持没有铸模材料14，并且从半导体封装12露出。引线指的外侧面24基本上处于与半导体封装12的外侧面相同的平面内。
胶带7是电各向异性的，并在半导体芯片10的芯片接触焊盘16与各个引线指3之间垂直地提供导电通路。但是，胶带7沿水平方向(即在胶带的平面内)没有提供导电通路。因此，即使胶带7与半导体封装12的所有引线指3物理连接，引线指3也能够保持相互电隔离。
由于胶带7能够为每一封装位置2的引线指3提供机械支持，但是不电连接半导体封装12的该多个引线指3，因而各向异性导电带尤其有利。因此，芯片接触焊盘16也能够保持相互电隔离。
附图标记
1引线框架带
2封装位置
3引线指
4芯片位置
5系杆
6接触焊盘
7胶带
8胶带位置
9芯片位置的边缘
10半导体芯片
11金凸起
12半导体封装
13引线指的内部部分
14铸模材料
15引线指的外部部分
16芯片接触焊盘
17有源表面
18无源表面
19切口
20引线指的底表面
21凹进的内侧壁
22半导体芯片的侧面
23铸模材料的底表面
24引线指的外侧面
25芯片凹进
26芯片凹进的基底

Claims (18)

1.一种半导体封装(12)，包括：
引线框架(2)，其包括：芯片位置(4)；和多个引线指(3)，每一引线指(3)具有内部部分(13)和外部部分(15)，其中每一引线指(3)包括处于内边缘中、提供容纳半导体芯片(10)的芯片凹进(25)的切口(19)，所述芯片凹进(25)具有基底(26)和侧壁(21)，所述芯片凹进(25)沿横向大于所述芯片位置(4)，和所述引线指(3)的所述内部部分(13)突出到所述芯片位置(4)中，并至少部分地提供所述芯片凹进(25)的所述基底(26)；
具有有源表面(17)和无源表面(18)的半导体芯片(10)，所述有源表面(17)具有多个芯片接触焊盘(16)；
设置于每一接触焊盘(16)上的导电凸起(11)；
其中，所述半导体芯片(10)位于所述芯片凹进(25)中，并且
其中，所述引线指(3)的所述内部部分(13)位于所述芯片接触焊盘(16)之上，并且
其中，所述芯片接触焊盘(16)通过所述导电凸起(11)电连接至所述引线指(3)；
该封装是无引线封装；
该封装还包括覆盖引线指的上表面的铸模材料并且基本填充在引线指、半导体芯片的侧面和引线指的外部部分的内侧壁之间形成的空间；
引线指的底表面、铸模材料的底表面和半导体芯片的无源表面共面。
2.根据权利要求1所述的半导体封装(12)，其特征在于
所述导电凸起(11)包括金或金合金或者焊料。
3.根据权利要求1或2所述的半导体封装(12)，其特征在于
所述封装(12)还包括位于所述导电凸起(11)和所述引线指(3)的所述内部部分(13)之间的粘合装置(7)。
4.根据权利要求1所述的半导体封装(12)，其特征在于
所述粘合装置(7)在所述芯片接触焊盘(16)和所述引线指(3)之间提供导电通路，所述引线指(3)相互电隔离。
5.根据权利要求1所述的半导体封装(12)，其特征在于
所述粘合装置(7)具有环(8)的形式，所述环(8)在所述封装(12)内位于每一所述导电凸起(11)和所述引线指(3)之间。
6.根据权利要求1所述的半导体封装(12)，其特征在于
所述粘合装置(7)包括胶带。
7.根据权利要求6所述的半导体封装(12)，其特征在于
所述胶带(7)为各向异性导电带。
8.根据权利要求1-7中的一项所述的半导体封装(12)，其特征在于
所述半导体芯片(10)的所述无源表面(18)和所述引线指(3)的所述外部部分(15)的所述底表面(20)共面。
9.根据权利要求1所述的半导体封装(12)，其特征在于
所述封装(12)还包括至少部分地封装所述半导体芯片(10)的所述有源表面(17)、所述芯片凹进(25)和所述引线指(3)的上表面的封装材料(14)，并且其中所述芯片(10)的所述无源表面(18)、所述引线指(3)的所述外部部分(15)的所述底表面(20)以及所述引线指(3)的所述外侧面(24)提供所述半导体封装(12)的所述外表面的至少一部分。
10.一种组装半导体封装(12)的方法，包括以下步骤：
提供引线框架带(1)，其包括引线框架(2)，该引线框架包括：芯片位置(4)；和多个引线指(3)，每一引线指(3)具有内部部分(13)和外部部分(15)，其中每一引线指(3)包括处于内边缘中、提供容纳半导体芯片(10)的芯片凹进(25)的切口(19)，所述芯片凹进(25)具有基底(26)和侧壁(21)，所述芯片凹进(25)沿横向大于所述芯片位置(4)，和所述引线指(3)的所述内部部分(13)突出到所述芯片位置(4)中，并至少部分地提供所述芯片凹进(25)的所述基底(26)；
提供具有有源表面(17)和无源表面(18)的半导体芯片(10)，所述有源表面(17)具有多个芯片接触焊盘(16)；
在每一芯片接触焊盘(16)上形成导电凸起(11)；
在所述芯片凹进(25)中安装所述半导体芯片(10)，所述引线指(3)的所述内部部分(13)位于所述芯片接触焊盘(16)之上；以及
通过所述导电凸起(11)将所述芯片接触焊盘(16)电连接至所述引线指(3)。
11.根据权利要求10所述的组装半导体封装(12)的方法，还包括下述步骤：
将粘合装置(7)置于所述导电凸起(11)和所述引线指(3)的所述内部部分(13)之间。
12.根据权利要求10或11所述的组装半导体封装(12)的方法，其特征在于
所述粘合装置(7)在所述芯片接触焊盘(16)和所述引线指(3)的所述内部部分(13)之间提供导电通路，所述引线指(3)相互电隔离。
13.根据权利要求10所述的组装半导体封装(12)的方法，其特征在于
以环(8)的形式设置粘合装置(7)，所述环(8)在每一封装位置(2)内设置于每一所述导电凸起(11)和所述引线指(3)的内部部分(13)之间。
14.根据权利要求10所述的组装半导体封装(12)的方法，其特征在于
所述粘合装置(7)包括胶带。
15.根据权利要求14所述的组装半导体封装(12)的方法，其特征在于
所述胶带(7)包括各向异性导电带。
16.根据权利要求10所述的组装半导体封装(12)的方法，其特征在于
将所述半导体芯片(10)安装到所述芯片凹进(25)中，使得所述半导体芯片(10)的所述无源表面(18)和所述引线指(3)的所述外部部分(15)的所述底表面(20)共面。
17.根据权利要求10所述的组装半导体封装(12)的方法，其特征在于
所述导电凸起(11)通过球焊或楔焊技术形成于所述芯片接触焊盘(16)上。
18.根据权利要求10所述的组装半导体封装(12)的方法，还包括下述步骤：
用铸模材料(14)封装所述半导体芯片(10)的所述有源表面(17)、所述芯片凹进(25)和所述引线指(3)的上表面，使所述(10)的所述无源表面(18)、所述引线指(3)的所述外部部分(15)的所述底表面(20)以及所述引线指(3)的所述外侧面(24)没有所述铸模材料(14)；通过去除系杆(5)将所述封装(12)与所述引线框架带分离。
CN200580046905A 2005-01-20 2005-01-20 引线框架、半导体封装及其制造方法 Expired - Fee Related CN100576524C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2005/000143 WO2006077452A1 (en) 2005-01-20 2005-01-20 Leadframe, semiconductor package and methods of producing the same

Publications (2)

Publication Number Publication Date
CN101103460A CN101103460A (zh) 2008-01-09
CN100576524C true CN100576524C (zh) 2009-12-30

Family

ID=34960092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580046905A Expired - Fee Related CN100576524C (zh) 2005-01-20 2005-01-20 引线框架、半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US7635910B2 (zh)
CN (1) CN100576524C (zh)
WO (1) WO2006077452A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
US8139362B2 (en) 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US7688172B2 (en) 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US8631560B2 (en) 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8283772B1 (en) 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US7939372B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Semiconductor device packaging using etched leadfingers
US7939371B1 (en) 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using an interposer
US7920042B2 (en) 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US7955868B2 (en) 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US8133529B2 (en) 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
US8018315B2 (en) * 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US7952459B2 (en) 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US20090162976A1 (en) * 2007-12-21 2009-06-25 Kuan-Hsing Li Method of manufacturing pins of miniaturization chip module
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9054086B2 (en) 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8339802B2 (en) 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) * 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US8266793B2 (en) 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8698463B2 (en) 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US9548714B2 (en) 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8415779B2 (en) * 2010-04-13 2013-04-09 Freescale Semiconductor, Inc. Lead frame for semiconductor package
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
CN102800642A (zh) * 2011-05-25 2012-11-28 力成科技股份有限公司 具有导线架式接触指的多芯片封装构造
EP2884242B1 (en) * 2013-12-12 2021-12-08 ams International AG Sensor Package And Manufacturing Method
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
CN109100630B (zh) * 2018-08-23 2020-06-19 重庆市嘉凌新科技有限公司 二极管检测装置
NL2027540B1 (en) * 2021-02-11 2022-09-12 Sencio B V Semiconductor Lead-on-Chip Assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
US6212079B1 (en) * 2000-06-30 2001-04-03 Power Integrations, Inc. Method and apparatus for improving efficiency in a switching regulator at light loads
US6587357B1 (en) * 2000-11-08 2003-07-01 Semiconductor Components Industries Llc Method and apparatus for providing integrated low power self-supply in switched mode power supplies
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
KR100781149B1 (ko) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package

Also Published As

Publication number Publication date
US7635910B2 (en) 2009-12-22
CN101103460A (zh) 2008-01-09
US20080258274A1 (en) 2008-10-23
WO2006077452A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN100576524C (zh) 引线框架、半导体封装及其制造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
CN101165866B (zh) 一种集成电路封装体及其制造方法
US7595551B2 (en) Semiconductor package for a large die
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
US4974057A (en) Semiconductor device package with circuit board and resin
US6703696B2 (en) Semiconductor package
US6574107B2 (en) Stacked intelligent power module package
TWI495082B (zh) 多層半導體封裝
US6764880B2 (en) Semiconductor package and fabricating method thereof
US9159588B2 (en) Packaged leadless semiconductor device
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20070114677A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
WO1999028969A1 (en) Integrated circuit chip package and method of making the same
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP2001177007A (ja) 半導体装置及びその製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
JP2814006B2 (ja) 電子部品搭載用基板
KR101688079B1 (ko) 반도체 패키지 및 이의 제조 방법
US20060081969A1 (en) Package structure module of bump posited type lead frame
TWI420626B (zh) 封裝結構與封裝製程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20210120