TWI420626B - 封裝結構與封裝製程 - Google Patents

封裝結構與封裝製程 Download PDF

Info

Publication number
TWI420626B
TWI420626B TW098122247A TW98122247A TWI420626B TW I420626 B TWI420626 B TW I420626B TW 098122247 A TW098122247 A TW 098122247A TW 98122247 A TW98122247 A TW 98122247A TW I420626 B TWI420626 B TW I420626B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
package structure
inner lead
lead portion
wafer
Prior art date
Application number
TW098122247A
Other languages
English (en)
Other versions
TW201103108A (en
Inventor
Chih Cheng Chien
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098122247A priority Critical patent/TWI420626B/zh
Priority to US12/689,487 priority patent/US8399967B2/en
Publication of TW201103108A publication Critical patent/TW201103108A/zh
Application granted granted Critical
Publication of TWI420626B publication Critical patent/TWI420626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝結構與封裝製程
本發明是有關於一種封裝結構與封裝製程，且特別是有關於一種具有良好的製程相容性與系統整合能力的封裝結構與封裝製程。
縮小積體電路元件產品之體積一直是電子製造業上長久以來的目標之一。產品體積的縮小意味著生產成本的降低，也表示訊號之傳輸路徑的縮短，同時帶來產品性能提高的優點。
影響積體電路元件體積的關鍵因素之一，則在於封裝技術的改善。現今以導線架(leadframe)為晶片承載器(carrier)之封裝方式，仍是相當普及和廣泛應用的技術。四方扁平封裝(Quad Flat Package,QFP)結構即是常見之例。
隨著製程能力的提升，多晶片系統整合已成為現今封裝技術的發展主流。然而，由於晶片線路的積集度提高，每一晶片所需的輸入/輸出接點數也逐漸增加。以習知導線架作為承載器的四方扁平封裝結構所能提供的引腳數量與佈局已不符需求，也間接限制了四方扁平封裝結構的相容性與系統整合能力。
本發明提供一種封裝結構，係採用整合了導線架與線路基板的承載器，以提供良好的相容性與系統整合能力。
本發明提供一種封裝結構，具有良好的散熱能力。
本發明提供一種封裝結構，可有效防止形成封裝膠體過程中的溢膠現象，維持良好的製程良率。
本發明更提供了製作前述封裝結構的封裝製程。
為具體描述本發明之內容，在此提出一種封裝結構，包括一線路基板、至少一晶片、多個引腳以及一封裝膠體。線路基板具有相對的一第一表面與一第二表面，其中線路基板在第一表面上具有多個接點。晶片配置於線路基板的第二表面上，並電性連接至線路基板。所述多個引腳配置於線路基板的第二表面外圍上，以圍繞晶片。每一引腳具有一內引腳部以及一外引腳部，且每一引腳經由其內引腳部電性連接至線路基板。封裝膠體包覆線路基板、晶片與每一引腳的內引腳部，並且暴露出線路基板的第一表面以及每一引腳的外引腳部，其中封裝膠體的上表面與線路基板的第一表面共平面。
在本發明之一實施例中，內引腳部具有一第一載部與一第二載部。內引腳部的第一載部配置於線路基板的第二表面外圍上，而第二載部連接於第一載部與外引腳部之間。
在本發明之一實施例中，前述內引腳部之第一載部與第二載部具有一高度差。
在本發明之一實施例中，封裝結構更包括一散熱片，其埋置於封裝膠體內部，並且接觸引腳的內引腳部。
在本發明之一實施例中，前述散熱片為框形，並且圍繞線路基板。
在本發明之一實施例中，封裝結構更包括至少一第一銲線與至少一第二銲線。每一第一銲線電性連接所對應的引腳的內引腳部與線路基板，每一第二銲線電性連接晶片與線路基板。
在本發明之一實施例中，第一銲線與第二銲線的材質包括金、銀、銅、鋁或其合金。
在本發明之一實施例中，所述之封裝結構更包括至少一第三銲線，電性連接於晶片與內引腳部。
在本發明之一實施例中，第三銲線的材質包括金、銀、銅、鋁或其合金。
在本發明之一實施例中，封裝結構更包括一墊塊，其配置於線路基板的第二表面的外圍，並且夾於每一引腳的內引腳部與線路基板的第二表面之間。
在本發明之一實施例中，前述墊塊的材質包括矽膠。
在本發明之一實施例中，封裝結構更包括至少一電子元件，其配置於線路基板的第一表面上，並且電性連接至接點。
在本發明之一實施例中，所述電子元件包括一主動元件或一被動元件。
在本發明之一實施例中，所述電子元件以覆晶方式電性連接線路基板的第一表面上的接點。
在本發明之一實施例中，所述線路基板的第一表面邊緣更包括一凸起結構，用以阻擋一封膠殘留物，防止封膠殘留物污染線路基板上的接點。
在本發明之一實施例中，所述線路基板的第一表面邊緣更包括一凹陷結構，用以容納一封膠殘留物，防止封膠殘留物污染線路基板上的接點。
在本發明之一實施例中，封裝結構更包括一第一黏著層，其配置於每一引腳的內引腳部與線路基板的第二表面之間。
在本發明之一實施例中，封裝結構更包括一第二黏著層，其配置於晶片與線路基板的第二表面之間。
在此更提出一種封裝製程，包括下列步驟：提供一線路基板，此線路基板具有相對的一第一表面與一第二表面，且此線路基板在第一表面上具有多個接點；接合一導線架至線路基板的第二表面，其中導線架包括相連的多個引腳，所述多個引腳位於線路基板的第二表面外圍，每一引腳具有一內引腳部以及一外引腳部，且每一內引腳部電性連接至線路基板；接合至少一晶片至線路基板的第二表面上，所述多個引腳圍繞晶片，且晶片電性連接至線路基板；將線路基板、晶片與引腳置入一封膠模具，並在封膠模具內注膠形成一封裝膠體，以使封裝膠體包覆線路基板、晶片與每一引腳的內引腳部，並且暴露出線路基板的第一表面以及每一引腳的外引腳部，其中線路基板的第一表面與封膠模具接觸，使得所形成的封裝膠體的上表面與線路基板的第一表面共平面；之後，移除該封膠模具；以及，分離所述多個引腳，以形成一封裝結構。
在本發明之一實施例中，所述封裝製程更包括在形成封裝膠體之前，配置一散熱片於引腳的內引腳部上。
在本發明之一實施例中，內引腳部提供一第一載部與一第二載部。內引腳部的第一載部配置於線路基板的第二表面外圍上，而第二載部連接於第一載部與外引腳部之間。
在本發明之一實施例中，內引腳部之第一載部與第二載部具有一高度差。
在本發明之一實施例中，內引腳部藉由至少一第一銲線電性連接至線路基板或至少一第三銲線電性連接至晶片。
在本發明之一實施例中，第一銲線與第三銲線的材質包括金、銀、銅、鋁或其合金。
在本發明之一實施例中，晶片藉由至少一第二銲線電性連接至線路基板。
在本發明之一實施例中，第二銲線的材質包括金、銀、銅、鋁或其合金。
在本發明之一實施例中，所述封裝製程更包括在接合導線架至線路基板之前，配置一墊塊於線路基板與每一內引腳部的接合處。
在本發明之一實施例中，所述封裝製程更包括在分離該些引腳後，配置至少一電子元件於線路基板的第一表面上，並使電子元件電性連接至接點。
在本發明之一實施例中，電子元件包括一主動元件或一被動元件。
在本發明之一實施例中，電子元件以覆晶方式電性連接線路基板的第一表面上的接點。
在本發明之一實施例中，所述封裝製程更包括在形成封裝膠體之前，形成一凸起結構於線路基板的第一表面邊緣，用以阻擋一封膠殘留物，防止封膠殘留物污染線路基板上的接點。
在本發明之一實施例中，所述封裝製程更包括在形成封裝膠體之前，形成一凹陷結構於線路基板的第一表面邊緣，用以容納一封膠殘留物，防止封膠殘留物污染線路基板上的接點。
在本發明之一實施例中，所述封裝製程更包括在接合導線架至線路基板之前，形成一第一黏著層於線路基板與每一內引腳部的接合處。
在本發明之一實施例中，所述封裝製程更包括在接合導線架至線路基板之後，固化前述第一黏著層。
在本發明之一實施例中，所述封裝製程更包括在形成封裝膠體之後，成型所述多個外引腳部。
基於上述，本發明所提出的封裝結構同時採用整合了導線架與線路基板的承載器，其中藉由導線架的引腳作為封裝結構對外的引腳，而線路基板具有外露於封裝結構的接點，可與其他電子元件(例如記憶體晶片)接合。此外，封裝膠體的上表面會與線路基板的第一表面共平面，而有助於避免封膠時的溢膠問題，並可提高後續製程的元件接合效果。另外，此封裝結構具有良好的相容性與系統整合能力。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示依據本發明之一實施例的一種封裝結構。圖2為圖1之封裝結構的上視圖。請同時參考圖1與2，封裝結構100包括線路基板110，其具有相對的一第一表面112與一第二表面114。此線路基板110例如是BT疊層基板、FR-4基板、FR-5基板、陶瓷基板或聚亞醯胺(polyimide)基板等適用的基板。
線路基板110的第二表面114外圍設置有多個引腳120，每一引腳120包括位於封裝結構100內部的內引腳部122以及位於封裝結構100外部的外引腳部124，其中內引腳部122透過第一黏著層172與線路基板110的第二表面114接合，並且以打線接合方式透過至少一第一銲線182電性連接至線路基板110。第一銲線182的材質可包括金、銀、銅、鋁或其合金。
本實施例的引腳120係由導線架而來，惟與已知導線架不同的是，本實施例所採用的僅是導線架中的多個引腳，而無需晶片墊。此外，本實施例的引腳120係沿著線路基板110的四個邊排列，以在封裝後形成四方扁平封裝型態的引腳配置。當然，在本發明的其他實施例中，可視實際需求調整引腳的配置方式與數量，而不限於四方扁平封裝結構，此處不再贅述。
另外，本實施例可以選擇將內引腳部122成型為一第一載部122a與一第二載部122b，其中第一載部122a配置於線路基板110的第二表面114外圍上，而第二載部122b連接於第一載部122a與外引腳部124之間，並且第一載部122a與第二載部122b具有一高度差H，用以提高線路基板110在整個封裝結構100中的高度。
請再參考圖1與2，晶片130藉由第二黏著層174配置於線路基板110的第二表面114上。此外，本實施例以打線接合方式將晶片130與線路基板110接合，即透過至少一第二銲線184將晶片130電性連接至線路基板110。第二銲線184的材質可包括金、銀、銅、鋁或其合金。另外，晶片130也可藉由至少一第三銲線186電性連接至內引腳部122。第三銲線186的材質可包括金、銀、銅、鋁或其合金。
本實施例可以選擇藉由同一道打線接合製程來將每一引腳120的內引腳部122以及晶片130電性連接至線路基板110，即，同時形成電性連接引腳120與線路基板110的第一銲線182以及電性連接晶片130與線路基板110的第二銲線184以及電性連接晶片130與內引腳部122的第三銲線186。當然，在本發明的其他實施例中，也可以採用其他方式，例如覆晶接合方式，來電性連接晶片與線路基板，此處不再贅述。
封裝膠體140包覆線路基板110、晶片130與每一引腳120的內引腳部122，並且暴露出線路基板110的第一表面112以及每一引腳120的外引腳部124。線路基板110的第一表面112上具有多個接點112a，暴露於封裝膠體140外，以與外部的電子元件190接合。
特別是，本實施例的封裝膠體140的上表面142會與線路基板110的第一表面112共平面。封膠時讓線路基板110的第一表面112與模具接觸，以確保線路基板110的水平面被控制在容許範圍內，有助於避免封膠時可能的溢膠問題。如此，可確保接點112a的有效性，而在後續製程中順利在線路基板110的第一表面112上配置電子元件190，使電子元件190與接點112a之間將達成有效的電性連接。
此處的電子元件190例如是一或多個記憶體晶片或其他可能的主動元件或被動元件，其採用覆晶方式藉由多個銲球192與線路基板110的第一表面112上的接點112a接合。外引腳部124向下彎折為適當的形狀，以與印刷電路板或其他外部電路連接。
本實施例採用線路基板110來與外部電子元件190接合的優點在於線路基板110可以提供大量的接點數以及多變的接點佈局，因此可以廣泛適用於具有不同之輸入/輸出接點佈局的各類電子元件。換言之，相較於以往的導線架，本實施例可以配合電子元件的規格調整線路基板110的對外接點112a，因而具有良好的相容性與系統整合能力。
請再參考圖1與2，除了前述構件之外，本實施例還可以考慮在封裝膠體140內部配置散熱片150，以提高整體封裝膠體140的散熱能力。圖2以虛線圖案來繪示散熱片150，以清楚說明散熱片150的形狀與位置。此處所採用的散熱片150例如是框形，其圍繞線路基板110並且接觸引腳120的內引腳部122。一般而言，散熱片150的材質可以是金屬或是其他導熱性佳的材質。藉由散熱片150，本實施例的封裝結構100具有良好的散熱能力，可以維持晶片130的正常運作。
圖3進一步繪示前述封裝結構100的製作流程。請同時參照圖1-3，首先，如步驟302所示，切割大型基板，以形成線路基板110。接著，如步驟304所示，接合導線架與線路基板110，其中導線架如前述所提包括多個引腳120。該些引腳120相連，並藉由第一黏著層172與線路基板110的第二表面114接合。並且，進行步驟306，固化第一黏著層172。
然後，如步驟308所示，接合晶片130至線路基板110的第二表面114上，引腳120圍繞晶片130。接著，如步驟310所示，進行打線接合製程，以形成第一銲線182以、第二銲線184以及第三銲線186，其中第一銲線182用以電性連接引腳120的內引腳部122與線路基板110，第二銲線184用以電性連接晶片130與線路基板110，而第三銲線186用以電性連接晶片130與內引腳部122。
之後，進行步驟312的封膠動作(molding)。請同時參照圖4，其繪示依照本發明之一實施例的封膠步驟。如圖4所示，將線路基板110、晶片130與引腳120置入封膠模具400，並在封膠模具400內注膠形成封裝膠體140，以使使封裝膠體140包覆線路基板110、晶片130與每一引腳120的內引腳部122，並且暴露出線路基板110的第一表面112以及每一引腳120的外引腳部124。在此步驟中，為了使封裝膠體140的上表面142與線路基板110的第一表面112共平面，係在注膠時讓線路基板110的第一表面112與封膠模具400接觸。如此，可確保線路基板110的水平面被控制在容許範圍內，避免封膠時可能的溢膠問題。
接著，可以如步驟314所示，進行打印(marking)，以將特定圖案形成在封裝膠體140上。然後，如步驟316所示，進行去膠去緯(切腳)(de-junk)的動作，即藉由刀具裁切多餘的封膠並分離原本相連的引腳120。之後，可再如步驟318所示，進行除渣步驟(de-flash)，以去除封裝結構100上的殘膠；如步驟320所示，成型(forming)引腳120的外引腳部124；如步驟322所示，進行出貨前外觀檢測(final visual inspection,FVI)；以及如步驟324所示，出廠(ship out)。
此外，如欲如同圖1與2所示，在封裝膠體140中埋入散熱片150，則可以選擇在步驟312(封膠)前，將框形的散熱片150配置於引腳120的內引腳部122上，並使散熱片150圍繞晶片130。如此，便可在步驟312之後，使封裝膠體140包覆散熱片150。
當然，圖3所繪示的製程僅是作為舉例說明之用，部分步驟為目前封裝製程中常見的技術。本領域的技術人員當可依據實際狀況調整、省略或增加可能的步驟，以符合製程需求，此處不再逐一贅述。
圖5繪示依據本發明之另一實施例的一種封裝結構。圖6為圖5之封裝結構的上視圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。
請同時參考圖5與6，本實施例的封裝結構500與前述實施例主要的差異是在引腳120的內引腳部122與線路基板110的第二表面114之間增設了墊塊510。圖6以虛線圖案來繪示墊塊510，以清楚說明墊塊510的形狀與位置。更詳細而言，引腳120本身材質的延展性與強度會影響成型時的沖切深度，即如圖5所示的內引腳部122的第一載部122a與第二載部122b的高度差H。由於封裝膠體140的厚度有其最小限度，此高度差H是決定封裝膠體140能否暴露線路基板110之第一表面112的關鍵因素。當然，線路基板110或是封裝膠體140的厚度也是考量的因素之一。基於前述，當引腳120本身的材質延展性或強度不足時，便無法在成型時提供足夠的高度差H，此時，如同本實施例所示，可在引腳120與線路基板110的接合處，即內引腳部122的第一載部122a與第二表面114之間配置墊塊510，以使線路基板110與內引腳部122之間維持足夠 的相對高度差，而可順利完成封裝製程。
在製程上，本實施例的封裝結構500可以採用與前述實施例的封裝結構100大致相同的製作方式，並且在步驟304，即接合導線架至線路基板110之前，配置墊塊510於線路基板110與內引腳部122之第一載部122a的接合處。之後，依序進行步驟306~324，便可大致完成封裝結構500的製程。
藉由本實施例所提出的墊塊510的設計，可以提高導線架的材料選擇性以及其他相關元件如線路基板110或是封裝膠體140的尺寸選擇性。換言之，在封裝結構的設計上可以有更多選擇，製程相容性更高。
圖7繪示依據本發明之又一實施例的一種封裝結構。圖8為圖7之封裝結構的上視圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。
請同時參考圖7與8，本實施例的封裝結構700與前述實施例主要的差異是在線路基板110的第一表面112邊緣形成有一凸起結構710。此凸起結構710圍繞線路基板110上的接點112a。
在形成封裝膠體140時，可能因為模具傾斜或是其他因素而產生溢膠，而使得接點112a上留有封膠殘留物。如此，在接合電子元件190至線路基板110時，電子元件190與接點112a之間將無法達成有效的電性連接。有鑑於此，本實施例所形成的凸起結構710即是用以在封膠時阻擋封膠殘留物溢流到第一表面112的接點112a上而污染接點112a，以確保接點112a的有效性。
在製程上，本實施例的封裝結構700可以採用與前述實施例的封裝結構100大致相同的製作方式，並且在步驟312，即封膠前，形成凸起結構710於線路基板110的第一表面112邊緣。之後，依序進行步驟312~324，便可大致完成封裝結構700的製程。
值得一提的是，本發明並不限定凸起結構的數量與形狀。如圖9A所示的封裝結構910即具有兩個凸起結構912，以提供更佳的防溢膠效果。
此外，本發明亦不限定此防溢膠結構的形狀，例如圖9B所示的封裝結構920具有一個凹陷結構922，而圖9C所示的封裝結構930具有兩個凹陷結構932。凹陷結構922、932例如是溝槽，其可容納封膠殘留物，防止封膠殘留物污染線路基板110上的接點112a。。
值得一提的是，前述多個實施例所提及的包括用以提高散熱效果的散熱片150、用以提高製程相容性的墊塊510、以及用以防止溢膠的凸起結構710、912與凹陷結構922、932等皆可選用於本發明的封裝結構中。本領域的技術人員當可參照前述實施例的說明，依據實際需求，而選用前述構件的一個或多個，以達到所需的技術效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、500、700、910、920、930．．．封裝結構
110．．．線路基板
112．．．第一表面
112a．．．接點
114．．．第二表面
120．．．引腳
122‧‧‧內引腳部
122a‧‧‧第一載部
122b‧‧‧第二載部
124‧‧‧外引腳部
130‧‧‧晶片
140‧‧‧封裝膠體
150‧‧‧散熱片
172‧‧‧第一黏著層
174‧‧‧第二黏著層
182‧‧‧第一銲線
184‧‧‧第二銲線
186‧‧‧第三銲線
190‧‧‧電子元件
192‧‧‧銲球
400‧‧‧封膠模具
510‧‧‧墊塊
710‧‧‧凸起結構
912‧‧‧凸起結構
922‧‧‧凹陷結構
932‧‧‧凹陷結構
H‧‧‧高度差
圖1繪示依據本發明之一實施例的一種封裝結構。
圖2為圖1之封裝結構的上視圖。
圖3繪示依據本發明之一實施例的一種封裝結構的製作流程。
圖4繪示依照本發明之一實施例的封膠步驟。
圖5繪示依據本發明之另一實施例的一種封裝結構。
圖6為圖5之封裝結構的上視圖。
圖7繪示依據本發明之又一實施例的一種封裝結構。
圖8為圖7之封裝結構的上視圖。
圖9A~9C分別繪示依據本發明之不同實施例的多個封裝結構。
100．．．封裝結構
110．．．線路基板
112．．．第一表面
112a．．．接點
114．．．第二表面
120．．．引腳
122．．．內引腳部
122a．．．第一載部
122b．．．第二載部
124．．．外引腳部
130．．．晶片
140．．．封裝膠體
150．．．散熱片
172．．．第一黏著層
174．．．第二黏著層
182．．．第一銲線
184．．．第二銲線
186．．．第三銲線
190．．．電子元件
192．．．銲球
H．．．高度差

Claims (33)

  1. 一種封裝結構，包括：一線路基板，具有相對的一第一表面與一第二表面，其中該線路基板在該第一表面上具有多個接點；至少一晶片，配置於該線路基板的該第二表面上，並電性連接至該線路基板；多個引腳，配置於該線路基板的該第二表面外圍上，以圍繞該晶片，其中每一引腳具有一內引腳部以及一外引腳部，且每一引腳經由其內引腳部電性連接至該線路基板；一封裝膠體，包覆該線路基板、該晶片與每一引腳的該內引腳部，並且暴露出該線路基板的該第一表面以及每一引腳的該外引腳部，其中該封裝膠體的上表面與該線路基板的該第一表面共平面；以及一散熱片，埋置於該封裝膠體內部，並且接觸該些引腳的該些內引腳部。
  2. 如申請專利範圍第1項所述之封裝結構，其中該內引腳部具有一第一載部與一第二載部，該內引腳部的該第一載部配置於該線路基板的該第二表面外圍上，而該第二載部連接於該第一載部與該外引腳部之間。
  3. 如申請專利範圍第2項所述之封裝結構，其中該內引腳部之該第一載部與該第二載部具有一高度差。
  4. 如申請專利範圍第1項所述之封裝結構，其中該散熱片為框形，並且圍繞該線路基板。
  5. 如申請專利範圍第1項所述之封裝結構，更包括至 少一第一銲線與至少一第二銲線，該第一銲線電性連接所對應的該內引腳部與該線路基板，該第二銲線電性連接該晶片與該線路基板。
  6. 如申請專利範圍第5項所述之封裝結構，其中該第一銲線與該第二銲線的材質包括金、銀、銅、鋁或其合金。
  7. 如申請專利範圍第1項所述之封裝結構，更包括至少一第三銲線，電性連接於該晶片與該內引腳部。
  8. 如申請專利範圍第7項所述之封裝結構，其中該第三銲線的材質包括金、銀、銅、鋁或其合金。
  9. 如申請專利範圍第1項所述之封裝結構，更包括一墊塊，配置於該線路基板的該第二表面的外圍，並且夾於每一引腳的該內引腳部與該線路基板的該第二表面之間。
  10. 如申請專利範圍第9項所述之封裝結構，其中該墊塊的材質包括矽膠。
  11. 如申請專利範圍第1項所述之封裝結構，更包括至少一電子元件，配置於該線路基板的該第一表面上，並且電性連接至該些接點。
  12. 如申請專利範圍第11項所述之封裝結構，其中該電子元件包括一主動元件或一被動元件。
  13. 如申請專利範圍第11項所述之封裝結構，其中該電子元件以覆晶方式電性連接該線路基板的該第一表面上的該些接點。
  14. 如申請專利範圍第1項所述之封裝結構，其中該線路基板的該第一表面邊緣更包括一凸起結構，用以阻擋 一封膠殘留物，防止該封膠殘留物污染該線路基板上的該些接點。
  15. 如申請專利範圍第1項所述之封裝結構，其中該線路基板的該第一表面邊緣更包括一凹陷結構，用以容納一封膠殘留物，防止該封膠殘留物污染該線路基板上的該些接點。
  16. 如申請專利範圍第1項所述之封裝結構，更包括一第一黏著層，配置於每一引腳的該內引腳部與該線路基板的該第二表面之間。
  17. 如申請專利範圍第1項所述之封裝結構，更包括一第二黏著層，配置於該晶片與該線路基板的該第二表面之間。
  18. 一種封裝製程，包括：提供一線路基板，該線路基板具有相對的一第一表面與一第二表面，且該線路基板在該第一表面上具有多個接點；接合一導線架至該線路基板的該第二表面，其中該導線架包括相連的多個引腳，該些引腳位於該線路基板的該第二表面外圍上，每一引腳具有一內引腳部以及一外引腳部，且每一內引腳部電性連接至該線路基板；接合至少一晶片至該線路基板的該第二表面上，該些引腳圍繞該晶片，且該晶片電性連接至該線路基板；配置一散熱片於該些引腳的該些內引腳部上；將該線路基板、該晶片與該些引腳置入一封膠模具， 並在該封膠模具內注膠形成一封裝膠體，以使該封裝膠體包覆該線路基板、該晶片與每一引腳的該內引腳部，並且暴露出該線路基板的該第一表面以及每一引腳的該外引腳部，其中該線路基板的該第一表面與該封膠模具接觸，使得所形成的該封裝膠體的上表面與該線路基板的該第一表面共平面；移除該封膠模具；以及分離該些引腳，以形成一封裝結構。
  19. 如申請專利範圍第18項所述之封裝製程，其中該內引腳部提供一第一載部與一第二載部，該內引腳部的該第一載部配置於該線路基板的該第二表面外圍上，而該第二載部連接於該第一載部與該外引腳部之間。
  20. 如申請專利範圍第19項所述之封裝製程，其中該內引腳部之該第一載部與該第二載部具有一高度差。
  21. 如申請專利範圍第18項所述之封裝製程，其中該內引腳部藉由至少一第一銲線電性連接至該線路基板或至少一第三銲線電性連接至該晶片。
  22. 如申請專利範圍第21項所述之封裝製程，其中該第一銲線與該第三銲線的材質包括金、銀、銅、鋁或其合金。
  23. 如申請專利範圍第18項所述之封裝製程，其中該晶片藉由至少一第二銲線電性連接至該線路基板。
  24. 如申請專利範圍第23項所述之封裝製程，其中該第二銲線的材質包括金、銀、銅、鋁或其合金。
  25. 如申請專利範圍第18項所述之封裝製程，更包括在接合該導線架至該線路基板之前，配置一墊塊於該線路基板與每一內引腳部的接合處。
  26. 如申請專利範圍第18項所述之封裝製程，更包括在分離該些引腳後，配置至少一電子元件於該線路基板的該第一表面上，並使該電子元件電性連接至該些接點。
  27. 如申請專利範圍第26項所述之封裝製程，其中該電子元件包括一主動元件或一被動元件。
  28. 如申請專利範圍第26項所述之封裝製程，其中該電子元件以覆晶方式電性連接該線路基板的該第一表面上的該些接點。
  29. 如申請專利範圍第18項所述之封裝製程，更包括在形成該封裝膠體之前，形成一凸起結構於該線路基板的該第一表面邊緣，用以阻擋一封膠殘留物，防止該封膠殘留物污染該線路基板上的該些接點。
  30. 如申請專利範圍第18項所述之封裝製程，更包括在形成該封裝膠體之前，形成一凹陷結構於該線路基板的該第一表面邊緣，用以容納一封膠殘留物，防止該封膠殘留物污染該線路基板上的該些接點。
  31. 如申請專利範圍第18項所述之封裝製程，更包括在接合該導線架至該線路基板之前，形成一第一黏著層於該線路基板與每一內引腳部的接合處。
  32. 如申請專利範圍第31項所述之封裝製程，更包括在接合該導線架至該線路基板之後，固化該第一黏著層。
  33. 如申請專利範圍第18項所述之封裝製程，更包括在形成該封裝膠體之後，成型該些外引腳部。
TW098122247A 2009-07-01 2009-07-01 封裝結構與封裝製程 TWI420626B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098122247A TWI420626B (zh) 2009-07-01 2009-07-01 封裝結構與封裝製程
US12/689,487 US8399967B2 (en) 2009-07-01 2010-01-19 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098122247A TWI420626B (zh) 2009-07-01 2009-07-01 封裝結構與封裝製程

Publications (2)

Publication Number Publication Date
TW201103108A TW201103108A (en) 2011-01-16
TWI420626B true TWI420626B (zh) 2013-12-21

Family

ID=43412186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122247A TWI420626B (zh) 2009-07-01 2009-07-01 封裝結構與封裝製程

Country Status (2)

Country Link
US (1) US8399967B2 (zh)
TW (1) TWI420626B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226116B (en) * 2003-05-23 2005-01-01 Advanced Semiconductor Eng Multi-chip package with outer leads and outer contact pads
US20070254409A1 (en) * 2006-04-28 2007-11-01 Yip Heng K Method of forming stackable package
TW200845354A (en) * 2007-05-15 2008-11-16 Siliconware Precision Industries Co Ltd Multi-chip semiconductor device having leads and method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
US5648679A (en) * 1994-09-16 1997-07-15 National Semiconductor Corporation Tape ball lead integrated circuit package
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US7800207B2 (en) * 2007-10-17 2010-09-21 Fairchild Semiconductor Corporation Method for connecting a die attach pad to a lead frame and product thereof
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226116B (en) * 2003-05-23 2005-01-01 Advanced Semiconductor Eng Multi-chip package with outer leads and outer contact pads
US20070254409A1 (en) * 2006-04-28 2007-11-01 Yip Heng K Method of forming stackable package
TW200845354A (en) * 2007-05-15 2008-11-16 Siliconware Precision Industries Co Ltd Multi-chip semiconductor device having leads and method for fabricating the same

Also Published As

Publication number Publication date
US20110001229A1 (en) 2011-01-06
US8399967B2 (en) 2013-03-19
TW201103108A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
US8183092B2 (en) Method of fabricating stacked semiconductor structure
US7772687B2 (en) Multiple electronic component containing substrate
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
US8614119B2 (en) Semiconductor device with heat spreader
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20200185338A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP5667381B2 (ja) 半導体装置及びその製造方法
KR101474189B1 (ko) 집적회로 패키지
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
JP2010263108A (ja) 半導体装置及びその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
TWI420626B (zh) 封裝結構與封裝製程
KR101432486B1 (ko) 집적회로 패키지 제조방법
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
KR20070046802A (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
TWI750082B (zh) 半導體覆晶封裝結構及方法
JP2014096488A (ja) 半導体装置およびその製造方法
KR100473336B1 (ko) 반도체패키지
TW201309126A (zh) 小基板記憶卡封裝構造
JP2005191158A (ja) 半導体装置及びその製造方法
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100421777B1 (ko) 반도체패키지
JP2011233672A (ja) 半導体装置および半導体装置の製造方法