TW201309126A - 小基板記憶卡封裝構造 - Google Patents
小基板記憶卡封裝構造 Download PDFInfo
- Publication number
- TW201309126A TW201309126A TW100129132A TW100129132A TW201309126A TW 201309126 A TW201309126 A TW 201309126A TW 100129132 A TW100129132 A TW 100129132A TW 100129132 A TW100129132 A TW 100129132A TW 201309126 A TW201309126 A TW 201309126A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- memory card
- opening
- card package
- package structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
揭示一種小基板記憶卡封裝構造,係以一具有開孔之金屬承載座取代習知基板之承載功能,以縮小基板之尺寸。一基板貼設於金屬承載座之下方。第一晶片係設置於該基板上並位於該開孔內。第二晶片係設置於金屬承載座上並且不覆蓋該開孔。一卡片形之封膠體密封金屬承載座、該基板之上表面、第一晶片以及第二晶片。該基板之外形係小於封膠體之外形,並且該基板具有一凹凸不平之側邊並被封膠體包覆,以使該基板之下表面貼平於封膠體之底面並增加基板與封膠體之結合力。
Description
本發明係有關於半導體裝置,特別係有關於一種小基板記憶卡封裝構造。
早期記憶卡封裝構造中所使用的晶片承載體係為與記憶卡相同尺寸之基板,如美國專利第7,094,633號所揭示之技術者。在封裝製程中,多個基板係一體連接於一基板條內,晶片設置於基板條上,再予以模封,最後切割基板條以切單形成記憶卡之外形。然而,基板之裁切側面會顯露在封膠體之周邊,不僅抗濕性與產品可靠度較差,此外,在周邊應力下記憶卡等尺寸之基板容易由記憶卡剝離。
為了降低記憶卡封裝構造之封裝成本,有人嘗試使用導線架取代基板,如美國專利第7,488,620號所揭示之技術者。導線架提供有引線與接觸指。然而,導線架不容易作到足夠且適當的線路佈局,常需要複雜或較長的打線連接,並且晶片表面可能需要額外製作出重配置線路層,相對地造成晶片成本之提高。
為了解決上述之問題,本發明之主要目的係在於一種小基板記憶卡封裝構造,能在記憶卡內安裝小基板以降低成本,並且不會有因周邊與中央應力導致基板由記憶卡剝離或發生裂痕之問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種小基板記憶卡封裝構造,包含一具有開孔之金屬承載座、一貼設於該金屬承載座下方之基板、一第一晶片、至少一第二晶片以及一卡片形之封膠體。該基板係並具有一顯露於該開孔之上表面以及一表面設置有複數個接觸指之下表面。該第一晶片係設置於該基板上並位於該開孔內。該第二晶片係設置於該金屬承載座上並且不覆蓋該開孔。該封膠體係密封該金屬承載座、該基板之該上表面、該第一晶片以及該第二晶片。其中,該基板之外形係小於該封膠體之外形,並且該基板係具有一凹凸不平之側邊並被該封膠體包覆,以使該基板之該下表面貼平於該封膠體之一底面內並增加該基板與該封膠體之結合力。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之小基板記憶卡封裝構造中,該基板之該側邊係可具有一凹凸曲折的截面。
在前述之小基板記憶卡封裝構造中,該基板之該側邊係可具有一導角缺口的截面。
在前述之小基板記憶卡封裝構造中,該基板之該側邊在該上表面係可為凹凸波浪形。
在前述之小基板記憶卡封裝構造中,該基板之該側邊係可相對遠離該封膠體之一插接側。
在前述之小基板記憶卡封裝構造中,該金屬承載座之周邊係可連接有複數個支撐繫條,其係往該封膠體之非插接側延伸。
在前述之小基板記憶卡封裝構造中,該些支撐繫條之寬度係往該封膠體之非插接側逐漸縮小。
在前述之小基板記憶卡封裝構造中,另可包含有複數個銲線,係電性連接該第二晶片至該基板之該上表面。
在前述之小基板記憶卡封裝構造中,該開孔係可為U形開放孔,該金屬承載座係更具有至少一打線槽孔,係延伸平行於該開孔之開放口兩端。
在前述之小基板記憶卡封裝構造中,另可包含有複數個被動元件,係設置於該基板上並位於該開孔內。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之第一較佳實施例,一種小基板記憶卡封裝構造100舉例說明於第1圖之截面示意圖、第2圖透視其封膠體之上視示意圖以及第3圖之局部放大截面示意圖。該小基板記憶卡封裝構造100係主要包含一具有開孔111之金屬承載座110、一基板120、一第一晶片130、至少一第二晶片140以及一卡片形之封膠體150。
如第1及2圖所示,該金屬承載座110係具有如習知導線架之金屬材質但可不具有習知導線架之引線結構。在本實施例中,該金屬承載座110之周邊係可連接有複數個支撐繫條112,其係往該封膠體150之非插接側153延伸。因此,在封裝製程中,藉由該些支撐繫條112可串連多個金屬承載座以成為一種可大量生產與一次模封之金屬承載件。較佳地,該些支撐繫條112之寬度係往該封膠體150之非插接側153逐漸縮小,故在切單之後,該些支撐繫條112在該封膠體150之插接側152不會有外露金屬切面,而且顯露在該封膠體150之非插接側153之外露金屬切面亦具有較小的面積,以避免大面積金屬氧化造成的記憶卡產品之品質降低。
該基板120係貼設於該金屬承載座110下方,可利用一固定膠帶114黏接該基板120之上表面周邊至該金屬承載座110之底部。再如第1及2圖所示,該基板120係具有一顯露於該開孔111之上表面121以及一表面設置有複數個接觸指123之下表面122。該些接觸指123係作為該小基板記憶卡封裝構造100之外接端子,其表面可鍍金。而該基板120本身具有上下表面導通之線路結構,例如BT、FR-4印刷電路板或陶瓷電路板。並且,該基板120之外形係小於該封膠體150之外形,在此所稱之「外形」為由上往下或由下往上觀看之輪廓外形,例如該基板120之上表面121周邊圖形比對至該封膠體150之頂面周邊圖形,或者是該基板120之下表面122周邊圖形比對至該封膠體150之底面151周邊圖形。在本實施例中,該基板120之下表面122面積係不大於該封膠體150之底面151之二分之一。
該第一晶片130係設置於該基板120上並位於該開孔111內。該第一晶片130之設置方法係可為覆晶接合或是一般黏晶結合,在本實施例中,係利用複數個凸塊131結合該第一晶片130與該基板120並達到兩者之間的電性連接。在一更具體結構中,該小基板記憶卡封裝構造100係另可包含有複數個被動元件170,如電感、電容,係亦設置於該基板120上並位於該開孔111內。在本實施例中,該第一晶片130係可為一控制器晶片。
該第二晶片140係設置於該金屬承載座110上並且不覆蓋該開孔111。在記憶卡封裝製程中,可先將裁切好適當尺寸之基板120先貼附於該金屬承載座110,再安裝該第一晶片130與該第二晶片140,而晶片的安裝順序則不受限制。在本實施例中,該第二晶片140係可為一記憶體晶片,如NAND flash晶片。在一具體結構中,該小基板記憶卡封裝構造100係另可包含有複數個銲線160,係電性連接該第二晶片140之銲墊141至該基板120之該上表面121。此外,如第2圖所示,在本實施例中,該開孔111係可為U形開放孔,使得該金屬承載座110用以承載該基板120之一部位係成為U形支撐架,並且該金屬承載座110係更具有至少一打線槽孔113,係延伸平行於該開孔111之開放口兩端。藉以充分運用該金屬承載座110的可用空間並且不會過度破壞該金屬承載座110之結構。
該封膠體150係密封該金屬承載座110、該基板120之該上表面121、該第一晶片130以及該第二晶片140。該封膠體150係為一種模封化合物,其成份可包含熱固性環氧樹脂、無機填料、色料…等等。該封膠體150係具有一記憶卡之外形,如第2圖所示為微型保全數位記憶卡(micro SD card)之外形。而該些接觸指123係顯露於該封膠體150之一底面151,且鄰近地朝向該封膠體150之一插接側152,而該封膠體150之其餘側邊則為非插接側153。
並且,該基板120係具有一凹凸不平之側邊124並被該封膠體150包覆,以使該基板120之該下表面122貼平於該封膠體150之該底面151內並增加該基板120與該封膠體150之結合力。因此,該基板120之該下表面122與該封膠體150之該底面151可概呈為共平面並且該基板120之該下表面122之周邊亦被該封膠體150包覆,故該基板120完全沒有顯露在該封膠體150之插接側152與非插接側153之外露側面,故不會有因周邊應力導致基板120由記憶卡剝離或發生裂痕之問題。較佳地,該基板120之該側邊124係可相對遠離該封膠體150之該插接側152,用以加強該基板120與該封膠體150在該小基板記憶卡封裝構造100中央之結合力,不會有因中央應力導致基板120由記憶卡剝離或發生裂痕之問題。
而關於該凹凸不平之側邊124之形狀與形成有以下幾種具體型態與方法。
如第3圖所示,在本實施例中,該基板120之該側邊124係可具有一凹凸曲折的截面,例如多條側向凹入之溝槽,可利用側邊124過度金屬蝕刻或雷射切割等方式達成。
如第4圖所示,在本實施例之一變化例中,該基板120之該側邊124’係可具有一導角缺口的截面,可利用大小寬度不同之特殊刀具由該下表面122切入成形、或是基板切割之後再施予一削邊之操作。
如第5圖所示,在本實施例之另一變化例中,該基板120之該側邊124”在該上表面121係可為凹凸波浪形,可利用特殊形狀刀具裁切成形、或是基板切割之前先施予一孔徑大於切割道之鑽孔製程。
本發明不限定晶片與基板120之電性連接方式與晶片之數量,如第6圖所示,於第二較佳實施例揭示另一種小基板記憶卡封裝構造200,主要包含一具有開孔111之金屬承載座110、一貼設於該金屬承載座110下方之基板120、一第一晶片130、複數個第二晶片140以及一卡片形之封膠體150。其中,本實施例之主要元件與第一實施例之主要元件為大致相同,故沿用相同圖號並且不再贅述其細部結構。其中,該些第二晶片140為複數個並可階梯狀堆疊,並可利用複數個銲線280之連接使該第一晶片130與該基板120之間的電性連接關係亦由打線方式建立。
該基板120係並具有一顯露於該開孔111之上表面121以及一表面設置有複數個接觸指123之下表面122。該第一晶片130係設置於該基板120上並位於該開孔111內。該第二晶片140係設置於該金屬承載座110上並且不覆蓋該開孔111。該封膠體150係密封該金屬承載座110、該基板120之該上表面121、該第一晶片130以及該第二晶片140。其中,該基板120之外形係小於該封膠體150之外形,並且該基板120係具有一凹凸不平之側邊124並被該封膠體150包覆,以使該基板120之該下表面122貼平於該封膠體150之一底面151內並增加該基板120與該封膠體150之結合力。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
100...小基板記憶卡封裝構造
110...金屬承載座
111...開孔
112...支撐繫條
113...打線槽孔
114...固定膠帶
120...基板
121...上表面
122...下表面
123...接觸指
124...凹凸不平之側邊
124’...凹凸不平之側邊
124”...凹凸不平之側邊
130...第一晶片
131...凸塊
140...第二晶片
141...銲墊
150...封膠體
151...底面
152...插接側
153...非插接側
160...銲線
170...被動元件
200...小基板記憶卡封裝構造
280...銲線
第1圖:依據本發明之一第一較佳實施例,一種小基板記憶卡封裝構造之截面示意圖。
第2圖:依據本發明之一第一較佳實施例,該小基板記憶卡封裝構造透視其封膠體之上視示意圖。
第3圖:依據本發明之一第一較佳實施例,該小基板記憶卡封裝構造於其基板側邊之局部放大截面示意圖。
第4圖:依據本發明之一第一較佳實施例之變化例,該小基板記憶卡封裝構造於其基板側邊之局部放大截面示意圖。
第5圖:依據本發明之一第一較佳實施例之變化例,該小基板記憶卡封裝構造之基板上表面示意圖。
第6圖:依據本發明之一第二較佳實施例,另一種小基板記憶卡封裝構造之截面示意圖。
100...小基板記憶卡封裝構造
110...金屬承載座
111...開孔
112...支撐繫條
114...固定膠帶
120...基板
121...上表面
122...下表面
123...接觸指
124...凹凸不平之側邊
130...第一晶片
131...凸塊
140...第二晶片
141...銲墊
150...封膠體
151...底面
152...插接側
153...非插接側
160...銲線
Claims (10)
- 一種小基板記憶卡封裝構造,包含:一金屬承載座,係具有一開孔;一基板,係貼設於該金屬承載座之下方並具有一顯露於該開孔之上表面以及一表面設置有複數個接觸指之下表面;一第一晶片,係設置於該基板上並位於該開孔內;至少一第二晶片,係設置於該金屬承載座上並且不覆蓋該開孔;以及一卡片形之封膠體,係密封該金屬承載座、該基板之該上表面、該第一晶片以及該第二晶片;其中,該基板之外形係小於該封膠體之外形,並且該基板係具有一凹凸不平之側邊並被該封膠體包覆,以使該基板之該下表面貼平於該封膠體之一底面內並增加該基板與該封膠體之結合力。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,其中該基板之該側邊係具有一凹凸曲折的截面。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,其中該基板之該側邊係具有一導角缺口的截面。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,其中該基板之該側邊在該上表面係為凹凸波浪形。
- 依據申請專利範圍第1、2、3或4項之小基板記憶卡封裝構造,其中該基板之該側邊係相對遠離該封膠體之一插接側。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,其中該金屬承載座之周邊係連接有複數個支撐繫條,其係往該封膠體之非插接側延伸。
- 依據申請專利範圍第6項之小基板記憶卡封裝構造,其中該些支撐繫條之寬度係往該封膠體之非插接側逐漸縮小。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,另包含有複數個銲線,係電性連接該第二晶片至該基板之該上表面。
- 依據申請專利範圍第8項之小基板記憶卡封裝構造,其中該開孔係為U形開放孔,該金屬承載座係更具有至少一打線槽孔,係延伸平行於該開孔之開放口兩端。
- 依據申請專利範圍第1項之小基板記憶卡封裝構造,另包含有複數個被動元件,係設置於該基板上並位於該開孔內。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129132A TWI429351B (zh) | 2011-08-15 | 2011-08-15 | 小基板記憶卡封裝構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129132A TWI429351B (zh) | 2011-08-15 | 2011-08-15 | 小基板記憶卡封裝構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201309126A true TW201309126A (zh) | 2013-02-16 |
TWI429351B TWI429351B (zh) | 2014-03-01 |
Family
ID=48170064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100129132A TWI429351B (zh) | 2011-08-15 | 2011-08-15 | 小基板記憶卡封裝構造 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI429351B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431327B2 (en) | 2014-05-30 | 2016-08-30 | Delta Electronics, Inc. | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI619226B (zh) * | 2015-01-15 | 2018-03-21 | 力祥半導體股份有限公司 | 半導體封裝裝置 |
-
2011
- 2011-08-15 TW TW100129132A patent/TWI429351B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431327B2 (en) | 2014-05-30 | 2016-08-30 | Delta Electronics, Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TWI429351B (zh) | 2014-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170183B1 (en) | Wafer level stacked package | |
US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US7768112B2 (en) | Semiconductor package fabricated by cutting and molding in small windows | |
US7339258B2 (en) | Dual row leadframe and fabrication method | |
US11908779B2 (en) | Land structure for semiconductor package and method therefor | |
US8125063B2 (en) | COL package having small chip hidden between leads | |
US7489044B2 (en) | Semiconductor package and fabrication method thereof | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
US8368192B1 (en) | Multi-chip memory package with a small substrate | |
KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
JP2012119558A (ja) | 半導体装置及びその製造方法 | |
US20130093069A1 (en) | Package structure and the method to fabricate thereof | |
US9859196B2 (en) | Electronic device with periphery contact pads surrounding central contact pads | |
US20130069223A1 (en) | Flash memory card without a substrate and its fabrication method | |
US8361841B2 (en) | Mold array process method to encapsulate substrate cut edges | |
TWI429351B (zh) | 小基板記憶卡封裝構造 | |
TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
US20130075881A1 (en) | Memory card package with a small substrate | |
US8809119B1 (en) | Integrated circuit packaging system with plated leads and method of manufacture thereof | |
CN101944520A (zh) | 半导体封装结构与半导体封装工艺 | |
JP2009182004A (ja) | 半導体装置 | |
US9318354B2 (en) | Semiconductor package and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |