KR100455698B1 - 칩 싸이즈 패키지 및 그 제조 방법 - Google Patents

칩 싸이즈 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100455698B1
KR100455698B1 KR10-2002-0012248A KR20020012248A KR100455698B1 KR 100455698 B1 KR100455698 B1 KR 100455698B1 KR 20020012248 A KR20020012248 A KR 20020012248A KR 100455698 B1 KR100455698 B1 KR 100455698B1
Authority
KR
South Korea
Prior art keywords
chip
conductive
lead
paddle
semiconductor chip
Prior art date
Application number
KR10-2002-0012248A
Other languages
English (en)
Other versions
KR20030072953A (ko
Inventor
최연식
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR10-2002-0012248A priority Critical patent/KR100455698B1/ko
Publication of KR20030072953A publication Critical patent/KR20030072953A/ko
Application granted granted Critical
Publication of KR100455698B1 publication Critical patent/KR100455698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 칩 싸이즈 패키지 및 그 제조 방법에 관한 것으로, 워페이지(warpage)를 억제하여, 반도체 칩 및 도전성 와이어의 파손을 억제하고 또한 소잉(sawing) 작업을 원할히 수행할 수 있도록, 동일한 평면상에 도전성 칩 패들이 형성되고, 상기 칩 패들의 외측에는 다수의 도전성 리드가 형성된 리드프레임과; 상기 칩 패들과 리드 사이에 열가소성 수지가 충진되어 형성된 제1봉지부와; 상기 리드프레임의 칩 패들 상면에 도전성 접착부재로 접착된 반도체 칩과; 상기 반도체 칩과 리드를 상호 전기적, 기계적으로 연결하는 다수의 도전성 와이어와; 상기 리드프레임 및 제1봉지부 상면의 상기 반도체 칩 및 도전성 와이어가 열경화성 수지로 봉지되어 형성된 제2봉지부를 포함하여 이루어진 것을 특징으로 함.

Description

칩 싸이즈 패키지 및 그 제조 방법{chip size package and its manufacturing method}
본 발명은 칩 싸이즈 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 워페이지(warpage)를 억제하여, 반도체 칩 및 도전성 와이어의 파손을 억제하고 또한 소잉(sawing) 작업을 원할히 수행할 수 있는 칩 싸이즈 패키지 및 그 제조 방법에 대한 것이다.
일반적으로 칩 싸이즈 패키지라 함은 전체적인 패키지의 크기가 반도체 칩의 대략 1.2배 이하의 크기를 갖는 것을 지칭한다. 이러한 칩 싸이즈 패키지는 외부 장치에 실장시 그 실장 밀도가 대폭 낮아짐으로써, 같은 크기의 외부 장치에 보다 많은 부품을 실장하거나 또는 외부 장치의 크기를 현격히 줄일 수 있는 장점이 있다.
이러한 칩 싸이즈 패키지(100')의 한예를 첨부된 도1a 및 도1b를 참조하여 설명하면 다음과 같다.
도시된 바와 같이 상면과 하면에는 다수의 도전성 패드(1',2',3')가 형성되어 있고, 상기 상,하면의 도전성 패드(2',3')는 도전성 비아(5')에 의해 상호 연결되어 있는 대략 판상의 세라믹 기판(6')이 구비되어 있다. 물론, 상기 도전성 패드(1')에도 도전성 비아(4')가 형성되어 세라믹 기판(6')의 상부로 노출되어 있다.
상기 세라믹 기판(6')의 상면에는 반도체 칩(7')이 도전성 접착부재(8')로접착되어 있으며, 상기 반도체 칩(7')의 상면에는 본드패드(9')가 형성되어 있다.
상기 반도체 칩(7')의 본드패드(9')와 세라믹 기판(6')의 상면에 형성된 도전성 패드(3')는 도전성 와이어(10')에 의해 상호 전기적 및 기계적으로 접속되어 있다.
또한, 상기 세라믹 기판(6') 상면의 반도체 칩(7'), 도전성 와이어(10')는 봉지재로 봉지되어 소정 형태의 봉지부(11') 내측에 위치되어 있다.
이러한 칩 싸이즈 패키지(100')는 반도체 칩(7')의 전기적 신호가 본드 패드(9'), 도전성 와이어(10'), 상면의 도전성 패드(3'), 도전성 비아(5'), 하면의 도전성 패드(2')를 통해 외부 장치(도시되지 않음)에 전달된다. 또한, 상기 반도체 칩(7')의 하면, 도전성 비아(4') 및 도전성 패드(1')를 통해 외부에 전기적 신호가 전달되기도 한다. 물론, 외부 장치로부터의 전기적 신호는 상기의 역순으로 반도체 칩(7')에 전달된다.
한편, 도2는 종래 칩 싸이즈 패키지(100')의 제조 공정중 봉지 공정을 도시한 개략도이다.
도시된 바와 같이 대략 판상의 세라믹 기판(6')에는 다수의 반도체 칩(7')이 일괄하여 접착 및 와이어 본딩된다. 그런후, 상기 세라믹 기판(6')의 상부에 액상의 봉지재가 디스펜서(12')에 의해 뿌려지고, 큐어링(curing)된다. 물론, 상기와 같은 큐어링 후에는 낱개의 칩 싸이즈 패키지로 소잉(sawing)됨으로써, 제품이 완성된다.
그러나, 종래의 이러한 칩 싸이즈 패키지 및 그 제조 방법은 봉지 공정후 봉지부와 세라믹 기판 사이의 열팽창계수차가 크기 때문에, 소잉되기 전의 세라믹 기판이 심하게 휘는 워페이지(warpage) 현상이 발생하는 문제가 있다.
상기와 같은 워페이지 현상은 곧 반도체 칩 및 도전성 와이어의 파손으로 이어지고, 더불어 정확한 단면으로 소잉 작업을 수행할 수 없는 문제도 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 워페이지(warpage)를 억제하여, 반도체 칩 및 도전성 와이어의 파손을 억제하고 또한 소잉(sawing) 작업을 원할히 수행할 수 있는 칩 싸이즈 패키지 및 그 제조 방법을 제공하는데 있다.
도1a 및 도1b는 종래의 칩 싸이즈 패키지를 도시한 단면도 및 저면도이다.
도2는 종래 칩 싸이즈 패키지의 제조 공정중 봉지 공정을 도시한 개략도이다.
도3a 및 도3b는 본 발명에 의한 칩 싸이즈 패키지를 도시한 단면도 및 저면도이다.
도4a 내지 도4f는 본 발명에 의한 칩 싸이즈 패키지의 제조 방법을 도시한 개략도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 칩 싸이즈 패키지
110; 리드프레임 111; 칩 패들
112; 리드 120; 도전성 접착 부재
130; 반도체 칩 131; 본드패드
140; 도전성 와이어 150; 제1봉지부
160; 제2봉지부
상기한 목적을 달성하기 위해 본 발명에 의한 칩 싸이즈 패키지는, 동일한 평면상에 도전성 칩 패들이 형성되고, 상기 칩 패들의 외측에는 다수의 도전성 리드가 형성된 리드프레임과; 상기 칩 패들과 리드 사이에 열가소성 수지가 충진되어 형성된 제1봉지부와; 상기 리드프레임의 칩 패들 상면에 도전성 접착부재로 접착된 반도체 칩과; 상기 반도체 칩과 리드를 상호 전기적, 기계적으로 연결하는 다수의 도전성 와이어와; 상기 리드프레임 및 제1봉지부 상면의 상기 반도체 칩 및 도전성 와이어가 열경화성 수지로 봉지되어 형성된 제2봉지부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 리드프레임의 칩 패들 및 리드는 하면이 상기 제1봉지부 외측으로 노출되어 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 칩 싸이즈 패키지의 제조 방법은, 동일한 평면상에 도전성 칩 패들이 형성되고, 상기 칩 패들의 외측에는 다수의 도전성 리드가 형성된 리드프레임을 제공하는 단계와; 상기 칩 패들과 리드 사이에 열가소성 수지를 충진하되, 상기 칩 패들 및 리드의 상,하면은 외측으로 노출되도록 제1봉지부를 형성하는 단계와; 상기 리드프레임의 칩 패들 상면에 도전성 접착부재를 개재하여 반도체 칩를 접착하는 단계와; 상기 반도체 칩과 리드를 도전성 와이어로 상호 전기적 및 기계적으로 연결하는 단계와; 상기 리드프레임 및 제1봉지부 상면의 상기 반도체 칩 및 도전성 와이어를 열경화성 수지로 봉지하여 제2봉지부를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 칩 싸이즈 패키지에 의하면, 리드프레임의 칩 패들 및 리드 사이에 제2봉지부와 열팽창계수가 유사한 제1봉지부가 형성됨으로써, 종래와 같은 워페이지의 발생을 최대한 억제하게 된다.
또한, 상기와 같이 워페이지가 억제됨으로써, 반도체 칩 및 도전성 와이어의 파손 현상도 제거되고, 더불어 정확한 단면으로 소잉 작업을 수행할 수 있는 장점이 있다.
(실시예)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 칩 싸이즈 패키지(100)를 도시한 단면도 및 저면도이다.
도시된 바와 같이 대략 판상의 리드프레임(110)이 구비되어 있다. 상기 리드프레임(110)은 대략 판상의 도전성 칩 패들(111)과, 상기 칩 패들(111)의 외주연에 위치된 다수의 도전성 리드(112)로 이루어져 있다. 상기 칩 패들(111)과 리드(112)는 동일한 두께를 가지며, 또한 동일한 평면에 위치한다.
또한, 상기 칩 패들(111)과 리드(112) 사이에는 열가소성 수지가 충진되어 제1봉지부(150)가 형성되어 있으며, 상기 칩 패들(111) 및 리드(112)의 하면은 상기 제1봉지부(150) 하면을 통해 외부로 노출되어 있다.
상기 칩 패들(111)의 상면에는 도전성 접착부재(120)가 개재된 채 반도체 칩(130)이 접착되어 있다. 상기 반도체 칩(130)은 통상적인 트랜지스터 등이 될 수 있으며, 이는 상면에 다수의 본드패드(131)가 형성되어 있다.
이어서, 상기 반도체 칩(130)과 리드(112)는 다수의 도전성 와이어(140)에 의해 상호 전기적, 기계적으로 연결되어 있다. 즉, 상기 반도체 칩(130)의 본드패드(131)에는 도전성 와이어(140)의 일단이 본딩되고, 상기 리드(112)의 상면에 상기 도전성 와이어(140)의 타단이 본딩되어 있다.
마지막으로, 상기 리드프레임(110) 및 제1봉지부(150) 상면의 상기 반도체 칩(130) 및 도전성 와이어(140)는 열경화성 수지로 봉지되어 있다. 상기 열경화성수지로 봉지된 영역을 여기서는 제2봉지부(160)로 정의하며, 상기 제2봉지부(160)에 의해 반도체 칩(130) 및 도전성 와이어(140)가 외부 환경으로부터 보호된다.
이러한 칩 싸이즈 패키지(100)는 상기 반도체 칩(130)의 전기적 신호가 본드패드(131), 도전성 와이어(140) 및 리드(112), 그리고 반도체 칩(130)의 하면 및 칩 패들(111)을 통하여 외부 장치에 전달된다. 물론, 외부 장치로부터의 전기적 신호는 상기의 역순으로 반도체 칩(130)에 전달된다.
상기와 같은 칩 싸이즈 패키지(100)는 리드프레임(110)의 칩 패들(111) 및 리드(112) 사이에 제2봉지부(160)와 열팽창계수가 유사한 제1봉지부(150)가 형성되어 있음으로써, 종래와 같은 워페이지의 발생을 최대한 억제하게 된다.
도4a 내지 도4f는 본 발명에 의한 칩 싸이즈 패키지의 제조 방법을 도시한 개략도이다.
먼저, 도4a에 도시된 바와 같이 동일한 평면상에 다수의 도전성 칩 패들(111)이 형성되고, 상기 도전성 칩 패들(111)의 외측에는 다수의 도전성 리드(112)가 형성된 리드프레임(110)을 제공한다. 여기서, 상기 칩 패들(111) 및 리드(112)는 통상적인 구리(Cu), 구리 합금, 철(Fe), 철합금 또는 이들의 등가물 중 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
이어서, 도4b에 도시된 바와 같이 상기 리드프레임(110)의 칩 패들(111)과 리드(112) 사이에 열가소성 수지를 충진하되, 상기 칩 패들(111) 및 리드(112)의 상,하면이 외측으로 노출되도록 제1봉지부(150)를 형성한다. 예를 들면, 상기 리드프레임(110)을 금형 내측에 위치시켜 놓고, 상기 리드프레임(110)의 칩 패들(111)과 리드(112) 사이에 열가소성 수지를 충진한 후, 경화시킴으로써, 상기 칩 패들(111)과 리드(112)의 상,하면이 제1봉지부(150) 외측으로 노출되도록 한다.
이어서, 도4c에 도시된 바와 같이 상기 리드프레임(110)의 각 칩 패들(111) 상면에 도전성 접착부재(120)를 이용하여 반도체 칩(130)을 접착한다. 예를 들면, 도전성 에폭시, 솔더 또는 이의 등가물중 어느 하나를 이용하여 반도체 칩(130)의 하면이 상기 칩 패들(111)에 도전된 채 접착되도록 한다.
이어서, 도4d에 도시된 바와 같이 상기 반도체 칩(130)의 본드패드(131)와 상기 리드(112)의 상면을 골드 와이어, 알루미늄 와이어 또는 이들의 등가물중 어느 하나를 이용하여 상호 전기적 및 기계적으로 연결한다.
이어서, 도4e에 도시된 바와 같이 상기 리드프레임(110) 상면의 반도체 칩(130), 도전성 와이어(140) 등을 열경화성 수지로 봉지함으로써, 제2봉지부(160)를 형성한다. 즉, 상기 제2봉지부(160)에 의해 상기 반도체 칩(130) 및 도전성 와이어(140)는 외부 환경으로부터 보호된다.
이어서, 도4f에 도시된 바와 같이 상기 리드프레임(110)에서 제1봉지부(150) 및 제2봉지부(160)를 순차적으로 소잉(sawing)함으로써, 낱개의 칩 싸이즈 패키지(100)가 되도록 한다. 물론, 상기 제1봉지부(150) 내측에는 리드프레임(110)의 칩 패들(111) 및 다수의 리드(112) 하면이 외부로 노출된 채 위치하고, 상기 제2봉지부(160)의 내측에는 반도체 칩(130) 및 도전성 와이어(140)가 위치된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 칩 싸이즈 패키지에 의하면, 리드프레임의 칩 패들 및 리드 사이에 제2봉지부와 열팽창계수가 유사한 제1봉지부가 형성됨으로써, 종래와 같은 워페이지의 발생을 최대한 억제하는 효과가 있다.
또한, 상기와 같이 워페이지가 억제됨으로써, 반도체 칩 및 도전성 와이어의 파손 현상도 제거되고, 더불어 정확한 단면으로 소잉 작업을 수행할 수 있는 효과가 있다.

Claims (2)

  1. (정정) 동일한 평면상에 일정 두께의 도전성 칩 패들이 형성되고, 상기 칩 패들의 외측에는 상기 칩 패들과 동일한 두께로서 다수의 도전성 리드가 형성된 리드프레임;
    상기 칩 패들과 리드 사이의 영역 및 그 외주연에까지 열가소성 수지가 충진되되, 상기 칩 패들 및 리드의 두께와 동일한 두께로 충진되어, 상기 칩 패들 및 리드의 상면 및 하면이 상기 열가소성 수지를 통하여 상,하부로 노출되도록 형성된 제1봉지부;
    상기 리드프레임의 칩 패들 상면에 도전성 접착부재로 접착된 반도체 칩;
    상기 반도체 칩과 리드를 상호 전기적, 기계적으로 연결하는 다수의 도전성 와이어; 및,
    상기 리드프레임 및 제1봉지부 상면의 상기 반도체 칩 및 도전성 와이어가 열경화성 수지로 봉지되어 형성된 제2봉지부를 포함하여 이루어진 칩 싸이즈 패키지.
  2. (정정) 동일한 평면상에 일정 두께의 도전성 칩 패들이 형성되고, 상기 칩 패들의 외측에는 상기 칩 패들의 두께와 동일한 두께로 다수의 도전성 리드가 형성된 리드프레임을 제공하는 단계;
    상기 칩 패들과 리드 사이에 열가소성 수지를 충진하되, 상기 칩 패들 및 리드의 두께와 동일한 두께로 충진하여, 상기 칩 패들 및 리드의 상,하면이 열가소성 수지의 상,하부로 노출되도록 제1봉지부를 형성하는 단계;
    상기 리드프레임의 칩 패들 상면에 도전성 접착부재를 개재하여 반도체 칩을 접착하는 단계;
    상기 반도체 칩과 리드를 도전성 와이어로 상호 전기적 및 기계적으로 연결하는 단계; 및,
    상기 리드프레임 및 제1봉지부 상면의 상기 반도체 칩 및 도전성 와이어를 열경화성 수지로 봉지하여 제2봉지부를 형성하는 단계를 포함하여 이루어진 칩 싸이즈 패키지.
KR10-2002-0012248A 2002-03-07 2002-03-07 칩 싸이즈 패키지 및 그 제조 방법 KR100455698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012248A KR100455698B1 (ko) 2002-03-07 2002-03-07 칩 싸이즈 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012248A KR100455698B1 (ko) 2002-03-07 2002-03-07 칩 싸이즈 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030072953A KR20030072953A (ko) 2003-09-19
KR100455698B1 true KR100455698B1 (ko) 2004-11-06

Family

ID=32223826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012248A KR100455698B1 (ko) 2002-03-07 2002-03-07 칩 싸이즈 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100455698B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법
KR101070905B1 (ko) 2004-08-21 2011-10-06 삼성테크윈 주식회사 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR20000073966A (ko) * 1999-05-17 2000-12-05 이중구 아이 씨 카드용 칩 모듈 및 그 제조 방법
JP2001185646A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 半導体装置
JP2001210755A (ja) * 2000-01-28 2001-08-03 Nec Corp 半導体装置用基板および半導体装置の製造方法
KR20020000325A (ko) * 2000-06-23 2002-01-05 윤종용 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR20000073966A (ko) * 1999-05-17 2000-12-05 이중구 아이 씨 카드용 칩 모듈 및 그 제조 방법
JP2001185646A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 半導体装置
JP2001210755A (ja) * 2000-01-28 2001-08-03 Nec Corp 半導体装置用基板および半導体装置の製造方法
KR20020000325A (ko) * 2000-06-23 2002-01-05 윤종용 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법

Also Published As

Publication number Publication date
KR20030072953A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
TWI540315B (zh) 壓力感測器及其組裝方法
US20060102994A1 (en) Multi-chip semiconductor package and fabrication method thereof
US7564123B1 (en) Semiconductor package with fastened leads
US7642638B2 (en) Inverted lead frame in substrate
US6627990B1 (en) Thermally enhanced stacked die package
JP2002110718A (ja) 半導体装置の製造方法
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
KR101474189B1 (ko) 집적회로 패키지
US20120074549A1 (en) Semiconductor device with exposed pad
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US6696750B1 (en) Semiconductor package with heat dissipating structure
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
US6822337B2 (en) Window-type ball grid array semiconductor package
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
US20030038358A1 (en) Semiconductor package without outer leads
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR100488489B1 (ko) 칩 싸이즈 패키지 그 제조 방법
US20060231960A1 (en) Non-cavity semiconductor packages
KR100473336B1 (ko) 반도체패키지
JPS61240664A (ja) 半導体装置
KR100424611B1 (ko) 저형상 감광성 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 16