KR20030093774A - 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지를 구성하는 리드프레임의 저면(반도체 칩이 본딩된 표면의 반대면)에 수지층을 부분코팅 함으로써 반도체 패키지에서 발생되는 열이 수지층을 통해 외부로 쉽게 방열되도록 하여 반도체 칩의 열적 스트레스를 최소화 하고, 수지층이 부분코팅 된 상기 반도체 패키지의 저면에 리드를 노출시켜 상기 리드에 외부 단자가 연결될 수 있도록 함으로써 종래 리드가 측면 쪽으로 노출된 반도체 패키지보다 경박단소화 된 칩 스케일 반도체 패키지에 관한 것이다.

상술한 특징을 갖는 본 발명의 칩 스케일 반도체 패키지는, A) 리드프레임 유닛 상에 다수열로 배열된 리드프레임의 패드마다 반도체 칩을 본딩하는 다이본딩공정과; B) 상기 패드에 본딩시킨 반도체 칩과 상기 리드프레임의 리드 사이를 전기적으로 접합하는 와이어본딩공정과; C) 상기 리드프레임 유닛의 표면 중 상기 반도체 칩이 본딩된 표면 전체에 몰딩재를 도포하여 상기 몰딩재와 리드프레임 유닛과 반도체 칩을 일체로 패키징 하는 몰딩공정과; D) 상기 몰딩공정에서 일체로 패키징 한 리드프레임 유닛을 각각의 반도체 패키지로 개별적으로 절단하는 쏘잉공정;에 따라 제조될 수 있다.

Description

리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체 패키지 및 그 제조방법{Lead Frame, Manufacturing Process of Chip Scale Package Using The Same}

본 발명은 새로운 구조의 리드프레임과, 상기 리드프레임을 이용하여 제작된 칩 스케일 반도체 패키지 및 그 제조방법에 관한 것이다.

더욱 구체적으로는 반도체 패키지를 구성하는 리드프레임의 저면(반도체 칩이 본딩된 표면의 반대면)에 수지층을 부분코팅 하여 상기 반도체 패키지에서 발생되는 열이 수지층을 통해 외부로 쉽게 방열되도록 함으로써 반도체 칩의 열적 스트레스를 최소화 하고, 수지층이 부분코팅 된 반도체 패키지의 저면에 리드를 노출시켜 상기 리드에 외부 단자가 연결될 수 있도록 함으로써 리드가 측면쪽으로 노출된 종래의 반도체 패키지보다 경박단소화 된 칩 스케일 반도체 패키지에 관한 것이다.

반도체 칩이 본딩되는 리드프레임은, 통상 합금(alloy 42)이나 구리(Cu) 등의 단일 재질로 되어 있으며 매우 복잡한 구조로 되어 있다.

한편, 리드프레임은 패키지 조립라인을 통하여 반도체 패키지로 제작되는데, 종래의 패키지 조립라인은, ⅰ) 리드프레임의 패드에 반도체 칩을 실장하는 다이본딩 공정과, ⅱ) 반도체 칩과 리드프레임의 리드 사이를 금선(골드와이어) 등의 도전성 금속세선으로 연결하는 와이어본딩 공정과, ⅲ) 반도체 칩이 실장된 리드프레임에 몰딩컴파운드를 도포하여 일체로 몰딩하는 몰딩 공정과, ⅳ) 리드프레임의 필요없는 부분을 절단하여 제거한 다음 상기 몰딩컴파운드의 바깥으로 노출된 리드를 PCB(PrintedCircuit Board)(1)와 같은 외부 단자에 실장하는 형태로 굴곡하는 트림 /포밍 공정과, 테스트 공정 및 마킹 공정 등을 포함하고 있다.

이들 공정 중에, 다이본딩 공정과 와이어본딩 공정 및 몰딩 공정에서는 170℃∼420℃의 온도가 가해지므로 리드프레임은 열적 스트레스를 받게 될 뿐 아니라 열팽창하게 된다. 따라서, 다수개의 리드프레임이 배열된 종래의 리드프레임 유닛은 열에 의한 누적적 치수변화를 감내할 수 있는 2열 이하로 밖에는 리드프레임을 배열할 수 없었다. 이 때문에, 종래의 리드프레임은 공정당 생산량이 적고 제조과정에서 발생되는 리드프레임의 잔유물의 비율이 높아 생산효율이 떨어지는 문제점이 있었다.

첨부된 도면 중 도1a 및 도1b는 종래의 리드프레임을 이용하여 종래의 방법으로 제작한 반도체 패키지(10)를 나타낸 것으로서, 리드(11,12,13)가 반도체 패키지의 측면으로 노출되어 있음을 알 수 있다.

이처럼, 종래 방법대로 제조된 종래의 반도체 패키지(10)는 외부 입/출력단자와 연결되는 리드(11,12,13)가 반도체 패키지(10)의 측면을 통해 외부로 돌출되어 절곡된 형태임에 따라 PCB에 실장할 경우 전체적인 실장면적이 넓어질 수 밖에 없었고, 나아가 종래의 반도체 패키지를 구성요소로 하는 전자제품도 부피가 커질수 밖에 없는 문제점을 발생시켰다. 또한, 리드프레임을 트리밍 하는 금형이 조기에 마모됨으로써 금형비용 등이 증가하여 결국에는 리드프레임의 제조비용이 상승되는 요인이 되었다.

한편, 리드프레임의 필요 없는 부분 예컨대 타이 바와 리드 사이를 절단한 다음 몰딩컴파운드의 바깥으로 노출된 리드를 실장 형태로 굴곡하는 종래의 트림/포밍 공정은, 미세 리드를 사용하는 초소형 반도체 패키지의 제조공정에는 사실상 적용하기가 대단히 어려웠다.

그 이유는, 미세 리드를 절단하는 과정에서, 상기 미세 리드와 와이어본딩 된 도전성 금속세선이 끊어지거나 미세 리드가 끊어져 버리거나 절단 시의 기계적 충격이 반도체 칩 또는 반도체 패키지에 가해져 데미지를 주는 등, 신뢰성에 상당한 문제를 야기하기 때문이다. 또한, 이러한 문제들로 인하여 반도체 패키지를 경박단소화 하는데 한계가 있었다.

본 발명은 이러한 문제점을 개선하고자 안출된 것으로서 종래보다 경박단소화 되고 방열이 용이하게 이루어지는 칩 스케일 반도체 패키지를 제공하는데 목적이 있다.

또한, 본 발명은 반도체 패키지의 제조과정에서 발생되는 잔유물의 비율은 낮은 반면에 생산효율은 높은 리드프레임 혹은 상기 리드프레임이 다수 열로 집적된 리드프레임 유닛을 제공하는데 다른 목적이 있다.

또한, 본 발명은 상기 목적의 칩 스케일 반도체 패키지를 저비용으로 생산 가능한 반도체 패키지의 제조방법을 제공하는데 또 다른 목적이 있다.

도1a는 종래의 반도체 패키지를 나타낸 평면도이다.

도1b는 도1a의 측면도이다.

도2a는 본 발명의 바람직한 실시예에 따른 반도체 패키지를 나타낸 것으로서, 몰딩재를 생략한 상태의 평면도이다.

도2b는 도2a에 도시된 반도체 패키지에 몰딩재를 도포한 상태의 단면도이다.

도2c는 도 2a에 도시된 반도체 패키지의 저면도이다.

도3a은 본 발명의 바람직한 일 실시예에 따른 리드프레임 유닛을 나타낸 평면도이다.

도3b는 도3a의 측면도이다.

[도면 부호의 설명]

100...리드프레임 유닛, 110...리드프레임,

111...패드, 112,113...리드,

114...관통홀, 115,116...후크

200...반도체 칩, 210...에미터(Emitter),

220...베이스(Base), 300...도전성 금속세선,

400...몰딩재, 500...수지층,

600...반도체 패키지.

상술한 기술적 과제를 해결하기 위한 본 발명의 리드프레임은, 도3a 및 도3b에 도시된 바와 같이, 반도체 칩이 본딩되는 패드(111) 부분에 관통홀(114)이 형성되거나 리드(112,113)의 끝부분에 후크(115,116)가 형성되거나 또는 리드의 표면에 엠보스가 형성된 것을 특징으로 한다.

상기 관통홀(114)은 리드프레임에 열이 가해질 때 리드프레임의 재질이 팽창을 상당부분 내부적으로 흡수하기 때문에, 리드프레임의 누적적 치수변화의 요인이 되는 리드프레임의 외연적 팽창을 상당부분 감소시키게 된다. 또한, 동일직경의 중실봉보다는 중공봉이 전단응력이나 휨압력에 저항성이 큰 것과 같은 이유로 리드프레임의 외형구조를 안정화 시키는 역할도 하게 된다.

여기서, 상기 관통홀의 형상은 정다각형인 것이 바람직하지만, 원형/타원형/다각형 등도 채용이 가능하다.

즉, 관통홀(114)의 형상은 특별히 제한되지 않는다.

상기 후크(115,116) 및/또는 엠보스는, 상기 관통홀(114)과 함께 몰딩재(몰딩컴파운드)와 리드프레임 혹은 리드프레임 유닛(100) 사이의 결합을 견고하게 해 줌으로써 몰딩재의 도포량 또는 충진량을 줄일 수 있도록 하여 결과적으로는 반도체 패키지의 두께를 최소화 시킬 수 있게 해 준다.

한편, 상기 구조의 리드프레임과 통상의 반도체 칩을 이용하여 칩 스케일의 반도체 패키지를 제조하는 본 발명의 제조방법은, 다이본딩 공정과; 와이어본딩 공정과; 몰딩공정과; 쏘잉공정; 을 포함하며, 추가로 코팅공정을 가질 수 있다.

A) 상기 다이본딩 공정은 리드프레임 유닛 상에 다수열로 배열된 리드프레임의 패드마다 반도체 칩을 본딩하는 공정으로서, Au-Si 공정(共晶)법이나 납땜법 혹은 수지접착법 등, 용도에 따라 접합방법을 임의로 선택할 수 있다.

이와 같이 반도체 칩을 리드프레임의 패드에 접착하는 목적은, 반도체 패키지로의 조립이 완료된 후 기판에 실장하기 위해서 뿐 아니라 전기적인 입출력단자나 어스(earth)를 겸하는 일도 있으며 반도체 패키지의 동작 시 외부로 방열하기 위해서이다.

B) 이상과 같이 하여 반도체 칩을 리드프레임의 패드에 본딩한 후에는, 상기 반도체 칩과 리드프레임의 리드를 도전성 금속세선으로 연결하여 전기적으로 접합하는 와이어본딩 공정을 실시한다.

이때, 상기 도전성 금속세선으로는 통상의 골드와이어가 사용될 수 있고, 열압착법 및/또는 초음파법을 이용하여 리드 및 반도체 칩에 도전성 금속세선의 일단을 각각 본딩한다.

C) 이어서, 상기 와이어본딩공정을 거친 리드프레임 유닛의 표면 중 반도체 칩이 본딩된 표면 전체에 몰딩재를 도포하여, 상기 몰딩재와 리드프레임 유닛과 반도체 칩을 일체로 패키징 하는 몰딩공정이 수행된다.

상기 반도체 칩과 리드프레임을 일체적으로 봉합하여 몰드바디를 형성하는몰딩재로는 통상 고순도의 에폭시 수지가 이용되는데, 이때 사용되는 에폭시 수지는 반도체 칩 또는 반도체 패키지의 신뢰성을 좌우하는 중요한 요소가 된다.

D) 이후, 상기 몰딩공정에서 일체로 패키징 한 리드프레임 유닛을 각각의 반도체 패키지로 절단하는 쏘잉공정이 수행된다.

즉, 상기 쏘잉공정에서는 몰딩재가 몰드바디로 경화/성형된 리드프레임 유닛 상의 리드프레임 사이를 다이아몬드 블레이드와 같은 초경공구로 절단함으로써, 이미 완성된 반도체 패키지들을 상기 리드프레임 유닛으로부터 개별적으로 분리한다.

한편, 본 발명의 제조방법에서는, 몰딩공정과 쏘잉공정 사이에, 반도체 칩이 본딩된 리드프레임 표면의 반대면에 각기 방열용 수지층을 부분코팅 하는 E) 코팅공정이 추가적으로 수행될 수 있다. 여기서, 상기 수지층의 소재로는 몰딩재와 마찬가지로 고순도의 에폭시 수지를 채용할 수 있다.

상술한 바와 같이, 본 발명은 리드프레임이 다수열로 배열된 신규의 리드프레임 유닛으로 반도체 패키지를 제조함으로써, 상기 리드프레임 유닛의 단위 면적당 반도체 칩의 집적도를 대폭 향상시켜 생산량을 배가함과 동시에 제조비용을 혁신적으로 절감할 수 있다.

또한, 리드와 타이바/댐바의 연결부위를 절단함으로써 리드에 손상을 가하는 종래의 트림/포밍 공정 대신, 리드프레임 유닛의 댐바 또는 타이바에 해당되는 부위만 절단하는 쏘잉공정을 개발/적용함으로써 반도체 칩 또는 반도체 패키지가 기계적인 충격을 받지 않도록 하여 제품의 신뢰성을 높일 수 있고, 결과적으로는 반도체 패키지의 경박단소화가 실현 가능하다.

이하, 첨부도면을 참조하여, 본 발명의 제조방법에 따라 제작된 칩 스케일 반도체 패키지를 설명한다.

첨부된 도2a 내지 도2c는 본 발명의 바람직한 일 실시예에 따른 반도체 패키지의 평면도/단면도/저면도로서, 특히 도2a는 설명의 편의를 위해 몰딩재를 생략하여 도시하였다.

도면에서 보듯이, 본 실시예의 반도체 패키지(600)는, 먼저 관통홀(114)이 형성된 리드프레임(lead frame)(110)의 패드(die PAD)(111)에 Ag계나 Au계의 접착제를 도팅(dotting)한 후 트랜지스터나 다이오드 등의 반도체 칩(200)을 본딩하되 상기 관통홀이 반도체 칩에 의해서 가리워지지 않도록 본딩하고, 이어서 상기 반도체 칩(200)의 에미터(emitter)(210) 및 베이스(base)(220)와 리드프레임(110)의 리드(112,113)를 골드와이어 등의 도전성 금속세선(300)으로 각각 전극 접합한 후, 리드프레임(110)과 반도체 칩(200)의 상면에 몰딩재(400)로서 고순도의 에폭시 수지를 도포하고, 상기 리드프레임의 반대면에 몰딩재와 동일한 소재의 수지층(500)을 부분코팅하여 이루어진 구성으로 되어 있다.

여기서, 상기 수지층은 리드와 동일 높이이거나 그보다 조금 튀어나온 높이로 형성할 수 있는데, 바람직하게는 리드보다 0.01∼0.1㎜ 더 튀어나온 것이 좋다.

만약, 상기 수지층의 돌출높이가 상기 범위 이하인 경우에는 방열효과가 없고 상기 범위를 초과한 경우에는 반도체 패키지의 두께가 필요 이상으로 두꺼워져 칩 스케일 반도체 패키지의 경박단소화에 악영향을 끼치게 된다.

한편, 상기 리드(112,113)의 내측 말단부에는 도2b에 도시된 것처럼 상향 절곡된 후크(115,116)가 형성되어 있어, 상기 몰딩재와 리드프레임 간의 결합이 더욱 견고하게 유지되고 있다.

이상에서 설명한 바와 같이, 본 발명은 종래보다 리드프레임 유닛의 단위면적당 반도체 칩의 집적도를 높일 수 있고, 단위 시간당 반도체 패키지의 생산량을 증대시킬 수 있어 제조비용을 혁신적으로 절감할 수 있다.

또한, 종래의 트림/포밍 공정 대신 새로운 쏘잉공정을 채용함으로써, 반도체 패키지를 개별적으로 절단할 때 상기 반도체 칩 또는 반도체 패키지가 데미지를 입는 경우가 없고 따라서 고신뢰도의 제품을 얻을 수 있으며 반도체 패키지의 경박단소화에 유리한 장점이 있다.

또한, 리드프레임의 저면에 방열용 수지층을 형성함으로써 반도체 패키지의 작동 시 발생되는 열을 쉽게 방열할 수 있고, 따라서 반도체 칩 또는 반도체 패키지에 가해지는 열적 스트레스를 최소화 할 수 있다.

또한, 몰딩재의 사용량을 줄이더라도 후크와 관통홀 등에 의해서 리드프레임과 몰딩재가 강한 결합을 유지함으로 종래보다 경박단소화 된 반도체 패키지를 얻을 수 있다.

Claims (5)

1. 반도체 패키지의 제조방법에 있어서,

   A) 리드프레임 유닛 상에 다수열로 배열된 리드프레임의 패드마다 반도체 칩을 본딩하는 다이본딩공정과;

   B) 상기 다이본딩공정에서 상기 패드에 본딩시킨 상기 반도체 칩과 상기 리드프레임의 리드 사이를 전기적으로 접합하는 와이어본딩공정과;

   C) 상기 와이어본딩공정을 거친 상기 리드프레임 유닛의 표면 중 상기 반도체 칩이 본딩된 표면 전체에 몰딩재를 도포하여 상기 몰딩재와 리드프레임 유닛과 반도체 칩을 일체로 패키징 하는 몰딩공정과;

   D) 상기 몰딩공정에서 일체로 패키징 한 리드프레임 유닛을 각각의 반도체 패키지로 개별적으로 절단하는 쏘잉공정; 을 포함하는 칩 스케일 반도체 패키지의 제조방법.
2. 제1항에 있어서,

   상기 몰딩공정과 상기 쏘잉공정 사이에, 상기 반도체 칩이 본딩된 각 리드프레임의 패드 표면의 반대면에 수지층을 부분코팅하는 코팅공정이 추가된 칩 스케일 반도체 패키지의 제조방법.
3. 제1항의 방법으로 제조된 칩 스케일 반도체 패키지.
4. 제2항의 방법으로 제조하되 상기 수지층의 두께가 0.01∼0.1㎜ 범위 내에 있도록 제조한 칩 스케일 반도체 패키지.
5. 리드와 패드를 갖는 리드프레임에 있어서,

   상기 리드프레임은

   상기 패드에 관통홀이 형성되거나 상기 리드의 끝부분에 후크가 형성되거나 상기 리드의 표면에 엠보스가 형성된 것을 특징으로 하는 칩 스케일 반도체 패키지.