KR20010076003A - 고전력 패키지 - Google Patents

고전력 패키지 Download PDF

Info

Publication number
KR20010076003A
KR20010076003A KR1020000003244A KR20000003244A KR20010076003A KR 20010076003 A KR20010076003 A KR 20010076003A KR 1020000003244 A KR1020000003244 A KR 1020000003244A KR 20000003244 A KR20000003244 A KR 20000003244A KR 20010076003 A KR20010076003 A KR 20010076003A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
die pad
high power
power package
Prior art date
Application number
KR1020000003244A
Other languages
English (en)
Inventor
심보근
이상국
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000003244A priority Critical patent/KR20010076003A/ko
Publication of KR20010076003A publication Critical patent/KR20010076003A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩에서 발생되는 열을 원활하게 방출시키기 위해서 리드 프레임 중 반도체 칩이 부착되는 일면에만 몰딩물을 형성하는 고전력 패키지에 관한 것으로, 다이패드의 일단부 소정부분에 다이패드를 관통하여 형성되는 결합홀과 다이패드의 뒷면 중 결합홀과 대응되는 부분에 소정깊이로 형성되는 결합홈의 외주면에 요철을 형성하여 리드 프레임과 몰딩물간의 접착면적을 증대시킨다.

Description

고전력 패키지{Power package}
본 발명은 고전력 패키지에 관한 것으로, 더욱 상세하게는 방열 효율을 향상시키기 위해 리드 프레임의 앞면 소정부분만을 몰딩하는 고전력 패키지에서 몰딩물이 리드 프레임의 다이패드로부터 분리되는 것을 방지하기 위해서 다이패드를 관통하는 결합홀과 결합홀 중 다이패드의 뒷면에 형성되는 결합홈의 면적을 증대시킨 고전력 패키지에 관한 것이다.
최근, 전자·정보기기의 메모리 용량이 대용량화됨에 따라 DRAM 및 SRAM과 같은 반도체 메모리 소자들도 고집적화되면서 반도체 칩 사이즈가 점점 증대되고 있다. 이로 인해 반도체 칩을 내장하는 패키지 역시 전자기기, 정보기기의 소형화, 경량화 추세에 맞추어 계속적으로 경량화, 박형화 및 소형화되고 있으며, 고신뢰성이 요구되고 있다. 이러한, 추세에 부응하기 위해서 여러개의 반도체 칩을 하나로 패키징하는 멀티 칩 패키징 기술이 발전하여 왔다.
특히, 고전력 트랜지스터의 일종으로 출력제어에 사용되는 SMPS(Switching Mode Power Supply)용 패키지도 고전력 반도체 칩인 MOSFET와 이를 제어하기 위한 제어 칩을 하나의 리드 프레임에 탑재시키고 성형수지를 이용하여 이를 밀봉함으로써 고전력 패키지를 형성한다.
그러나, 이러한 고전력 패키지들이 구동할 때 반도체 칩에서 많은 열이 발생된다. 따라서, 반도체 칩에서 발생되는 열을 외부로 효과적으로 방출시키기 위해서 반도체 칩이 부착되는 리드 프레임의 앞면만을 성형수지로 밀봉하고 리드 프레임의 뒷면은 외부로 노출시켜 히트 싱크로 사용한다.
여기서, 리드 프레임에 대해 좀더 상세히 설명하면, 리드 프레임은 반도체 칩이 소정부분에 부착되는 다이패드와, 반도체 칩을 외부와 전기적으로 연결시키는 리드로 구성된다. 다이패드에서 리드들과 인접한 하단부에는 반도체 칩이 탑재되고, 다이패드의 상단부에는 다이패드의 일면에만 밀봉된 몰딩물이 리드 프레임으로부터 분리되는 것을 방지하기 위한 결합홀이 소정직경을 가지고 형성된다. 즉, 반도체 칩을 외부환경으로부터 보호하기 위해서 리드 프레임의 앞면을 성형수지로 몰딩할 경우 겔상태의 성형수지가 결합홀을 통해 다이패드의 뒷면으로 흘러들어 결합홀의 주변을 감싸므로 리드 프레임과 몰딩물의 결합력이 향상된다.
그러나, 반도체 칩 패키지는 계속적으로 경량화, 소형화되고 있어 다이패드에서 결합홀을 뚫은 수 있는 면적이 제한되고 이로 인해 결합홀의 직경이 작아 몰딩물이 리드 프레임에서 쉽게 분리되므로 제품의 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 동일 면적을 갖는 다이패드에서 결합홀의 면적을 증대시키므로 리드 프레임과 몰딩물의 결합력을 향상시켜 제품의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1은 본 발명에 의한 고전력 패키지를 나타낸 부분 절개 사시도이고,
도 2는 도 1을 Ⅱ-Ⅱ선으로 절단한 단면도이다.
도 3은 본 발명에 의한 리드 프레임의 앞면을 도시한 사시도이고,
도 4는 본 발명에 의한 리드 프레임의 뒷면을 도시한 사시도이다.
이와 같은 목적을 달성하기 위해서 본 발명은 일면에 본딩패드들이 형성된 반도체 칩과, 일면 소정부분에 반도체 칩이 탑재되는 다이패드와 본딩패드들과 전기적으로 연결되어 외부에서 인가된 신호를 반도체 칩에 전송하는 리드들이 구비된 리드 프레임과, 본딩패드들과 리드들을 전기적으로 연결시키는 와이어들과 반도체 칩에서 발생되는 열을 외부로 방출시키기 위해서 반도체 칩이 부착된 리드 프레임의 일면만을 감싸 반도체 칩과 와이어 및 리드들의 일단 소정부분을 외부 환경으로부터 보호하는 몰딩물을 포함하는 고전력 패키지에 있어서, 반도체 칩과 소정간격 이격된 다이패드의 소정부분에는 외주면이 요철형상으로 가공된 결합홀이 다이패드를 관통하여 형성되고, 다이패드의 이면 중 결합홀과 동일한 위치에는 결합홀보다 크기가 크고 외주면이 요철형상으로 가공된 결합홈이 소정깊이로 형성되어 상기 리드 프레임과 상기 몰딩물간의 접착력을 향상시킨다.
이하, 본 발명에 의한 고전력 패키지의 구조를 첨부된 도면 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
고전력 패키지는 도 1과 도 2에 도시된 바와 같이 상부면 소정부분에 본딩패드들(13)이 형성된 반도체 칩(10), 반도체 칩(10)이 탑재되고 반도체 칩(10)과 외부단자를 전기적으로 연결시키는 리드 프레임(20), 반도체 칩(10)과 리드 프레임(20)을 전기적으로 연결시키는 와이어(40) 및 반도체 칩(10)을 외부환경으로부터 보호하고 방열 효율을 향상시키기 위해 반도체 칩(10)이 부착되는 리드 프레임(20)의 앞면만 감싸는 몰딩물(50)을 포함한다.
리드 프레임(20)은 반도체 칩(10)을 지지하는 다이패드(21)와, 다이패드(21)의 길이방향 일단에 복수개 형성되고 와이어(40)에 의해 본딩패드들(13)과 전기적으로 연결되는 리드들(30)로 구성된다. 여기서, 다이패드(21)는 사각형상으로, 리드들(30)과 인접한 다이패드(21)의 하단부 소정부분에는 접착제(15;도시 안됨)에 의해 반도체 칩(10)이 부착되고, 다이패드(21)의 상단부에는 반도체 칩(10)과 소정간격 이격되어 결합홀(21)이 형성되는데, 결합홀(21)은 리드 프레임(20)의 앞면만을 감싸는 몰딩물(50)이 리드 프레임(20)으로부터 쉽게 분리되는 것을 방지하기 위한 것이다.
결합홀(21)에 대해 첨부된 도면을 참조하여 좀더 상세히 설명하면, 결합홀(21)은 종래의 결합홀 직경보다 약간 작게 원형을 형성하고, 원형의 외주면에 도 1에 도시된 바와 같은 라운드 형상의 요철(23)을 형성하거나 또는 도 3에 도시된 바와 같이 삼각형상의 요철(23)을 형성하며 결합홀(21)의 면적을 증대시킨다.
또한, 도 4에 도시된 바와 같이 다이패드(21)의 뒷면에서 결합홀(21)이 형성된 부분과 동일한 위치에는 결합홀(21)과 동일한 형상을 가지고 결합홀(21) 보다 면적이 큰 결합홈(25)이 다이패드(21)의 앞면 쪽으로 소정깊이만큼 파여 있어 리드 프레임(30)과 몰딩물(50)의 결합력을 향상시킨다.
본 발명에 의한 고전력 패키지의 제조 과정에 대해 설명하면 다음과 같다.
리드(30)와 인접한 다이패드(21)의 하단부 중앙부분에 접착제(15)를 이용하여 반도체 칩(10)을 접착시키는데, 본딩패드들(40)이 형성되지 않은 반도체 칩(10)의 하부면이 접착제(15)와 접촉된다.
이후, 반도체 칩(10)과 리드 프레임(20)을 전기적으로 연결시키기 위해서 도전성 재질로 형성된 와이어(40)의 일단을 반도체 칩(10)의 본딩패드(13)에 연결시키고 와이어(40)의 타단을 리드(30)에 연결시켜 반도체 칩(10)과 리드(30)를 전기적으로 연결시킨다.
이어, 반도체 칩(10)과 와이어(40)가 본딩된 리드(30)의 소정부분 및 와이어(40)를 외부환경으로부터 보호하기 위해서 겔상태의 성형수지를 이용하여 반도체 칩(10)이 부착된 리드 프레임(20)의 앞면을 감싸고, 성형수지를 경화시켜 몰딩물(50)을 형성한다. 여기서, 겔 상태의 성형 수지가 몰딩물(50)을 형성하는 금형(도시 안됨)의 캐비티의 내부로 유입되면 리드 프레임(20)의 앞면을 감싸면서 결합홀(23)을 통해 다이패드(21)의 뒷면에 형성된 결합홈(25)까지 흘러들어 도 4에 도시된 바와 같이 결합홀(23)과 결합홈(24)을 채우게 된다. 그러면, 결합홀(23)과 결합홈(25)의 외벽에 형성된 요철들(27)로 인해 리드 프레임(20)과 몰딩물(50)의접착면적이 넓어지기 때문에 외부에서 가해지는 충격에 의해 몰딩물(50)이 리드 프레임(20)에서 이탈되는 것이 최소화된다.
한편, 몰딩물(50)에 의해 감싸지지 않은 리드 프레임(20)의 뒷면은 반도체 칩(10)에서 발생되는 열을 외부로 신속하게 방출시키는 히트 싱크 역할을 한다.
이와 같이 리드 프레임의 앞면에 몰딩물(50)이 형성되면 트리밍/포밍공정을 거쳐 고전력 패키지(1)를 완성한다.
이상에서 설명한 바와 같이 본 발명은 다이패드의 일단부 소정부분에 다이패드를 관통하여 형성되는 결합홀과 다이패드의 뒷면 중 결합홀과 대응되는 부분에 소정깊이로 형성되는 결합홈의 외부면에 요철을 형성하여 리드 프레임과 몰딩물간의 접착면적을 증대시킴으로써, 제품의 신뢰성이 향상될 수 있는 효과가 있다.

Claims (2)

  1. 일면에 본딩패드들이 형성된 반도체 칩;
    일면 소정부분에 상기 반도체 칩이 탑재되는 다이패드와, 상기 본딩패드들과 전기적으로 연결되어 외부에서 인가된 신호를 상기 반도체 칩에 전송하는 리드들이 구비된 리드 프레임;
    상기 본딩패드들과 상기 리드들을 전기적으로 연결시키는 와이어들; 및
    상기 반도체 칩에서 발생되는 열을 외부로 방출시키기 위해서 상기 반도체 칩이 부착된 상기 리드 프레임의 일면만을 감싸 상기 반도체 칩과 상기 와이어 및 상기 리드들의 일단 소정부분을 외부 환경으로부터 보호하는 몰딩물을 포함하는 고전력 패키지에 있어서,
    상기 반도체 칩과 소정간격 이격된 상기 다이패드의 소정부분에는 외주면이 요철형상으로 가공된 결합홀이 상기 다이패드를 관통하여 형성되고, 상기 다이패드의 이면 중 상기 결합홀과 동일한 위치에는 상기 결합홀보다 크기가 크고 외주면이 요철형상으로 가공된 결합홈이 소정깊이로 형성되어 상기 리드 프레임과 상기 몰딩물간의 접착력을 향상시키는 것을 특징으로 하는 고전력 패키지.
  2. 제 2 항에 있어서, 상기 요철은 라운드 형상 및 삼각형 형상 중 선택된 어느 하나의 형상으로 형성되는 것을 특징으로 하는 고전력 패키지.
KR1020000003244A 2000-01-24 2000-01-24 고전력 패키지 KR20010076003A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003244A KR20010076003A (ko) 2000-01-24 2000-01-24 고전력 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003244A KR20010076003A (ko) 2000-01-24 2000-01-24 고전력 패키지

Publications (1)

Publication Number Publication Date
KR20010076003A true KR20010076003A (ko) 2001-08-11

Family

ID=19640924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003244A KR20010076003A (ko) 2000-01-24 2000-01-24 고전력 패키지

Country Status (1)

Country Link
KR (1) KR20010076003A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법
CN104659008A (zh) * 2013-11-19 2015-05-27 西安永电电气有限责任公司 塑封式ipm引线框架结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법
CN104659008A (zh) * 2013-11-19 2015-05-27 西安永电电气有限责任公司 塑封式ipm引线框架结构

Similar Documents

Publication Publication Date Title
JP5782618B2 (ja) パッケージ回路、及び集積回路をパッケージングする方法
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
US6414385B1 (en) Quad flat non-lead package of semiconductor
US9105619B2 (en) Semiconductor package with conductive heat spreader
KR20020061225A (ko) 적층형 반도체 패키지
KR20010076003A (ko) 고전력 패키지
US6995458B1 (en) Cavity down no lead package
KR20040061860A (ko) 티이씨에스피
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
KR200143985Y1 (ko) 반도체 패키지의 열방출 구조
CN116230672A (zh) 封装结构、封装系统及封装结构的成型方法
KR100191854B1 (ko) 요철이 형성된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지
KR200313586Y1 (ko) 반도체패키지 구조
KR20010044948A (ko) 반도체 패키지
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
KR0156515B1 (ko) 반도체 패키지
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
KR100273226B1 (ko) 버텀리드패키지
KR200216619Y1 (ko) 반도체패키지
JPH02189959A (ja) 半導体装置
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR20000050381A (ko) 리드 온 칩 패키지
KR20020065273A (ko) 반도체 패키지 및 반도체 패키지의 마더보드 실장방법
KR20000065435A (ko) 박리방지부를 가지는 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid