KR20040061860A - 티이씨에스피 - Google Patents

티이씨에스피 Download PDF

Info

Publication number
KR20040061860A
KR20040061860A KR1020020088160A KR20020088160A KR20040061860A KR 20040061860 A KR20040061860 A KR 20040061860A KR 1020020088160 A KR1020020088160 A KR 1020020088160A KR 20020088160 A KR20020088160 A KR 20020088160A KR 20040061860 A KR20040061860 A KR 20040061860A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat spreader
substrate
attached
encapsulant
Prior art date
Application number
KR1020020088160A
Other languages
English (en)
Inventor
이구홍
윤인상
이태근
이성민
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020020088160A priority Critical patent/KR20040061860A/ko
Publication of KR20040061860A publication Critical patent/KR20040061860A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩에서 발생된 열이 히트 스프레더(Heat Spreader)를 통해 원활하게 열방출될 수 있는 티이씨에스피(TECSP : Thermal Enhanced Chip Scale Package)에 관해 개시한 것으로서, 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과, 기판의 일면에 부착되는 제 1히트 스프레더와, 제 1히트 스프레더 위에 부착되며 다 수개의 본딩 패드를 가진 반도체 칩과, 반도체 칩의 본딩 패드와 회로 패턴을 연결시키는 본딩 와이어와, 기판 상에 형성되며 반도체 칩 및 본딩와이어를 덮는 봉지제와, 봉지제 위에 형성되며 반도체 칩과 대응된 내벽에 돌출된 형상의 원형 패턴이 구비된 제 2히트 스프레더와, 볼랜드에 부착되는 도전성 볼을 포함한다.

Description

티이씨에스피{TECSP}
본 발명은 씨에스피(Chip Scale Package)에 관한 것으로, 특히, 반도체 칩에서 발생된 열이 히트 스프레더(Heat Spreader)를 통해 원활하게 열방출될 수 있는 (TECSP : Thermal Enhanced Chip Scale Package)에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 점차 소형화되어 가고 있으며, 이러한 소형화에 추세에 맞춰 실장 신뢰성을 만족시키기 위한 기술이 지속적으로 개발되고 있다. 상기 패키지의 실장 신뢰성을 만족시키기 위한 예로서, 씨에스피를 들 수 있다.
상기 씨에스피는 외부 회로와의 전기적 접속 수단, 즉, 시스템 보드 (System Board)에의 실장 수단으로서 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다.
한편, 이러한 씨에스피는 EMC(Epoxy Molding Compound)와 같은 플라스틱 수지로 밀봉되는 것이 일반적인데, 이러한 구조에서는 칩에서 발생된 열의 외부 방출이 용이하지 않아서 열방출 특성이 불량하다. 따라서, 상기 씨에스피가 가진 열방출 특성 불량을 개선하기 위해 봉지제 내에 히트 스프레더(Heat Spreader)를 구비시킨 티이씨에스피(이하, TEBGA)가 제안되었다.
도 1은 종래 기술에 따른 티이씨에스피의 단면도이다.
종래 기술에 따른 티이씨에스피(10)는, 도 1에 도시된 바와 같이, 다 수개의 본딩 패드(미도시)를 가진 반도체 칩(11)과, 반도체 칩(11)이 부착되며 반도체 칩(11)이 부착된 일면에는 회로 패턴(12)이 형성되고 이면에는 볼랜드(113)가 형성된 기판(114)과, 반도체 칩(11)의 본딩 패드와 기판(14)의 회로 패턴(12)을 연결시키는 본딩 와이어(15)와, 기판(14) 상에 반도체 칩(11)을 덮고 본딩 와이어(15)와 접하지 않도록 부착되며, 상부면이 노출되며 반도체 칩(11)과 대응되는 중심 부분이 평판 구조를 가지고 기판과 맞닿는 가장자리 부분이 상기 상부면과 일체화된 히트 스프레더(16)와, 기판(14) 상에 형성되며 히트 스프레더(16)를 덮되 그것의 상부면을 노출시키는 봉지제(17)와, 볼랜드(13)에 부착되는 도전성 볼(18)을 포함한다.
상기 반도체 칩(11)의 본딩 패드와 기판(14)의 회로패턴(12)을 상호 연결하고 있는 본딩 와이어(15) 로는 골드 와이어를 이용한다. 또한, 도전성 볼(18)의 재질로는 솔더가 이용된다.
상기 히트 스프레더(16)는 기판(14) 상에 부착되며, 반도체 칩(11)을 덮고 본딩 와이어(15)와 접하지 않도록 형성된다. 또한, 상기 히트 스프레더(16)의 중심 부분은 평판 구조를 가지며, 가장자리 부분은 상부면과 일체화되어 측면에 경사가 형성된 형상을 가진다. 도 1에서, 미설명된 도면부호 19는 파워 링(power ring)을 도시한 것이다.
상기 구성을 가진 종래 기술에 따른 티이씨에스피(10)는 봉지제(17) 내에 반도체 칩(11)을 애워싸도록 히트 스프레더(16)가 구비됨으로써, 반도체 칩(11)에서 발생되는 열이 히트 스프레더(16)를 통해 외부로 방출된다.
한편, 봉지제는 히트 스프레더(16)의 상부면을 노출시키되, 경사진 가장자리 부분을 감싸는 형상을 가진다.
그러나, 종래 기술에 따른 티이씨에스피에 있어서, 디바이스의 구동에 의해 발생하는 열의 경로(path)는 반도체 칩의 표면에서 반도체 칩의 외곽을 감싸고 있는 봉지제를 지나 히트 스프레더로 전달되어 외부로 방출된다.
이러한 열전달 경로에 있어서, 반도체 칩과 히트 스프레더 사이에 열전도도가 낮은 봉지제가 두껍게 존재하므로, 반도체 칩에서 발생된 열이 히트 스프레더를 통해 완전히 방출되지 못하여 소자의 열화가 발생되는 문제점이 있었다.
또한, 종래 기술에 따른 몰딩 금형은 히트 스프레더가 장착되는 코너 부분이 라운드 타입으로 제작됨으로써, 상기 코너 부분에 몰드 플래쉬가 다량 발생되는 문제점도 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 히트 스프레더의 열방출 효과를 개선시킬 수 있는 티이씨에스피를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 티이씨에스피의 단면도.
도 2는 본 발명의 제 1실시예에 따른 티이씨에스피의 단면도.
도 3 및 도 4는 본 발명의 제 1실시예에 따른 제 2히트 스프레더의 평면도 및 단면도.
도 5 및 도 6은 본 발명의 제 2실시예에 따른 제 2히트 스프레더의 평면도 및 단면도.
도 7은 발명의 제 2시예에 따른 티이씨에스피의 단면도.
상기와 같은 목적을 달성하기 위한 본 발명의 티이씨에스피는 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과, 기판의 일면에 부착되는 제 1히트 스프레더와, 제 1히트 스프레더 위에 부착되며 다 수개의 본딩 패드를 가진 반도체 칩과, 반도체 칩의 본딩 패드와 회로 패턴을 연결시키는 본딩 와이어와, 기판 상에 형성되며 반도체 칩 및 본딩와이어를 덮는 봉지제와, 봉지제 위에 형성되며 반도체 칩과 대응된 내벽에 돌출된 형상의 원형 패턴이 구비된 제 2히트 스프레더와, 볼랜드에 부착되는 도전성 볼을 포함하여 구성되는 것을 특징으로 한다.
상기 제 1및 제 2히트 스프레더는 구리 재질의 금속을 이용한다.
본 발명의 티이씨에스피는 다 수개의 본딩 패드를 가진 반도체 칩과, 반도체 칩이 부착되며 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과, 반도체 칩의 본딩 패드와 회로 패턴을 연결시키는 본딩 와이어와, 기판 상에 형성되며 반도체 칩 및 본딩와이어를 덮는 제 1봉지제와, 기판의 일면에 부착되며 제 1봉지제를 덮는 히트 스프레더와, 기판 상에 형성되며, 히트스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와, 볼랜드에 부착되는 도전성 볼을 포함하여 구성된 것을 특징으로 한다.
상기 히트 스프레더는 구리 재질의 금속을 이용한다.
(실시예)
도 2는 본 발명의 제 1실시예에 따른 티이씨에스피(TEBGA)를 설명하기 위한 도면이다.
또한, 도 3 및 도 4는 본 발명의 제 1실시예에 따른 제 2히트 스프레더의 평면도 및 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
본 발명의 제 1실시예에 따른 티이씨에스피(100)는, 도 2에 도시된 바와 같이, 일면에는 회로 패턴(112)이 형성되고 이면에는 볼랜드(113)가 형성된 기판(114)과, 기판(114)의 일면에 부착되는 제 1히트 스프레더(130)와, 상기 제 1히트 스프레더(130) 위에 부착되며 다 수개의 본딩 패드(미도시)를 가진 반도체 칩(110)과, 반도체 칩(110)의 본딩 패드와 회로 패턴(112)을 연결시키는 본딩 와이어(115)와, 기판(114) 상에 형성되며 반도체 칩(110) 및 본딩와이어(115)를 덮는 봉지제(117)와, 봉지제(117) 위에 형성되며 반도체 칩(110)과 대응된 내벽에 돌출된 형상의 원형 패턴(132a)이 구비된 제 2히트 스프레더(132)와, 볼랜드(113)에 부착되는 도전성 볼(118)을 포함하여 구성된다.
상기 기판(114)과 제 1히트 스프레더(130) 사이 및 봉지제(117)와 제 2히트스프레더(132) 사이에는 각각의 제 1 및 제2접착제(111a)(111b)를 개재시켜 접착력을 강화한다.
상기 구성을 가진 본 발명의 제 1실시예에 따른 티이씨에스피에 있어서, 도 2에 도시된 바와 같이, 제 1히트 스프레더(116)는 반도체 칩(110)의 하부에 배열되고, 제 2히트 스프레더(132)는, 도 3및 도 4에 도시된 바와 같이, 반도체 칩(110)의 상부에 배열되며 반도체 칩과 대응된 내벽에 돌출된 원형의 패턴(132a)이 구비됨으로써, 반도체 칩으로부터 발생된 열을 원활하게 외부로 배출시킨다.
상기 제 1및 제 2히트 스프레더(130)(132)의 재질로는 구리 재질의 금속을 이용한다.
도 5 및 도 6은 본 발명의 제 2실시예에 따른 제 2히트 스프레더의 평면도 및 단면도이다.
상기 제 2히트 스프레더는 상기 반도체 칩과 대응된 내벽에 패턴이 구비된 형상 외에도, 도 5 및 도 6에 도시된 바와 같이, 평판 구조를 가질 수도 있다.
도 7은 발명의 제 2시예에 따른 티이씨에스피의 단면도이다
발명의 제 2실시예에 따른 티이씨에스피는, 도 7에 도시된 바와 같이, 다 수개의 본딩 패드(미도시)를 가진 반도체 칩(210)과, 반도체 칩(210)이 부착되며 반도체 칩(210)이 부착된 일면에는 회로 패턴(212)이 형성되고 이면에는 볼랜드(213)가 형성된 기판(214)과, 반도체 칩(210)의 본딩 패드와 회로 패턴(212)을 연결시키는 본딩 와이어(215)와, 기판(214) 상에 형성되며 반도체 칩(210) 및 본딩와이어(215)를 덮는 제 1봉지제(240)와, 기판(214)의 일면에 부착되며 제 1봉지제(240)를 덮는 히트 스프레더(230)와, 기판(214) 상에 형성되며 히트 스프레더(230)를 덮되 그것의 상부면을 노출시키는 제 2봉지제(245)와, 볼랜드(213)에 부착되는 도전성 볼(218)을 포함하여 구성된다.
상술한 구성을 가진 본 발명의 제 2실시예에 따른 티이씨에스피는, 도 7에 도시된 바와 같이, 히트 스프레더(230)가 제 1봉지제(240)과 제 2봉지제(242) 사이에 개재된 구조를 가짐으로써, 반도체 칩(210)의 위쪽으로 40%, 아랫쪽으로 60% 비율로 열방출이 이루어진다.
또한, 히트 스프레더(230)은 상부면이 노출된 구조를 가짐으로써, 반도체 칩(210)으로부터 발생되는 열을 방출시키기가 용이하다.
제 1및 제 2봉지제(240)(245)로는 에폭시 또는 몰딩 컴파운드 등의 낮은 열전도도를 가진 재질이 이용된다. 그러나, 상기 제 1및 제 2봉지제(240)(245)는 반도체 칩(210)으로 부터 발생되는 열을 차단시켜 열방출이 어렵다. 따라서, 본 발명의 제 2실시예에서는 반도체 칩(210)의 위쪽과 아랫쪽에 열전도도가 우수한 구리 재질의 히트 스프레더(230)를 삽입시킨 구조를 가짐으로써, 열적 특성이 향상된다.
상술한 바와 같이, 본 발명에서 히트 스프레더는 반도체 칩과 대응된 내벽이 돌출된 형상의 패턴이 구비됨으로써, 전체적으로 표면적이 증가된다. 이와 같은 구조의 히트 스프레더가 티이씨에스피에 구비되면, 히트 스프레더의 표면적이 증가되는 것 만큼 그에 비례하여 히트 스프레더를 통해 발열되는 열량이 증가된다. 따라서, 반도체 칩에서 발생된 열이 히트 스프레더에 의해 효과적으로 방출된다.
또한, 반도체 칩과 대응된 내벽이 돌출된 형상을 갖는 히트 스프레더를 구비시킨 본 발명의 티이씨에스피는 단순한 평판 구조의 히트 스프레더를 구비한 종래의 티이씨에스피에 비해 발열량이 증가됨으로써 반도체 칩으로부터의 열 방출 효과를 향상시킨다.
이상에서와 같이, 본 발명에서는 히트 스프레더를 가공하여 내벽에 반도체 칩 방향으로 돌출된 형상의 패턴을 형성시킴으로써, 상기 패턴에 의해 히트 스프레더의 표면적이 증가되어 발열력이 향상된 잇점이 있다.
따라서, 본 발명에서는 반도체 칩에서 발생된 열이 상기 히트 스프레더를 통해 높은 열방출을 구현할 수 있다.

Claims (4)

  1. 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과,
    상기 기판의 일면에 부착되는 제 1히트 스프레더와,
    상기 제 1히트 스프레더 위에 부착되며, 다 수개의 본딩 패드를 가진 반도체 칩과,
    상기 반도체 칩의 본딩 패드와 상기 회로 패턴을 연결시키는 본딩 와이어와,
    상기 기판 상에 형성되며, 상기 반도체 칩 및 본딩와이어를 덮는 봉지제와, 상기 봉지제 위에 형성되며, 상기 반도체 칩과 대응된 내벽에 돌출된 형상의 원형 패턴이 구비된 제 2히트 스프레더와,
    상기 볼랜드에 부착되는 도전성 볼을 포함하여 구성되는 것을 특징으로 하는 티이씨에스피.
  2. 제 1항에 있어서, 상기 제 1및 제 2히트 스프레더는 구리 재질의 금속을 이용하는 것을 특징으로 하는 티이씨에스피.
  3. 다 수개의 본딩 패드를 가진 반도체 칩과,
    상기 반도체 칩이 부착되며, 상기 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과,
    상기 반도체 칩의 본딩 패드와 상기 회로 패턴을 연결시키는 본딩 와이어와,상기 기판 상에 형성되며, 상기 반도체 칩 및 본딩와이어를 덮는 제 1봉지제와,
    상기 기판의 일면에 부착되며, 상기 제 1봉지제를 덮는 히트 스프레더와,
    상기 기판 상에 형성되며, 상기 히트 스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와,
    상기 볼랜드에 부착되는 도전성 볼을 포함하여 구성된 것을 특징으로 하는 티비지에이.
  4. 제 3항에 있어서, 상기 히트 스프레더는 구리 재질의 금속을 이용하는 것을 특징으로 하는 티이씨에스피.
KR1020020088160A 2002-12-31 2002-12-31 티이씨에스피 KR20040061860A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088160A KR20040061860A (ko) 2002-12-31 2002-12-31 티이씨에스피

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088160A KR20040061860A (ko) 2002-12-31 2002-12-31 티이씨에스피

Publications (1)

Publication Number Publication Date
KR20040061860A true KR20040061860A (ko) 2004-07-07

Family

ID=37353349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088160A KR20040061860A (ko) 2002-12-31 2002-12-31 티이씨에스피

Country Status (1)

Country Link
KR (1) KR20040061860A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727728B1 (ko) * 2006-05-29 2007-06-13 에스티에스반도체통신 주식회사 반도체 패키지
KR100930283B1 (ko) * 2006-09-14 2009-12-09 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法
KR101535815B1 (ko) * 2013-10-24 2015-07-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727728B1 (ko) * 2006-05-29 2007-06-13 에스티에스반도체통신 주식회사 반도체 패키지
KR100930283B1 (ko) * 2006-09-14 2009-12-09 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法
KR101535815B1 (ko) * 2013-10-24 2015-07-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US7126218B1 (en) Embedded heat spreader ball grid array
US5684330A (en) Chip-sized package having metal circuit substrate
TW201411788A (zh) 集成電路封裝件及其裝配方法
US8031484B2 (en) IC packages with internal heat dissipation structures
JPS6042620B2 (ja) 半導体装置の封止体
KR100598652B1 (ko) 반도체장치
KR20040061860A (ko) 티이씨에스피
JP2007036035A (ja) 半導体装置
KR100474193B1 (ko) 비지에이패키지및그제조방법
TW200522298A (en) Chip assembly package
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100251889B1 (ko) 반도체 패키지
KR20040061845A (ko) 티이비지에이 패키지 및 몰딩 금형
KR100233865B1 (ko) 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법
KR20040076028A (ko) 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20030082178A (ko) 티이비지에이 패키지
KR100727728B1 (ko) 반도체 패키지
KR100298691B1 (ko) 반도체 장치
KR100265568B1 (ko) 멀티칩모듈
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
JPH03116856A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application