KR20040061845A - 티이비지에이 패키지 및 몰딩 금형 - Google Patents

티이비지에이 패키지 및 몰딩 금형 Download PDF

Info

Publication number
KR20040061845A
KR20040061845A KR1020020088145A KR20020088145A KR20040061845A KR 20040061845 A KR20040061845 A KR 20040061845A KR 1020020088145 A KR1020020088145 A KR 1020020088145A KR 20020088145 A KR20020088145 A KR 20020088145A KR 20040061845 A KR20040061845 A KR 20040061845A
Authority
KR
South Korea
Prior art keywords
heat spreader
semiconductor chip
substrate
package
pattern
Prior art date
Application number
KR1020020088145A
Other languages
English (en)
Inventor
이구홍
윤인상
이태근
이상권
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020020088145A priority Critical patent/KR20040061845A/ko
Publication of KR20040061845A publication Critical patent/KR20040061845A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩에서 발생된 열이 히트 스프레더(Heat Spreader)를 통해 원활하게 열방출될 수 있는 티이비지에이(TEBGA : Thermal Enhanced BAll Grid Array) 패키지 및 몰딩 금형에 관해 개시한다.
본 발명에 따른 티이비지에이 패키지는 다 수개의 본딩 패드를 가진 반도체 칩과, 반도체 칩이 부착되며 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과, 본딩 패드와 상기 회로 패턴을 연결시키는 본딩 와이어와, 기판 상에 반도체 칩을 덮으며, 본딩 와이어와 접하지 않도록 부착되고 상부면이 최대한 노출되며 내벽에 표면적을 증가시키는 패턴을 가진 히트 스프레더와, 기판 상에 형성되며 히트 스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와, 볼랜드에 부착되는 도전성 볼을 포함한다.
본 발명에 따른 몰딩 금형은 스프레더가 장착되는 코너 부분에 상기 히터 스프레더가 안내되어 고정되는 안내홈이 형성된다.

Description

티이비지에이 패키지 및 몰딩 금형{TEBGA PACKAGE AND APPARATUS FOR MOLDING}
본 발명은 비지에이(BGA: BAll Grid Array) 패키지에 관한 것으로, 특히, 반도체 칩에서 발생된 열이 히트 스프레더(Heat Spreader)를 통해 원활하게 열방출될 수 있도록 디자인된 몰딩 금형 및 티이비지에이(TEBGA : Thermal Enhanced BAll Grid Array) 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 점차 소형화되어 가고 있으며, 이러한 소형화에 추세에 맞춰 실장 신뢰성을 만족시키기 위한 기술이 지속적으로 개발되고 있다. 상기 패키지의 실장 신뢰성을 만족시키기 위한 예로서, 비지에이(BGA: BAll Grid Array) 패키지를 들 수 있다.
상기 비지에이 패키지는 외부 회로와의 전기적 접속 수단, 즉, 시스템 보드 (System Board)에의 실장 수단으로서 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다.
한편, 이러한 비지에이 패키지는 EMC(Epoxy Molding Compound)와 같은 플라스틱 수지로 밀봉되는 것이 일반적인데, 이러한 구조에서는 칩에서 발생된 열의 외부 방출이 용이하지 않아서 열방출 특성이 불량하다. 따라서, 상기 비지에이 패키지가 가진 열방출 특성 불량을 개선하기 위해 봉지제 내에 히트 스프레더(Heat Spreader)를 구비시킨 티이비지에이(이하, TEBGA) 패키지가 제안되었다.
도 1은 종래 기술에 따른 티이비지에이 패키지의 단면도이다.
종래 기술에 따른 티이비지에이 패키지(10)는, 도 1에 도시된 바와 같이, 다 수개의 본딩 패드(미도시)를 가진 반도체 칩(11)과, 반도체 칩(11)이 부착되며 반도체 칩(11)이 부착된 일면에는 회로 패턴(12)이 형성되고 이면에는 볼랜드(113)가형성된 기판(114)과, 반도체 칩(11)의 본딩 패드와 기판(14)의 회로 패턴(12)을 연결시키는 본딩 와이어(15)와, 기판(14) 상에 반도체 칩(11)을 덮고 본딩 와이어(15)와 접하지 않도록 부착되며, 상부면이 노출되며 반도체 칩(11)과 대응되는 중심 부분이 평판 구조를 가지고 기판과 맞닿는 가장자리 부분이 상기 상부면과 일체화된 히트 스프레더(16)와, 기판(14) 상에 형성되며 히트 스프레더(16)를 덮되 그것의 상부면을 노출시키는 봉지제(17)와, 볼랜드(13)에 부착되는 도전성 볼(18)을 포함한다.
상기 반도체 칩(11)의 본딩 패드와 기판(14)의 회로패턴(12)을 상호 연결하고 있는 본딩 와이어(15) 로는 골드 와이어를 이용한다. 또한, 도전성 볼(18)의 재질로는 솔더가 이용된다.
상기 히트 스프레더(16)는 기판(14) 상에 부착되며, 반도체 칩(11)을 덮고 본딩 와이어(15)와 접하지 않도록 형성된다. 또한, 상기 히트 스프레더(16)의 중심 부분은 평판 구조를 가지며, 가장자리 부분은 상부면과 일체화되어 측면에 경사가 형성된 형상을 가진다. 도 1에서, 미설명된 도면부호 19는 파워 링(power ring)을 도시한 것이다.
상기 봉지제는 히트 스프레더(16)의 상부면을 노출시키되, 경사진 가장자리 부분을 감싸는 형상을 가진다.
상기 구성을 가진 티이비지에이 패키지(10)는 봉지제(17) 내에 반도체 칩(11)을 애워싸도록 히트 스프레더(16)가 구비됨으로써, 반도체 칩(11)에서 발생되는 열이 히트 스프레더(16)를 통해 외부로 방출된다.
도 2는 종래 기술에 따른 몰딩 금형의 단면도이다.
종래 기술에 따른 몰딩 금형은 히터 스프레더(16)가 장착되는 코너 부분(A)이 라운드 타입으로 제조된다.
그러나, 종래 기술에 따른 티이비지에이 패키지에 있어서, 디바이스의 구동에 의해 발생하는 열의 경로(path)는 반도체 칩의 표면에서 반도체 칩의 외곽을 감싸고 있는 봉지제를 지나 히트 스프레더로 전달되어 외부로 방출된다.
이러한 열전달 경로에 있어서, 반도체 칩과 히트 스프레더 사이에 열전도도가 낮은 봉지제가 두껍게 존재하므로, 반도체 칩에서 발생된 열이 봉지제의 낮은 열전도 특성 때문에 히터 스프레더를 통해 완전히 방출되지 못하여 소자의 열화가 발생되는 문제점이 있었다.
또한, 종래 기술에 따른 몰딩 금형은 히터 스프레더를 장착할 경우, 코너 부분이 라운드 타입으로 제작됨으로써, 히트 스프레더의 안착이 정확히 이루어지지 않고 상기 코너 부분에 몰드 플래쉬가 다량 발생되는 문제점도 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 히트 스프레더의 열방출 효과를 개선시킬 수 있는 티이비지에이 패키지를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 몰드 플래쉬 발생을 방지할 수 있는 몰딩 금형을 제공하는 것이다.
도 1은 종래 기술에 따른 티이비지에이 패키지의 단면도.
도 2는 종래 기술에 따른 몰딩 금형의 단면도.
도 3는 본 발명의 일실시예에 따른 티이비지에이(TEBGA) 패키지의 단면도.
도 4은 본 발명의 일 실시예에 따른 히트 스프레더(Heat Spreader)를 도시한 평면도.
도 5는 도 4의 Ⅰ-Ⅱ절단선의 단면도.
도 6는 본 발명의 다른 실시예에 따른 히트 스프레더를 도시한 평면도.
도 7은 도 6의 Ⅲ-Ⅳ절단선의 단면도.
도 8은 본 발명의 다른 실시예에 따른 티비지에이 패키지를 도시한 도면.
도 9는 본 발명의 또 다른 실시예에 따른 티비지에이 패키지를 도시한 도면.
도 10은 본 발명에 따른 티비지에이 패키지를 몰딩시키는 몰딩 금형의 단면도.
상기 목적을 달성하기 위해 본 발명의 티이비지에이 패키지는 다 수개의 본딩 패드를 가진 반도체 칩과, 반도체 칩이 부착되며, 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과, 본딩 패드와 회로 패턴을 연결시키는 본딩 와이어와, 기판과 일정 간격으로 배열되며 상부면이 노출되고 반도체 칩과 대응되는 내벽에 표면적을 증가시키는 제 1패턴을 가진 히트 스프레더와, 기판 상에 형성되며 히트 스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와, 볼랜드에 부착되는 도전성 볼을 포함하는 것을 특징으로 한다.
상기 히트 스프레더의 가장자리 부분의 내벽에 표면적을 증가시키는 제 2패턴을 가진다.
본 발명에 따른 몰딩 금형은 스프레더가 장착되는 코너 부분에 상기 히터 스프레더가 안내되어 고정되는 안내홈이 형성된 것을 특징으로 한다.
(실시예)
도 3 내지 도 5는 본 발명의 일실시예에 따른 티이비지에이(TEBGA) 패키지를 설명하기 위한 도면이다.
도 3는 본 발명의 일실시예에 따른 티이비지에이(TEBGA) 패키지의 단면도이다.
또한, 도 4은 본 발명의 일 실시예에 따른 히트 스프레더(Heat Spreader)를 도시한 평면도이고, 도 5는 도 4의 Ⅰ-Ⅱ절단선의 단면도이다.
도 6는 본 발명의 다른 실시예에 따른 히트 스프레더를 도시한 평면도이고, 도 7은 도 6의 Ⅲ-Ⅳ절단선의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
본 발명의 일실시예에 따른 티이비지에이 패키지(100)는, 도 3에 도시된 바와 같이, 다 수개의 본딩 패드(미도시)를 가진 반도체 칩(110)과, 반도체 칩(110)이 부착되며 반도체 칩(110)이 부착된 일면에는 회로 패턴(112)이 형성되고 이면에는 볼랜드(113)가 형성된 기판(114)과, 반도체 칩(110)의 본딩 패드와 회로 패턴(112)을 연결시키는 본딩 와이어(115)와, 상기 기판(114) 상에 형성되어 반도체 칩(110)을 덮고 본딩 와이어(115)와 접하지 않도록 부착되며, 상부면이 노출되고 기판과 맞닿는 가장자리 부분이 상기 상부면의 이면에서 연결되며 반도체 칩(110)과 대응되는 내벽에 돌출된 형상의 패턴을 가진 히트 스프레더(116)와, 기판(114) 상에 형성되며 히트 스프레더(116)를 덮되 그것의 상부면을 노출시키는 봉지제(117)와, 볼랜드(113)에 부착되는 도전성 볼(118)을 포함하여 구성된다.
상기 구성을 가진 본 발명의 일실시예에 따른 티이비지에이 패키지에서, 도 4 및 도 5에 도시된 바와 같이, 히트 스프레더(116)는 가장자리 부분(a1)이 기판(114)과 맞닿고, 상기 반도체 칩(110)과 대응된 내벽에 사각 형상의 패턴(a2)을 가진다.
또는, 도 6 내지 도 7에 도시된 바와 같이, 히터 스프레더(116)는 가장자리 부분(a2)이 기판(114)과 맞닿고, 상기 반도체 칩(110)과 대응된 내벽에 마름모 형상의 패턴(b2)을 가진다.
도 8은 본 발명의 다른 실시예에 따른 티비지에이 패키지를 도시한 도면이다.
본 발명의 다른 실시예에 따른 티비지에이 패키지는 본 발명의 일실시예에 따른 패키지 구조와 유사하나, 도 8에 도시된 바와 같이, 히트 스프레더(216)가 기판(214)과 일정 간격으로 배열되며, 상부면이 노출되고 반도체 칩(210)과 대응되는 내벽에 반도체 칩 방향으로 사각 또는 마름모 형상의 패턴(216a)이 형성된다.
봉지제(217)는 기판(214) 상에 형성되며 히트 스프레더(216)를 덮되 그것의 상부면을 노출시키는 구조를 가진다.
도 9는 본 발명의 또 다른 실시예에 따른 티비지에이 패키지를 도시한 도면이다.
본 발명의 또 다른 실시예에 따른 티비지에이 패키지는, 도 9에 도시된 바와 같이, 히트 스프레더(316)가 기판(314)과 일정 간격으로 배열되며, 상부면이 노출되고 반도체 칩(310)과 대응되는 내벽 및 가장자리 부분의 내벽에 사각 또는 마름모 형상의 제 1 및 제 2패턴(316a)(316b)이 각각 형성된다.
또한, 봉지제(317)는 기판(314) 상에 형성되며 히트 스프레더(316)를 덮되 그것의 상부면을 노출시키는 구조를 가진다.
도 10은 본 발명에 따른 티비지에이 패키지를 몰딩시키는 몰딩 금형의 단면도이다.
본 발명에 따른 몰딩 금형은, 도 10에 도시된 바와 같이, 히터 스프레더(916)가 장착되는 코너 부분(B)에 상기 히터 스프레더(916)가 안내되어 고정되는 안내홈(917)이 형성된다. 따라서, 상기 안내홈(917)에 의해 몰드 플래쉬가발생되지 않는다.
상술한 바와 같이, 본 발명에서 히트 스프레더의 내벽은 반도체 칩과 대응된 중심 부분이 돌출된 형상을 가짐으로써, 열전도도가 낮은 봉지제 사용량이 최소화된다. 이와 같은 구조의 히트 스프레더가 티이비지에이 패키지에 구비되면, 히트 스프레더의 열전도도가 잡은 봉지제의 사용량이 최소화됨으로서, 히트 스프레더를 통해 발열되는 열량이 증가된다. 따라서, 반도체 칩에서 발생된 열이 히트 스프레더에 의해 효과적으로 방출된다.
본 발명의 히트 스프레더는 종래의 그것과 동일 재질이면서, 단지, 표면 형상만이 다르게 형성된 것이므로 전기적 성질에는 변화가 없고, 다만 발열되는 열량이 증가되는 것이다.
그러므로, 반도체 칩과 대응된 내벽이 돌출된 형상을 갖는 히트 스프레더를 구비시킨 본 발명의 티이비지에이 패키지는 단순한 평판 구조의 히트 스프레더를 구비한 종래의 티이비지에이 패키지에 비해 발열량이 증가됨으로써 반도체 칩으로부터의 열 방출 효과를 향상시킨다.
이상에서와 같이, 본 발명에서는 히트 스프레더를 가공하여 내벽에 반도체 칩 방향으로 돌출된 형상의 패턴을 형성시킴으로써, 상기 패턴에 의해 히트 스프레더의 발열력이 향상된 잇점이 있다.
따라서, 본 발명에서는 반도체 칩에서 발생된 열이 상기 히트 스프레더를 통해 높은 열방출을 구현할 수 있다.

Claims (5)

  1. 다 수개의 본딩 패드를 가진 반도체 칩과,
    상기 반도체 칩이 부착되며, 상기 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과,
    상기 본딩 패드와 상기 회로 패턴을 연결시키는 본딩 와이어와,
    상기 기판 상에 상기 반도체 칩을 덮고 상기 본딩 와이어와 접하지 않도록 부착되며, 내벽에 표면적을 증가시키는 패턴을 가진 히트 스프레더와,
    상기 기판 상에 형성되며, 상기 히트 스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와,
    상기 볼랜드에 부착되는 도전성 볼을 포함하여 구성되는 것을 특징으로 하는 티이비지에이 패키지.
  2. 제 1항에 있어서, 상기 패턴은 사각 및 마름모 중 어느 하나의 형상이 돌출된 구조를 가진 것을 특징으로 하는 티이비지에이 패키지.
  3. 다 수개의 본딩 패드를 가진 반도체 칩과,
    상기 반도체 칩이 부착되며, 상기 반도체 칩이 부착된 일면에는 회로 패턴이 형성되고 이면에는 볼랜드가 형성된 기판과,
    상기 본딩 패드와 상기 회로 패턴을 연결시키는 본딩 와이어와,
    상기 기판과 일정 간격으로 배열되며, 상부면이 노출되고 상기 반도체 칩과 대응되는 내벽에 표면적을 증가시키는 제 1패턴을 가진 히트 스프레더와,
    상기 기판 상에 형성되며, 상기 히트 스프레더를 덮되 그것의 상부면을 노출시키는 봉지제와,
    상기 볼랜드에 부착되는 도전성 볼을 포함하여 구성되는 것을 특징으로 하는 티이비지에이 패키지.
  4. 제 1항에 있어서, 상기 히트 스프레더의 가장자리 부분의 내벽에 표면적을 증가시키는 제 2패턴을 가진 것을 특징으로 하는 티이비지에이 패키지.
  5. 티이비지에이 패키지를 몰딩시키는 몰딩 금형에 있어서, 히터 스프레더가 장착되는 코너 부분에 상기 히터 스프레더가 안내되어 고정되는 안내홈이 형성된 것을 특징으로 하는 몰딩 금형.
KR1020020088145A 2002-12-31 2002-12-31 티이비지에이 패키지 및 몰딩 금형 KR20040061845A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088145A KR20040061845A (ko) 2002-12-31 2002-12-31 티이비지에이 패키지 및 몰딩 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088145A KR20040061845A (ko) 2002-12-31 2002-12-31 티이비지에이 패키지 및 몰딩 금형

Publications (1)

Publication Number Publication Date
KR20040061845A true KR20040061845A (ko) 2004-07-07

Family

ID=37353336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088145A KR20040061845A (ko) 2002-12-31 2002-12-31 티이비지에이 패키지 및 몰딩 금형

Country Status (1)

Country Link
KR (1) KR20040061845A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879273B1 (ko) * 2006-06-09 2009-01-19 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879273B1 (ko) * 2006-06-09 2009-01-19 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치
KR100882863B1 (ko) * 2006-06-09 2009-02-10 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치와 이를 생산하는 방법 및 장치
US8058736B2 (en) 2006-06-09 2011-11-15 Renesas Electronics Corporation Semiconductor device having heat spreader with center opening

Similar Documents

Publication Publication Date Title
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6703698B2 (en) Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same
US6359341B1 (en) Ball grid array integrated circuit package structure
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6720649B2 (en) Semiconductor package with heat dissipating structure
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
KR20040061845A (ko) 티이비지에이 패키지 및 몰딩 금형
KR20040061860A (ko) 티이씨에스피
KR100474193B1 (ko) 비지에이패키지및그제조방법
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR100251889B1 (ko) 반도체 패키지
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
JPH06326236A (ja) 樹脂封止型半導体装置
KR20000004424A (ko) 스택 칩 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20030082178A (ko) 티이비지에이 패키지
KR200241482Y1 (ko) 에스·비·지·에이 패키지의 구조
KR100237566B1 (ko) 반도체 박형 패키지
KR20030050470A (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR20090103505A (ko) 반도체 패키지
JPH01204453A (ja) 樹脂基板を用いたピングリッドアレイ構造
KR20030066996A (ko) 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
KR20010018964A (ko) 리드가 없는 반도체 패키지
KR20010053789A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application