KR100882863B1 - 반도체장치와 이를 생산하는 방법 및 장치 - Google Patents

반도체장치와 이를 생산하는 방법 및 장치 Download PDF

Info

Publication number
KR100882863B1
KR100882863B1 KR1020080105184A KR20080105184A KR100882863B1 KR 100882863 B1 KR100882863 B1 KR 100882863B1 KR 1020080105184 A KR1020080105184 A KR 1020080105184A KR 20080105184 A KR20080105184 A KR 20080105184A KR 100882863 B1 KR100882863 B1 KR 100882863B1
Authority
KR
South Korea
Prior art keywords
heat spreader
semiconductor chip
mold
substrate
opening
Prior art date
Application number
KR1020080105184A
Other languages
English (en)
Other versions
KR20080103042A (ko
Inventor
마사히로 고이케
겐이치 구리하라
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20080103042A publication Critical patent/KR20080103042A/ko
Application granted granted Critical
Publication of KR100882863B1 publication Critical patent/KR100882863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 기판상에 실장된 반도체칩과; 상기 반도체칩 위에 제공된 히트스프레더(heat spreader); 및 상기 반도체칩과 상기 히트스프레더 사이에 개재(interposed)되어 상기 반도체칩을 커버하는 밀봉수지(sealing resin);를 포함하는 반도체장치를 제공한다. 상기 히트스프레더는 상기 기판 및 반도체칩의 어느 것과도 접촉하지 않으며, 개구부(opening)를 가지고 있다.
반도체장치, 히트스프레더, 밀봉수지, 몰드, 와이어본딩

Description

반도체장치와 이를 생산하는 방법 및 장치{SEMICONDUCTOR DEVICE AND APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체장치와 이를 생산하는 장치 및 생산방법에 관한 것이다.
도 16은 일본의 미심사 특허공개공보 제8-139223호에 개시된 반도체장치를 보여주는 단면도이다. 반도체장치(200)에서, 반도체칩(202)이 와이어본딩(wire bonding)에 의해 기판(201)에 실장(mounted)된다. 즉, 기판(201)과 반도체칩(202)은 와이어(205)를 통하여 서로 전기적으로 연결되어 있다. 상기 반도체칩(202) 위에는, 히트스프레더(203)가 밀봉수지(204)를 통해 제공된다. 히트스프레더(203)의 주연부는 굽어 있고, 그 굽은부분(파쇄선(C1)으로 둘러싸인 부분)의 끝단은 기판(201)에 부착되어 있다.
본 발명과 관련된 종래의 기술문헌으로서, 일본 미심사 특허공개공보 제8-139223호 이외에도 일본 미심사 특허공개공보 제2004-140275호, 제2001-102495호, 제2000-77575호, 제2002-270638호 및 제2002-252313호 등이 있다.
도 16의 반도체장치(200)에서 열발산작용의 관점에서 보면, 히트스프레더(203)를 반도체칩(202)과 가능한 근접하게 배치하는 것이 바람직하다. 그러나, 그러나 히트스프레더(203)가 반도체칩에 너무 근접하게 배치되면, 히트스프레더(203)가 와이어(205)와 접촉하게 되어 와이어(205)가 손상될 우려가 있다. 그러므로, 히트스프레더(203)의 높이를 조절하는 것, 즉, 히트스프레더(203)와 반도체칩(202) 간의 간격을 조절하는 것이 중요하다.
그러나, 반도체장치(200)에서, 히트스프레더(203)의 굽은부분(bent portion)의 끝단(tip)이 상기한 바와 같이 기판(201)에 부착되어 있다. 그 결과, 히트스프레더(203)의 높이는 굽은부분의 높이에 의해 결정된다. 즉, 히트스프레더(203)의 높이는 히트스프레더(203) 그 자체의 형상에 의해 결정된다. 그러므로, 히트스프레더(203)는 원하는 히트스프레더(203)의 높이에 따라 형성되어져야 한다. 예를 들어, 다수의 반도체장치 중에 원하는 히트스프레더의 높이가 다른 경우에 있어서는, 각각의 반도체장치를 위해 히트스프레더가 제작되어야 한다. 이것은 반도체장치의 생산단가를 높인다.
본 발명은, 다수의 반도체장치 중에 원하는 히트스프레더의 높이가 다른 경우에도, 동일한 형상을 가지는 히트스프레더가 반도체장치들에 보편적으로 사용될 수 반도체장치를 제공하는 것을 목적으로 한다.
본 발명은 또한, 히트스프레더의 높이를 고정밀도로 제어할 수 있고, 히트스프레더(20)의 위치적 이탈(deviation)이 효과적으로 방지할 수 있는 반도체장치와 그 생산방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 기판상에 실장된 반도체칩과; 상기 반도체칩 위에 제공된 히트스프레더(heat spreader); 및 상기 반도체칩과 상기 히트스프레더 사이에 개재되어 반도체칩을 커버하는 밀봉수지(sealing resin);를 포함하고, 상기 히트스프레더는 상기 기판 및 상기 반도체칩의 어느 것과도 접촉하지 않으며 개구부(opening)를 가지는 반도체장치가 제공된다.
상기 반도체장치에 있어서, 히트스프레더는 기판 및 반도체칩의 어느 것과도 접촉하지 않는다. 그러므로, 상기 반도체장치는, 상기 도 16을 참조하여 설명된 종래의 반도체장치와는 다르며, 히트스프레더의 높이는 히트스프레더 그 자체의 형상에 의해 결정되지 않는다. 그 결과, 원하는 히트스프레더의 높이에 따라 히트스프레더를 만들어야 할 필요가 없다. 예를 들어, 다수의 반도체장치 중에 원하는 히트스프레더의 높이가 다른 경우에도, 동일한 형상을 가지는 히트스프레더가 반도체장 치들에 보편적으로 사용될 수 있다.
또한, 본 발명에 따르면, 위 반도체장치를 생산하기 위한 장치가 제공되는데, 반도체칩과 히트스프레더의 사이에 소정의 간극(space)을 가지고 서로 마주 보도록 반도체칩이 실장되는 기판 및 히트스프레더를 홀드(hold)하는 몰드(mold)를 포함하고, 몰드는 히트스프레더 내에 있는 개구부(opening)를 통해 상기 반도체칩과 히트스프레더 사이의 간극에 밀봉수지를 공급하는 공급부를 가진다.
생산장치에 있어서, 반도체칩이 실장되는 기판과 히트스프레더는 상기 반도체칩과 상기 히트스프레더가 그 사이에 소정의 간극을 가지고 서로 마주 보도록 상기 몰드에 의해 홀드된다. 그 결과, 히트스프레더의 높이는 고정밀도로 제어될 수 있다.
또한, 본 발명에 따르면, 반도체칩과 히트스프레더가 그 사이의 소정의 간극을 가지고 서로 마주 보도록 반도체칩이 실장된 기판 및 히트스프레더를 홀드하는 단계와; 홀드된 히트스프레더 내의 개구부를 통하여 상기 반도체칩과 히트스프레더 사이의 간극에 밀봉수지를 공급하는 단계; 를 포함하는 반도체장치의 생산방법이 제공된다.
위의 생산방법에 있어서, 반도체칩이 실장되는 기판과 히트스프레더는 반도체칩과 히트스프레더가 그 사이에 있는 간극을 가지고 서로 마주 보도록 홀드된다. 그 결과, 히트스프레더의 높이가 고정밀도로 제어될 수 있다.
본 발명의 상기 및 다른 목적, 유리한 효과와 특징이 첨부된 도면에 따라 설명되는 실시예에 의해 보다 명백해 질 것이다.
위와 같은 구성을 가지는 본 발명은, 낮은 단가로 생산하기 위한 적절한 구조를 가진 반도체장치와, 이를 생산하는 방법 및 생산장치가 실현된다.
이하, 도해적인 실시예를 참조하여 본 발명을 설명한다. 해당 기술의 기술자들은 본 발명의 개시내용으로부터 다양한 대체 실시예가 수행될 수 있고, 본 발명이 설명을 목적으로 한 실시예에 한정되지 않음을 이해할 것이다.
첨부된 도면을 참조하여, 본 발명에 따른 반도체장치와 이를 생산하는 방법 및 생산장치를 보다 상세히 설명한다. 도면의 기재에 있어서, 동일한 성분에는 동일한 도면부호가 사용될 것이고, 그에 대한 설명은 반복되지 않을 것이다.
(제1실시예)
도 1은 본 발명에 따른 반도체장치의 실시예를 보여주는 단면도이다. 도 2는 반도체장치를 보여주는 사시도이다. 도 2의 I-I선을 따라 잘려진 단면이 도 1에 대응한다. 반도체장치(1)는, 기판(12)상에 실장된 반도체칩(10)과, 반도체칩(10) 위에 제공된 히트스프레더(20), 및 상기 반도체칩(10)과 상기 히트스프레더(20) 사이에 개재되고 상기 반도체칩(10)을 커버하는 밀봉수지(30)를 가지고 있다. 히트스프레더(20)는 기판(12) 및 반도체칩(10) 중 어느 것과도 접촉하지 않으며, 개구부(22)를 가지고 있다.
반도체칩(10)은 와이어본딩(wire bonding)에 의해 기판(12)상에 실장된다. 즉, 반도체칩(10)과 기판(12)은 와이어(92)를 통해 전기적으로 서로 연결되어 있 다. 기판(12)으로서, 예를 들면, 유리에폭시(glass epoxy)기판이 사용될 수 있다.
도 3은 히트스프레더(20)를 보여주는 사시도이다. 도면에 나타낸 바와 같이, 히트스프레더(20)는 평판형상으로 되어 있다. 히트스프레더(20)의 대략 중앙부에 개구부(22)가 마련된다.
다시, 도 1 및 도 2를 참조하여, 히트스프레더(20)의 최상면(S1)(반도체칩(10)의 반대편 표면)에 있는 주연부를 포함하는 일부영역만이 밀봉수지(30)로 덮여있다. 히트스프레더(20)의 최상면(S1) 중 다른 영역은 반도체장치(1)의 외부로 노출되어 있다. 개구부(22) 역시 밀봉수지(3)로 덮여있지 않고 외부에 노출되어 있다. 개구부(22)내로 밀봉수지(30)가 투입된다. 개구부(22)내에 공급된 밀봉수지(30)는 리세스(recess)(32)를 가진다. 리세스(32)는 이하 설명되는 생산장치의 구조적형상으로부터 유래한다.
도 4와 도 5a 내지 도 5c를 참조하여, 본 발명에 따른 반도체장치의 생산방법 및 생산장치의 실시예로서, 반도체장치(1)를 생산하는 과정의 예가 설명될 것이다. 생산장치는, 도 4에 나타낸 바와 같이, 히트스프레더스토커(heat spreader stocker)(40)와, 스테이지(stage)(50)와, 공급손(supply hand)(60) 및 몰드(70)를 가진다. 본 실시예에서, 몰드(70)는 상부몰드(72)(제1몰드) 및 하부몰드(74)(제2몰드)를 포함한다. 상부몰드(72)는 반도체칩(10)이 실장되는 기판(12)을 홀딩(holding)하기 위한 몰드이며, 하부몰드(74)는 히트스프레더(20)를 홀드하기 위한 몰드이다.
히트스프레더스토커(40)에는 스테이지(50)로 전달되는 다수의 히트스프레 더(20)가 적층상태로 보관(housed)되어 있다. 히트스프레더스토커(40)는 히트스프레더(20)내의 개구부(22)를 관통하는 막대부재(42)를 가지고 있다. 스테이지(50)상에서, 공급손(60)으로 전달되는 다수의 히트스프레더(20)가 배열된다.
공급손(60)은 반도체칩(10)이 실장된 기판(12)과 히트스프레더(20)를 상부몰드(72) 및 하부몰드(74)에 각각 공급한다. 공급손(60)은, 기판(12)이 실장되는 면(S2)(제1면)과 상기 면(S2)의 반대편에 있으며 히트스프레더(20)가 실장되는 면(S3)(제2면)을 가지고 있다. 공급손(60)의 면(S3)에는, 히트스프레더(20)를 지탱하기 위한 네일(nail)(62)이 마련되어 있다. 그러나, 상기 네일(62)을 제공하는 것이 항상 필수적인 것은 아니다. 네일(62)이 제공되지 않는 경우에는, 공급손(60)이 예를 들어, 흡인(attraction) 등에 의해 히트스프레더(20)를 홀드한다.
히트스프레더스토커(40), 스테이지(50), 공급손(60) 및 몰드(70) 사이의 히트스프레더(20) 등의 전달과정 등을 설명한다. 처음에, 히트스프레더스토커(40)내에 보관되어 있던 히트스프레더(20)들이 차례로 스테이지(50) 상에 배열된다(화살표 A1). 그 다음, 스테이지(50) 상의 히트스프레더(20)가 공급손(60)에 의해 피크업(pick up)된다(화살표 A2). 공급손(60)의 면(S2) 상에, 반도체칩(10)이 실장된 기판(12)이 위치하게 된다. 그 다음, 공급손(60)은 면(S2) 위에 있던 기판(12)을 상부몰드(72)에 공급한다(화살표 A3). 또한, 공급손(60)은 면(S3) 상에 있던 히트스프레더(20)를 하부몰드(74)에 공급한다(화살표 A4). 그 후, 상부몰드(72)와 하부몰드(74)가 서로 가깝게 이동된다(화살표 A5). 위와 같은 조작으로 인해, 반도체칩(10)과 히트스프레더(20)가 그 사이에 소정의 간극을 가지고 서로 마주보게 된 상태에서, 기판(12)과 히트스프레더(20)가 상부몰드(72) 및 하부몰드(74)에 의해 각각 홀드된다.
도 5a를 참조하여, 하부몰드(74)의 구성을 보다 상세히 설명한다. 도 5a는 기판(12)과 히트스프레더(20)가 상부몰드(72) 및 하부몰드(74)에 의해 각각 홀드되어 있는 상태를 보여주는 단면도이고, 도 4의 화살표 A5 이후의 도면에 대응한다.
하부몰드(74)는 공급부분(742)과 실장부분(744)을 가지고 있다. 공급부분(742)은, 이후에 밀봉수지(30)로 되는 밀봉수지(30a)를 히트스프레더(20) 내에 있는 개구부(22)를 통해 반도체칩(10)과 히트스프레더(20) 사이의 간극에 공급하기 위한 부분이다. 실장부분(744)은 히트스프레더(20)가 실장되는 부분이다. 공급부분(742)과 실장부분(744)은 서로 연결(linked)되어 있다.
공급부분(742)은, 실장부분(744)으로부터 돌출된 공동(空洞)의 돌기( projection)(743)를 포함한다. 돌기(743)는, 실장부분(744) 상에 실장되는 히트스프레더(20) 내에 있는 개구부(22)로 들어갈 수 있도록 구성된다. 돌기(743)는 실장부분(744)으로부터 경사가 형성된 테이퍼형상(tapered shape)이다.
실장부분(744)은 하부몰드(74)의 바닥면(S4) 보다 높은 위치에 있다. 하부몰드(74)는, 실장부분(744) 상에 실장되는 히트스프레더(20) 측의, 실장부분(744) 상의 표면의 주연부를 포함하는 일부영역이 실장부분(744)에 밀착되도록, 형성된다.
이와 같은 구성을 가지는 하부몰드(744) 내에, 도 5a에 나타낸 바와 같이, 공급부분(742)을 통하여 반도체칩(10)과 히트스프레더(20) 사이의 간극에 밀봉수지(30a)가 공급된다. 도 5b에 나타낸 바와 같이, 밀봉수지(30a)가 계속적으로 공급 되면, 히트스프레더(20)는 밀봉수지(30a)의 압력으로 인해 실장부분(744)에 대하여 압력을 받게 된다. 그 결과, 히트스프레더(20)는 하부몰드(74)에 의해 더욱 단단히 홀드된다. 공급이 계속되면, 도 5c에 나타낸 바와 같이, 밀봉수지(30a)는 히트스프레더(20)의 측면을 덮게 되고, 히트스프레더(20)는 하부몰드(74)에 의해 더욱 단단히 홀드된다.
밀봉수지(30a)의 공급은 상부몰드(72)와 하부몰드(74) 사이의 간극이 채워질 때까지 계속된다. 그 후에, 상부몰드(72)와 하부몰드(74)를 떼어냄으로써, 도 1 및 도 2의 반도체장치(1)가 얻어진다. 이제, 반도체장치(1) 내에 있는 밀봉수지(30) 속의 리세스(32)가 하부몰드(74)의 돌기(743)로부터 유래 된다는 것이 이해될 것이다. 즉, 리세스(32)는 하부몰드(74)가 떼어내 질 때 만들어지는 돌기(743)의 마크(mark)인 것이다.
본 실시예의 효과를 설명한다. 반도체장치(1)에 있어서, 히트스프레더(20)는 기판(12) 및 반도체칩(10) 중 어느 것과도 접촉하지 않는다. 그러므로, 본 발명의 반도체장치는, 도 16을 참조하여 설명한 종래의 반도체장치와 다르며, 히트스프레더(20)의 높이는 히트스프레더(20) 그 자체의 형상에 의해 결정되지 않는다. 그 결과, 원하는 히트스프레더(20)의 높이에 따라 히트스프레더(20)를 형성할 필요가 없다. 예를 들어, 다수의 반도체장치 중에 원하는 히트스프레더(20)의 높이가 다양한 경우에도, 동일한 형상을 가지는 히트스프레더(20)가 반도체장치들에 공통적으로 사용될 수 있다. 그러므로, 낮은 생산단가에 적합한 구조를 갖는 반도체장치(1)가 실현된다.
상기 설명한 생산장치와 생산방법에 있어서, 반도체칩(10)이 실장된 기판(12)과 히트스프레더(20)는, 반도체칩(10) 및 히트스프레더(20)가 그 사이의 소정간극을 가지고 서로 마주보도록, 몰드(70)에 의해 홀드된다. 그 결과, 히트스프레더(20)의 높이는 고정밀도로 제어될 수 있다.
히트스프레더(20) 내에 개구부(22)가 마련된다. 그 개구부(22)를 통하여, 밀봉수지(30a)가 반도체칩(10) 및 히트스프레더(20) 사이의 간극으로 쉽게 공급될 수 있다. 특히, 개구부(22)는 일반적으로 히트스프레더(20)의 중앙에 형성된다. 따라서, 개구부(22)를 통해 밀봉수지(30a)를 공급할 때, 히트스프레더(20)는 실장부분(744)에 대하여 매우 우수한 밸런스(balance)를 유지하면서 압력을 받을 수 있게 된다.이 점은 도 5b를 참조하여 설명할 것이다. 개구부(22)가 히트스프레더(20)의 거의 중앙에 위치하기 때문에, 히트스프레더(20)의 개구부(22)의 우측 및 좌측 상에서 밀봉수지(30a)로부터 받는 압력은 거의 서로 동일하다. 그러므로, 도면에서 수평방향에서 히트스프레더(20)에 작용하는 힘이 제압될 수 있으며, 히트스프레더(20)의 위치적 이탈(deviation)이 효과적으로 방지될 수 있다.
히트스프레더(20)는 평판형상을 가진다. 따라서, 히트스프레더(20)를 형성하는 것이 용이하고, 생산공정에서 히트스프레더(20)를 다루기가 더욱 용이하다.
히트스프레더(20)의 상면(S1)의 주연부를 포함한 일부영역은 밀봉수지(30)로 덮인다. 이와 같은 구성으로, 히트스프레더(20)는 밀봉수지(30)에 의해 견고히 고정될 수 있다. 그와 동시에, 상면(S1)의 다른 영역은, 우수한 열발산능력을 가지는 반도체장치(1)를 실현할 수 있도록, 노출된다.
형상은 하부몰드(74)의 구조로부터 유래된다. 즉, 도 5a를 참조하여 설명한 바와 같이, 실장부분(744)은 하부몰드(74) 내에 있는 바닥면(S4)보다 높은 위치에 마련되며, 히트스프레더(20)는 실장부분(744)에서 떨어져 놓인다(lie off). 자연스럽게, 히트스프레더(20)의 상면(S1)에 있는 실장부분(744)에서 튀어나온 부분만이 밀봉수지(3)로 덮인다. 그러므로, 본 실시예에 따르면, 히트스프레더(20)를 노출시키는 단계(예컨데, 히트스프레더(20) 상의 밀봉수지(30)를 그라인딩하는 단계)를 부가함이 없이, 히트스프레더(20)의 일부분이 노출되는 반도체장치(1)를 얻을 수 있게 된다.
하부몰드(74)의 공급부분(742)은 히트스프레더(20) 내의 개구부(22)로 들어가도록 구조화된 돌기(743)를 가지고 있다. 그러므로, 가이드로서 돌기를 사용함으로써, 히트스프레더(20)를 하부몰드(74)에 공급할 시점에서의 포지셔닝(positioning)이 용이하게 수행될 수 있다. 또한, 돌기(743)는 히트스프레더(20)의 위치적 이탈을 방지하는 기능도 가진다.
돌기(743)는, 실장부분(744)로부터 멀어질수록 그 직경이 작아지는 테이퍼형상을 가지고 있다. 이러한 형상으로 인해, 하부몰드(74)를 분리해내는 시점에서 밀봉수지(30)로부터 돌기(743)를 용이하게 빼낼 수 있게 된다.
공급손(60)은, 기판(12)이 실장되는 면(S2)과 히트스프레더(20)가 실장되는 면(S3)을 가지고 있다. 이러한 구조로 인하여, 하나의 공급손(60)으로 기판(12) 및 히트스프레더(20)를 동시에 운반할 수 있다. 그 결과, 각기 다른 공급손에 의해 기판(12)과 히트스프레더(20)를 운반하는 경우에 비해서 공정수가 줄어들 수 있다.
히트스프레더스토커(40)는 히트스프레더(20)의 개구부(22)를 관통하는 막대부재(42)를 가지고 있다. 따라서, 히트스프레더스토커(40) 내의 히트스프레더(20)의 위치이탈이 방지될 수 있다.
도 16의 반도체장치(200)에 있어서는, 상기한 바와 같이, 히트스프레더(203)가 기판(201)에 연결되어 있다. 히트스프레더(203)와 기판(201) 사이의 연결부의 위치는 기판(201)의 형상에 의해 조절된다. 그러므로, 다수의 기판 중에서 연결부의 위치가 변하는 경우에 있어서는, 각각의 기판에 따라 히트스프레더(203)을 제작해야 하는 것이 필수적이다. 즉, 히트스프레더(203)는, 원하는 높이뿐만 아니라 히트스프레더(203)와 기판(201) 사이의 연결부의 위치에 따라서도 형성되어야만 한다. 이러한 점과 관하여, 반도체장치(1)에 있어서는, 히트스프레더(20)는 기판(12) 및 반도체칩(10) 중 어느 것과도 접촉하지 않는다. 그러므로, 기판의 형상에 관계없이, 동일형상의 히트스프레더(20)가 사용될 수 있다.
또한, 도 16의 반도체장치(200)에 있어서, 히트스프레더(203)과 기판(201)을 연결하지 않고 밀봉수지를 주입하는 경우에는, 히트스프레더(203)의 위치가 이탈할 가능성이 있다. 또한, 위치이탈로 인해, 와이어(205)가 손상될 수도 있다. 이와 반대로, 히트스프레더(203)의 위치적 이탈을 막기 위해 히트스프레더(203)를 기판(201)에 부착하는 경우에는, 생산공정의 수가 증가하고, 이는 생산단가를 높이게 된다. 이와는 대조적으로, 반도체장치(1)에 있어서는, 밀봉수지(30a)를 주입할 때 작용하는 압력으로 인해 하부몰드(74)에 대하여 히트스프레더(20)가 압력을 받는다. 그러므로, 생산공정의 수를 늘이지 않고서도 히트스프레더(20)의 위치이탈을 방지할 수 있다.
본 발명에 따른 반도체장치와 이의 생산장치 및 생산방법은 상기 실시예에 한정되지 않으며 다양한 개조가 이루어질 수 있다. 본 실시예에서, 상부몰드(72)와 하부몰드(74)에 의해 기판(12) 및 히트스프레더(20)를 홀딩하는 경우는 하나의 예로서 설명되었다. 그러나, 기판(12)과 히트스프레더(20) 양쪽 모두가 중간몰드(intermediate mold)에 의해 홀드될 수도 있다.
도 6a 및 도 6b는 중간몰드의 예를 보여주는 평면도이다. 도 6a는 히트스프레더(20)가 장착된 상태에서의 중간몰드(86)를 보여준다. 도 6b는 히트스프레더(20) 이외에도 기판(12)이 장착된 상태에서의 중간몰드(86)를 보여준다. 도 7은 도 6b의 Ⅶ-Ⅶ 선을 따른 단면도를 보여준다. 도면에서 보이는 바와 같이, 중간몰드(86) 내에는 공급부분(862)이 형성되어 있다. 공급부분(862)은, 공급부분(742)과 유사한 방식(도 5a 참조)으로 히트스프레더(20) 내의 개구부(22)를 통해 반도체칩(10)과 히트스프레더(20) 사이의 간극에 밀봉수지(30a)를 공급하기 위한 부분이다.
도 8에 나타낸 바와 같이, 중간몰드(86)는 기판(12)과 히트스프레더(20)를 홀드하는 동안, 상부몰드(82)와 하부몰드(84) 사이로 이동된다. 하부몰드(84) 내에는, 수지를 공급하기 위한 홀(842)이 형성된다. 그 후, 중간몰드(86)은 하부몰드(84) 위에 실장된다(화살표 A6). 그 다음, 중간몰드(86)는 상부(82) 및 하부몰드(84)에 의해 끼워짐으로써 고정된다(화살표 A7). 그 다음, 홀(842)과 공급부분(862)을 통해 반도체칩(10)과 히트스프레더(20) 사이의 간극으로 밀봉수지(30a) 가 공급된다(화살표 A8).
본 실시예에서, 히트스프레더(20)는 평면상으로 직사각형상을 가지는 것으로 도시되었다. 그러나, 히트스프레더(20)의 평면형상은 직사각형에 한정되지 않는다. 예를 들어, 도 9에 나타낸 바와 같이, 히트스프레더(20)는 평면상에서 원형일 수 있다. 또한, 히트스프레더(20)는 평판형에 한정되지 않으며, 표면에 홈(recess)과 돌출부(projection)를 가지는 형상일 수도 있다.
(제2실시예)
본 실시예의 반도체장치에서, 도 10a 및 도 10b에 나타낸 히트스프레더(100)가 사용될 수 있다. 도 10a는 평면도이고, 도 10b는 C방향으로 바라본 측면도이다. 측면도에서, 개구부(22)와 개구부의 외측 상에 있는 그루브(groove)(101)는 보이지 않는다.
히트스프레더(100)에서, 중앙에 있는 개구부(22)의 외측 상에는 그루브(101)가 마련된다. 또한, 주연부의 내측 상에도 그루브(102)가 마련된다. 그루브들은, 실장하는 시점에서 반도체칩(10)의 반대편 표면 내에 형성되는데, 즉, 수지가 주입되는 편의 표면에 형성된다. 도 11a 및 도 11b는 도 10a의 A부분에 대한 확대도이다. 즉, 히트스프레더(20) 내의 개구부 주위의 부분이다. 도 11a는 평면도이고, 도 11b는 A-A'선에 따른 단면도이다. 도 12는 도 10a의 B부분에 대한 확대평면도이다.
도 5a 내지 도 5c를 참조하여 설명한 바와 같이, 수지의 밀봉은 히트스프레더를 가지는 반도체장치를 생산하는 시점에서 몰드에 의해 수행된다. 그러나, 도 5a 내지 도 5c에서는, 히트스프레더(20)와 하부몰드(74)의 실장부분(744) 사이의 계면(interface)에 수지(30a)가 들어가는 경우가 있다. 수지가 그 영역에 들어가게 되면, 수지는 히트스프레더(100) 상에서 "수지버(resin burr)"로 남게 된다. 이것은 히트스프레더의 열전도성의 감소로 인한 열발산성능을 열화시키며, 그 영역에 반도체장치의 일련번호(serial number) 등의 스템핑을 방해한다. 도 13은 수지버가 발생한 경우의 상태를 보여주는 단면도이다. 도면에서 화살표는 수지버의 발생방향(104)을 보여준다.
도 14는 본 실시예의 히트스프레더(100)를 보여준다. 화살표(104)는 수지버의 발생방향을 나타낸다. 개구부(22)의 외측 상에 그리고 주연부의 내측 상에 각각 그루브들(101,102)이 마련된다. 따라서, 밀봉수지가 주입되는 시점에서 히트스프레더(100)의 표면 상으로 퍼지더라도, 수지는 그루브들(101,102) 안으로 흐르게 된다. 그 결과, 수지가 퍼지는 것을 방지할 수 있으며, 수지버의 발생이 방지된다.
히트스프레더(100) 내의 개구부(22)의 외측 상의 그루브(101) 및 히트스프레더(100)의 주연부의 내측 상의 그루브(102)가 항상 둘 다 마련되어야 할 필요는 없다. 그루브들(101,102) 중 어느 하나만이 마련될 수도 있다. 그루브들(101,102)의 각각은 이중(double) 또는 그 이상의 그루브로 형성될 수도 있다. 각 그루브의 폭, 깊이, 개구부나 주연부에서의 거리 등은, 히트스프레더의 크기와 두께 그리고 사용되는 수지의 특성에 따라 적절히 바꿀 수 있다.
그루브의 단면형상은, 도 10b 및 도 11b에 나타낸 직사각형에 한정되는 것은 아니고, 원이거나 원호일 수 있다.
그 다음, 히트스프레더(100)의 주연부에 마련된 돌출부(103)(도 10a, 도 10b 및 도 12)를 설명한다.
도 5a 내지 도 5b에 나타낸 밀봉수지의 주입시에, 수지의 흐름으로 인하여 히트스프레더(20)와 하부몰드 사이에서 회전(위치이탈)이 일어나는 경우가 있다. 히트스프레더(20)의 양끝에, 하부몰드와 접촉하지 않는 범위에서 돌출된 돌출부(103)를 마련함으로써, 돌출부가 스토퍼(stopper)의 역할을 수행한다. 그러므로, 히트스프레더의 회전(위치이탈)이 방지될 수 있다. 예를 들어, 돌출부(103)는 히트스프레더(20)보다 얇다.
돌출부(103)는 또한, 특히나 도 15의 플랫형(flat-type)반도체장치(히트스프레더 상에 수지가 형성되지 않는)에 있어서, 수지(30)와 히트스프레더(100) 사이가 벗겨지는 것을 억제하는 효과를 만들어낸다.
바람직하게는, 적어도 하나의 돌출부(103)가 마주보는 코너(opposite corner) 각각의 근방에 형성된다. 그러나, 본 실시예의 히트스프레더는 이와 같은 구성에 한정되지 않는다. 예를 들어, 돌출부(103)는, 히트스프레더(100)의 측면에 형성되거나 히트스프레더(100)의 전체주연부에 형성될 수도 있다.
본 발명이 상기 실시예에 한정되지 않으며, 본 발명의 범위 및 기술사상을 벗어나지 않고서도 다양한 개조나 변경이 이루어질 수 있다는 것은 명백하다.
도 1은 본 발명에 따른 반도체장치의 실시예를 보여주는 단면도,
도 2는 도 1의 반도체장치를 보여주는 사시도,
도 3은 도 1의 반도체장치의 히트스프레더를 보여주는 사시도,
도 4는 도 1의 반도체장치의 생산공정의 예을 보여주는 도면,
도 5a 내지 도 5c는 도 1의 반도체장치의 생산공정의 예를 보여주는 단면도,
도 6a 및 도 6b는 중간몰드(intermediate mold)의 예를 보여주는 평면도,
도 7은 도 6a 및 도 6b의 중간몰드의 단면도,
도 8은 도 6a 및 도 6b의 중간몰드를 사용한 반도체장치의 생산공정의 예를 보여주는 도면,
도 9는 실시예의 변형예로서의 히트스프레더를 보여주는 사시도,
도 10a 및 도 10b는 본 발명의 제2실시예를 설명하기 위한 히트스프레더의 구조도,
도 11a 및 도 11b는 본 발명의 제2실시예를 설명하기 위한 히트스프레더의 구조도,
도 12는 본 발명의 제2실시예를 설명하기 위한 히트스프레더의 구조도,
도 13은 본 발명의 제2실시예를 설명하기 위한 반도체장치의 단면도,
도 14는 본 발명의 제2실시예를 설명하기 위한 히트스프레더의 구조도,
도 15는 본 발명의 제2실시예를 설명하기 위한 반도체장치의 단면도,
도 16은 종래의 반도체장치를 보여주는 단면도이다.

Claims (11)

  1. 기판 상에 실장(mounted)된 반도체칩과;
    상기 반도체칩 위에 마련된 히트스프레더(heat spreader)와;
    상기 반도체칩과 상기 히트스프레더 사이에 개재(interposed)되고, 상기 반도체칩을 커버(cover)하는 밀봉수지(sealing resin)를 포함하고,
    상기 히트스프레더는 상기 기판 및 상기 반도체칩 중 어느 것과도 접촉하지 않으며 개구부(opening)를 가지고, 상기 개구부는 상기 히트스프레더의 중앙에 마련된 것을 특징으로 하는 반도체장치를 생산하기 위한 장치에 있어서,
    상기 반도체칩과 상기 히트스프레더가 그 사이에 있는 소정의 간극을 가지고 서로 마주보도록 상기 반도체칩이 실장된 상기 기판 및 상기 히트스프레더를 홀드(hold)하는 몰드(mold)를 포함하고,
    상기 몰드는 상기 히트스프레더의 상기 개구부를 통하여 상기 반도체칩과 상기 히트스프레더 사이의 간극에 상기 밀봉수지를 공급하는 공급부분(supply part)을 가지고, 상기 히트스프레더의 개구부와 상기 공급부분은 일치하는 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  2. 제1항에 있어서,
    상기 몰드는 상기 반도체칩이 실장된 기판을 홀드하는 제1몰드와, 상기 히트스프레더를 홀드하는 제2몰드를 포함하는 것을 특징으로 하는 반도체장치를 생산하 기 위한 장치.
  3. 제2항에 있어서,
    상기 제2몰드는 상기 공급부분(supply part)과, 상기 히트스프레더가 장착되는 실장부분(mounting part)을 가지며,
    상기 공급부분은 상기 실장부분으로부터 돌출된 공동(hollow)의 돌기를 포함하고,
    상기 돌기는 상기 실장부분에 실장된 상기 히트스프레더의 상기 개구부로 들어가도록 형성된 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  4. 제3항에 있어서,
    상기 돌기는 상기 실장부분으로부터 경사가 진 테이퍼형상(tapered shape)을 가진 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  5. 제3항에 있어서,
    상기 공급부분 및 상기 실장부분은 상기 제2몰드 내에서 연결(linked)되도록 형성된 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  6. 제3항에 있어서,
    상기 제2몰드의 상기 실장부분은 제2몰드의 바닥보다 높은 위치에 마련된 것 을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  7. 제3항에 있어서,
    상기 제2몰드는 상기 실장부분 상에 장착되는 상기 히트스프레더의 실장부분 측 상의 주연부를 포함하는 일부영역이 실장부분에서 떨어져 놓이도록 구성된 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  8. 제2항에 있어서,
    상기 반도체칩이 실장된 기판과 상기 히트스프레더를 상기 제1 및 제2몰드에 각각 공급하는 공급손(supply hand)를 더 포함하며,
    상기 공급손은 상기 기판이 실장되는 제1면과, 상기 제1면의 반대편에 있는 표면으로서 상기 히트스프레더가 실장되는 제2면을 가지고 있는 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  9. 제8항에 있어서,
    상기 공급손에 전달되는 다수의 히트스프레더가 배열된 스테이지(stage)를 더 포함하는 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  10. 제9항에 있어서,
    상기 스테이지에 전달되는 다수의 히트스프레더가 적층상태로 보관(housed) 되는 히트스프레더스토커(heat spreader stocker)를 더 포함하며,
    상기 히트스프레더스토커는 상기 히트스프레더의 상기 개구부를 관통하는 막대부재(rod member)를 가진 것을 특징으로 하는 반도체장치를 생산하기 위한 장치.
  11. 기판 상에 실장(mounted)된 반도체칩과;
    상기 반도체칩 위에 마련된 히트스프레더(heat spreader)와;
    상기 반도체칩과 상기 히트스프레더 사이에 개재(interposed)되고, 상기 반도체칩을 커버(cover)하는 밀봉수지(sealing resin)를 포함하고,
    상기 히트스프레더는 상기 기판 및 상기 반도체칩 중 어느 것과도 접촉하지 않으며 개구부(opening)를 가지고, 상기 개구부는 상기 히트스프레더의 중앙에 마련된 것을 특징으로 하는 반도체장치를 생산하는 방법에 있어서,
    상기 반도체칩과 상기 히트스프레더가 그 사이에 소정간극을 가지고 서로 마주보도록 상기 반도체칩이 실장된 기판 및 히트스프레더를 몰드를 이용해 홀드하고, 상기 히트스프레더의 개구부와 상기 몰드의 공급부분을 일치시키도록 하는 홀드단계와;
    상기 몰드의 공급부분으로부터 상기 홀드단계에서 홀드된 상기 히트스프레더 내의 상기 개구부를 통하여 상기 반도체칩과 상기 히트스프레더 사이의 간극에 상기 밀봉수지를 공급하는 공급단계;를 포함하는 반도체장치를 생산하는 방법.
KR1020080105184A 2006-06-09 2008-10-27 반도체장치와 이를 생산하는 방법 및 장치 KR100882863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006160595 2006-06-09
JPJP-P-2006-160595 2006-06-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055097A Division KR100879273B1 (ko) 2006-06-09 2007-06-05 반도체장치

Publications (2)

Publication Number Publication Date
KR20080103042A KR20080103042A (ko) 2008-11-26
KR100882863B1 true KR100882863B1 (ko) 2009-02-10

Family

ID=38872803

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070055097A KR100879273B1 (ko) 2006-06-09 2007-06-05 반도체장치
KR1020080105184A KR100882863B1 (ko) 2006-06-09 2008-10-27 반도체장치와 이를 생산하는 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020070055097A KR100879273B1 (ko) 2006-06-09 2007-06-05 반도체장치

Country Status (3)

Country Link
US (1) US8058736B2 (ko)
KR (2) KR100879273B1 (ko)
TW (1) TW200810040A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070653B2 (en) 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
JP5971270B2 (ja) 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
CN106298695B (zh) * 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
JP6358296B2 (ja) * 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法
JP6810601B2 (ja) * 2016-12-26 2021-01-06 新電元工業株式会社 電子装置の製造方法
CN109863596B (zh) 2019-01-22 2020-05-26 长江存储科技有限责任公司 集成电路封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061845A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이비지에이 패키지 및 몰딩 금형
KR100456816B1 (ko) 2000-06-13 2004-11-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279653A (ja) * 1985-10-03 1987-04-13 Fujitsu Ltd ハイブリツドｉｃのパツケ−ジング構造
JP3033258B2 (ja) 1991-07-23 2000-04-17 松下電器産業株式会社 電子部品のモールドプレス装置
JPH08139223A (ja) 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
US5940271A (en) * 1997-05-02 1999-08-17 Lsi Logic Corporation Stiffener with integrated heat sink attachment
JP3148718B2 (ja) 1998-08-28 2001-03-26 インダストリアル テクノロジー リサーチ インスティチュート 熱的及び電気的に増強された半導体パッケージ
JP3180794B2 (ja) * 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
JP2001102495A (ja) 1999-09-28 2001-04-13 Toshiba Corp 半導体装置
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
JP2002151633A (ja) 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP4630449B2 (ja) 2000-11-16 2011-02-09 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP2002252313A (ja) 2001-02-23 2002-09-06 Shinko Electric Ind Co Ltd ヒートスプレッダ及び半導体装置
JP2002270638A (ja) 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2004140275A (ja) 2002-10-21 2004-05-13 Renesas Technology Corp 半導体装置及びその製造方法
US6654248B1 (en) 2002-10-25 2003-11-25 Lsi Logic Corporation Top gated heat dissipation
JP2004327556A (ja) 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US7218000B2 (en) * 2003-06-27 2007-05-15 Intel Corporation Liquid solder thermal interface material contained within a cold-formed barrier and methods of making same
US7209354B2 (en) * 2003-12-02 2007-04-24 Silicon Intergrated Systems Corp. Ball grid array package with heat sink device
TWI225296B (en) * 2003-12-31 2004-12-11 Advanced Semiconductor Eng Chip assembly package
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456816B1 (ko) 2000-06-13 2004-11-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20040061845A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이비지에이 패키지 및 몰딩 금형
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system

Also Published As

Publication number Publication date
KR20080103042A (ko) 2008-11-26
KR20070118012A (ko) 2007-12-13
US20070296076A1 (en) 2007-12-27
TW200810040A (en) 2008-02-16
US8058736B2 (en) 2011-11-15
KR100879273B1 (ko) 2009-01-19

Similar Documents

Publication Publication Date Title
KR100882863B1 (ko) 반도체장치와 이를 생산하는 방법 및 장치
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
KR102019542B1 (ko) 흡착 유닛, 판형상 부재 반송 유닛, 수지 밀봉 장치, 판형상 부재 반송 방법 및 수지 밀봉 방법
JP2006339651A (ja) 側面発光型ｌｅｄパッケージおよびその製造方法
JP5185069B2 (ja) トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US20050104195A1 (en) Heat spreader and semiconductor device package having the same
EP1473775B1 (en) Method for producing solid-state imaging device
JP4282724B2 (ja) マイクロボールマウンタ用の振込みマスク
JP2011151102A (ja) リードフレーム及びリードフレームの製造方法
JPH11296639A (ja) Ｉｃカード及びその製造方法
JP2013206947A (ja) 半導体装置の製造方法及び半導体装置
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
JP5166870B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
US20040032021A1 (en) Structure of a heat dissipation fin
JP2008016830A (ja) 半導体装置、ならびにその製造装置および製造方法
KR101574124B1 (ko) 솔더볼 어태치 툴
US9711703B2 (en) Apparatus, system and method for use in mounting electronic elements
WO2022179543A1 (zh) 芯片封装结构及电子设备
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009141287A (ja) 半導体装置の製造方法および半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP2007189581A (ja) シート基材、およびこれを用いた圧電デバイスの製造方法
JP3055675B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee