JPH08139223A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08139223A
JPH08139223A JP6274978A JP27497894A JPH08139223A JP H08139223 A JPH08139223 A JP H08139223A JP 6274978 A JP6274978 A JP 6274978A JP 27497894 A JP27497894 A JP 27497894A JP H08139223 A JPH08139223 A JP H08139223A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
heat
heat conductor
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6274978A
Other languages
English (en)
Inventor
Shin Nakao
伸 中尾
Tetsuya Ueda
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6274978A priority Critical patent/JPH08139223A/ja
Publication of JPH08139223A publication Critical patent/JPH08139223A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱性の良好なBGA(Ball Grid
Array)タイプの半導体装置を提供することを目
的とする。 【構成】 基板の半導体素子搭載面と反対側の面にボー
ル電極がマトリクス状に配置され且つ半導体素子の搭載
面側が樹脂封止されている半導体装置において、前記の
封止樹脂内には、半導体素子に対向する熱伝導体が埋設
されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関するもので、特にBGA(Ball Grid Ar
ray)タイプの半導体装置の改良に関するものであ
る。
【0002】
【従来の技術】従来のQFP(Quad Flat P
ackage)等のリードがパッケージの側方から突出
したタイプの半導体装置では、半導体素子がパッケージ
の外部リードを構成する材料に直接搭載されており、半
導体素子から発生する熱はほとんとがこの外部リードを
通して放散されるようになっている。そのため、半導体
素子の上側に金属板などの放熱材を設けてもこれによる
放熱効果の増大はあまり期待できないしその必要性も少
ない。例えば、特開平4−127456号には、半導体
素子の周囲を覆う無吸湿材料をパッケージのモールド樹
脂内に埋設させた例又はその一部をパッケージの外部に
露出させた例が開示されているが、この無吸湿材料の埋
設は外部からの水分侵入防止という効果があるものの放
熱のための効果はほとんど期待できない。
【0003】他方、このQFPタイプの半導体装置では
外部リードがパッケージ側面から突出しているため、外
部リード数が増加するとパッケージのサイズが大きくな
り、サイズを小さくしようとするとリードピッチが小さ
くなってパッケージのPCB等への搭載が困難になるな
どの問題がある。このような問題を解決するものとし
て、最近は、図14に示すような、BGA(Ball
Grid Array)と呼ばれるタイプのパッケージ
の利用が急増している。図12において、半導体素子1
は、BTレジンやFR−4等のガラス−エポキシ材の両
面に配線パターン2を形成した基板3の一主面に、樹脂
などの接着剤4で固着されている。また、半導体素子1
の電極と基板3の電極とはAuなどのワイヤ5で接続さ
れている。またこれらの基板3の半導体素子1搭載面は
封止樹脂6で覆うようにしている。この基板3には、両
面の配線パターン2を互いに電気的に接続するためのビ
アホール7が設けられ、またこの基板3の半導体素子1
の搭載面と反対側の面には、外部電極としての半田ボー
ル8がマトリクス状に配置されている。
【0004】
【発明が解決しようとする課題】しかしながら、この図
14に示すBGAタイプの半導体装置では、外部電極と
しての半田ボール8をマトリクス状に配置するようにし
ているため、前記の外部リードをパッケージ側面から突
出させるQFPタイプのものに比べて、外部電極ピッチ
をある程度確保しながら小さなボディサイズのパッケー
ジとすることが可能となる。しかしながら、その反面、
このBGAタイプの半導体装置では、封止樹脂6の熱伝
導性が悪いため、半導体素子1から発生する熱がビアホ
ール7及び半田ボール8を通してしか放散されず、全体
しての放熱性が悪いという問題があった。
【0005】本発明はこのような従来技術の問題を解決
するためのもので、放熱性の良好なBGAタイプの半導
体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明による半導体装置
は、基板の半導体素子搭載面と反対側の面にボール電極
がマトリクス状に配置され且つ半導体素子の搭載面側が
樹脂封止されている半導体装置において、前記の封止樹
脂内には、半導体素子に対向する熱伝導体が埋設されて
いることを特徴としている。
【0007】また、この半導体装置において、前記熱伝
導体は基板上の半導体素子を覆う形状に形成され、さら
に封止樹脂を外部から注入できる開口部を有しているこ
とが望ましい。
【0008】また、この半導体装置において、前記熱伝
導体は、その一部が前記封止樹脂から外部に露出してい
ることが望ましい。
【0009】また、この半導体装置において、前記熱伝
導体は、略長方形状の熱伝導性の板の両端部を折り曲げ
て、この折り曲げた両端部を基板に当接したものである
ことが望ましい。
【0010】また、この半導体装置において、前記熱伝
導体は、その一部が前記封止樹脂から外部に突出してい
ることが望ましい。
【0011】また、この半導体装置において、前記熱伝
導体は、その一部が前記封止樹脂から外部に突出してお
り、さらにこの突出した部分が折り曲げられていること
が望ましい。
【0012】また、この半導体装置において、前記熱伝
導体は、その一部が基板に当接され、その当接部分の下
にはビアホールが形成されていることが望ましい。
【0013】さらに、この半導体装置において、前記熱
伝導体の半導体素子の上面に対向する部分は、半導体素
子に近づくように形成されていることが望ましい。
【0014】
【作用】以上のように、本発明によれば、基板の半導体
素子搭載面側が樹脂封止されており且つ基板の半導体素
子搭載面の反対側の面に半田ボールがマトリクス状に配
置されている半導体装置において、基板の半導体素子搭
載側に半導体素子に対向する熱伝導体を配置するように
したため、半導体素子から発生する熱を、半導体素子搭
載面の反対側からだけではなく、半導体素子搭載面側か
らも放散することが可能となり、半導体装置全体の放熱
効果が著しく改善されるようになる。
【0015】また、前記熱伝導体に開口部を設けること
により、熱伝導体と半導体素子との間隙への封止樹脂の
注入が容易になる。
【0016】また、熱伝導体の一部を封止樹脂から露出
させるようにすることにより、半導体素子からの熱は、
この熱伝導体の封止樹脂の外部に露出した部分から半導
体装置の外部へと、より効率的に放散されるようにな
る。
【0017】また、略長方形状の熱伝導性の板の一方の
両端部を折り曲げるようにすれば、この折り曲げ部を基
板への当接部とすると共に折り曲げていない他方の両端
部を封止樹脂を注入するための開口部とする熱伝導体が
形成されることになる。よって、略長方形状の熱伝導板
を折り曲げ成形するだけで形状のシンプルな熱伝導体を
形成できるので、製造コストを低下させられるようにな
る。
【0018】また、熱伝導体の一部をパッケージ外部に
突出させるようにすれば、半導体素子からの熱は、この
突出部より半導体装置の外部へ効率的に放散されるた
め、半導体装置の放熱性がより一層改善されるようにな
る。
【0019】また、熱伝導体の一部を封止樹脂の外部へ
突出させ、この突出部を折り曲げて放熱フィンの形状に
構成させるようにすれば、半導体素子からの熱はこの熱
伝導体の放熱フィン状の突出部を介して半導体装置の外
部に効率的に放出されるようになる。
【0020】また、熱伝導体の基板への当接部の下の位
置にビアホールを配置させるようにすれば、半導体素子
からの熱は、熱伝導体を介して半導体装置の半導体素子
搭載面側から放散されると共に、熱伝導体の当接部から
ビアホールを介して基板の半導体素子搭載面の反対側か
らも放散されるようになるので、半導体装置全体の放熱
性がより一層改善されるようになる。
【0021】さらに、熱伝導体の半導体素子の上面と対
向する部分を、その下面が他の部分よりも半導体素子に
近づくように構成することにより、半導体素子の上面と
熱伝導体との距離を小さくでき、半導体素子からの熱が
効率的に熱伝導体に伝えられるようになり、放熱効果が
より一層向上されるようになる。
【0022】
【実施例】
実施例1.図1はこの発明の実施例1を示す断面構造図
である。図1において、半導体素子1は、BTレジンや
FR−4等のガラス−エポキシ材から成りその両面に配
線パターン2が形成されている基板3の一主面に、例え
ば銀等を含むエポキシ等の樹脂等の接着剤4により固着
されている。半導体素子1のAlやAl−Si、Al−
Si−Cu、またはAl−Cu等から成る電極と基板3
上の配線パターン2の一部である電極とは、Au等のワ
イヤ5で接続されている。さらにこの実施例1では、基
板3の半導体素子1の搭載面側に、半導体素子1の上面
及び側面の全体を覆うようにCu、Cu合金、Al、A
l合金、又はFe−Ni合金等の熱伝導性の良好な材料
から成るキャップ9が搭載されている。このキャップ9
は、基板3に当接した上で接着剤(図示していない)等
で固着してもよいし、また必ずしも固着しないで当接す
るだけでもよい。
【0023】また、基板3の半導体素子1の搭載面側
は、キャップ9全体を覆うようにトランスファモールド
法等の手法によりエポキシ等の樹脂材料6で封止されて
いる。この実施例1における基板3の半導体素子1の搭
載面と反対面側の構成並びに基板3の両面に設けられた
配線パターン2を接続するビアホール7の構成は、図1
4に示した従来例と同様である。
【0024】この実施例1の半導体パッケージでは、半
導体素子1から発生する熱は、ビアホール7及び半田ボ
ール8を通して放散されるだけでなく、キャップ9を介
してパッケージの半導体素子1搭載側の全面からも放散
されるようになるため、従来例に比べて放熱効果を格段
に向上させることができる。
【0025】実施例2.図2は実施例2を示す断面構造
図である。この実施例2では、金属キャップ9に所望の
形状の開口部10が複数設けられている。これらの開口
部10は、例えば図3に示す平面が円形の開口部10a
や平面が楕円形の開口部10bなどのように、様々な形
状のものとすることが可能である。
【0026】前記の実施例1に示す例ではパッケージを
樹脂封止する場合に前記キャップ9が封止樹脂6の良好
な注入の妨げになる可能性があるが、この実施例2で
は、キャップ9に前記の開口部10を設けているので、
キャップ9と半導体素子1との間隙に封止樹脂6を注入
することが容易になり、封止樹脂6の注入性が大幅に改
善されるようになる。
【0027】実施例3.図4及び図5は実施例3の断面
構造図である。この実施例3では、キャップ9の上面の
全面または一部を、封止樹脂6の外部に露出させてい
る。この実施例3では、キャップ9として、例えば図6
に示すようにキャップ9の外周近傍の傾斜を設けた部分
のみに開口部11を複数設けたものを使用している。ま
たこの実施例3に使用する開口部としては、図3の符号
10aで示すような平面が円形のものでもよい。
【0028】この実施例3によれば、キャップ9の上面
の一部が封止樹脂6から露出しているので、半導体素子
1からの熱は、キャップ9へ、さらにキャップ9の封止
樹脂6外部に露出した部分からパッケージの外部へと、
より効率的に放散されるようになる。またさらに、この
実施例3においては、キャップ9の封止樹脂6から露出
した部分の上面に例えばヒートシンク等(図示していな
い)を設けることにより、半導体素子搭載面側からの放
熱効果をより一層高めることも可能である。
【0029】実施例4.図7は本発明の実施例4に使用
されるキャップの構成を示す斜視図である。この実施例
4では、金属板などの熱伝導性の良好な略長方形状の板
を用意し、その長手方向の両端部を図7に示すように折
り曲げることにより、基板3への固着部12aを形成す
る。また折り曲げない他方の両端部は、封止樹脂6を注
入できる開口部12bとなる。これにより、半導体素子
1の上面を覆うキャップ12が形成される。なおその他
の構成は実施例1〜3におけるものと同様である。
【0030】この実施例4で示す形状のキャップ12を
用いれば、開口部12bからの封止樹脂6の注入が容易
なので、放熱効果を損なうことなく封止樹脂6の成形性
をより一層改善できる。またこの実施例4では、形状が
シンプルであり略長方形状の熱伝導板を折り曲げ成形す
るだけで開口部12bを有するキャップ12を製造でき
るので、本発明の熱伝導体の製造コストを下げられると
いう効果が得られる。
【0031】実施例5.図8は本発明の実施例5を示す
断面構造図である。この実施例5では、キャップ9に、
その上面からほぼ水平な方向に封止樹脂6外部に突出す
る突出部13が設けられている。この他の構成は、実施
例1〜4におけると同様である。
【0032】この実施例5によれば、キャップ9の一部
が封止樹脂6外部に突出した形状を有しており、半導体
素子1からの熱は、この突出部13より封止樹脂6外部
へ放散されるため、半導体装置の放熱効果がより一層改
善されるようになる。
【0033】実施例6.図9及び図10は本発明の実施
例6の断面構造図である。図9に示す例では、キャップ
9は、その一部がほぼ水平な方向にパッケージ外部に突
出して突出部14を構成しているが、この突出部14は
さらにその途中部分で図の上方に折り曲げられている。
また図10に示す例でも、キャップ9は、同様に、その
一部がほぼ水平な方向にパッケージ外部に突出して突出
部15を構成しているが、この突出部15はさらにその
途中部分で図の上方に折り曲げられ、その折り曲げられ
た途中部分からさらに半導体装置の中心に近づく略水平
方向に折り曲げられている。その他の構成は、実施例1
〜5と同様である。
【0034】この実施例6によれば、キャップ9の封止
樹脂6外部へ突出した突出部14,15が、折り曲げら
れて放熱フィンと同様の形状に構成されているため、半
導体素子1からの熱はこのキャップ9の突出部14,1
5を介して封止樹脂6外部に効率的に放出されるように
なる。
【0035】実施例7.図11は本発明の実施例7の断
面構造図の一部を示す。この実施例7では、図11に示
すように、キャップ9の固着部9aは、基板3に熱伝導
性の良好な接着剤16により固着されている。そして基
板3の前記固着部9aが固着される位置には、ビアホー
ル7が形成されており、これらのビアホール7が形成さ
れた部分の基板3の図示下面には半田ボール8が形成さ
れている。その他の構成は、実施例1〜6と同様であ
る。
【0036】この実施例7によれば、半導体素子1から
の熱は、実施例1〜6と同様にキャップ9を介して半導
体装置の半導体素子搭載面側から放散されると共に、キ
ャップ固着部9aから接着剤16、ビアホール7、半田
ボール8を介して半導体装置の半導体素子搭載面の反対
側からも放散されるので、半導体装置全体の放熱性がよ
り一層改善されるようになる。
【0037】実施例8.次に図12及び図13は本発明
の実施例8を示す構造断面図である。図12に示す例で
は、半導体素子1の搭載面側にキャップ19が設けられ
ている。このキャップ19は図2に示す例と同様に複数
の開口部10を有している。さらにこの図12の例で
は、このキャップ19の半導体素子1の上面に対向する
中央部分19aが半導体素子1に近づくように折り曲げ
られている。
【0038】また図13に示す例では、半導体素子1の
搭載面側にキャップ20が設けられている。このキャッ
プ20は図2に示す例とほぼ同様に複数の開口部10を
有している。さらにこの図13の例では、このキャップ
20の半導体素子1の上面に対向する中央部分20a
は、他の部分よりも、その下面が半導体素子1に近づく
ように下方向に厚く形成されている。その他の構成は実
施例1〜7と同様である。
【0039】以上のようにこれらの図12又は図13に
示す実施例8では、キャップ19,20の中央部分19
a,20aの下面と半導体素子1との距離が小さくなっ
ているので、半導体素子1から発生する熱が効率的にキ
ャップ19,20に伝えられるようになり、放熱性がよ
り一層向上されるようになる。
【0040】
【発明の効果】以上のように、本発明によれば、基板の
半導体素子搭載面側が樹脂封止されており且つ基板の半
導体素子搭載面の反対側の面に半田ボールがマトリクス
状に配置されている半導体装置において、基板の半導体
素子搭載面側に半導体素子に対向する熱伝導体を配置す
るようにしたため、半導体素子から発生する熱を、半導
体素子搭載面の反対側からだけではなく、半導体素子搭
載面側からも放散することが可能となり、半導体装置全
体の放熱性が著しく改善されるようになる。
【0041】また、前記熱伝導体に開口部を設けること
により、熱伝導体と半導体素子との間隙への封止樹脂の
注入が容易になり、封止樹脂の注入性が大幅に改善され
るようになる。
【0042】また、熱伝導体の一部を封止樹脂から露出
させるようにすることにより、半導体素子からの熱は、
熱伝導体の封止樹脂の外部に露出した部分から半導体装
置の外部へと、より効率的に放散されるようになる。
【0043】また、略長方形状の熱伝導板の一方の両端
部を折り曲げて基板への当接部を形成するようにすれ
ば、折り曲げていない他方の両端部には開口部が形成さ
れることになるので、放熱効果を損なうことなく封止樹
脂の成形性をより一層改善できる。また、形状がシンプ
ルであり略長方形状の熱伝導板を折り曲げ成形するだけ
で熱伝導体を形成できるので、製造コストを低下させら
れるようになる。
【0044】また、熱伝導体の一部を封止樹脂の外部に
突出させるようにすれば、半導体素子からの熱は、この
突出部より半導体装置の外部へ放散されるため、半導体
装置の放熱効果がより一層改善されるようになる。
【0045】また、熱伝導体の一部を封止樹脂の外部へ
突出させ、この突出部を折り曲げて放熱フィンの形状に
構成させるようにすれば、半導体素子からの熱はこの熱
伝導体の放熱フィン状の突出部を介して半導体装置の外
部に効率的に放出されるようになる。
【0046】また、熱伝導体の基板への当接部の下の位
置にビアホールを配置させるようにすれば、半導体素子
からの熱は、熱伝導体を介して半導体素子搭載面側から
放散されるだけでなく、熱伝導体の当接部からビアホー
ルを介して半導体素子搭載面と反対の側からも放散され
るようになるので、半導体装置全体の放熱性がより一層
改善されるようになる。
【0047】さらに、熱伝導体の半導体素子の上面と対
向する部分を、その下面が他の部分よりも半導体素子に
近づくように構成することにより、半導体素子の上面と
熱伝導体の下面との間の距離が小さくなり、半導体素子
からの熱が効率的に熱伝導体に伝えられるようになり、
放熱効果がより一層向上されるようになる。
【図面の簡単な説明】
【図1】この発明の実施例1による樹脂封止型半導体装
置を示す断面図である。
【図2】この発明の実施例2による樹脂封止型半導体装
置を示す断面図である。
【図3】実施例2に使用するキャップを示す斜視図であ
る。
【図4】この発明の実施例3による樹脂封止型半導体装
置を示す断面図である。
【図5】この発明の実施例3による樹脂封止型半導体装
置を示す断面図である。
【図6】実施例3に使用するキャップを示す斜視図であ
る。
【図7】この発明の実施例4による樹脂封止型半導体装
置のキャップを示す斜視図である。
【図8】この発明の実施例5による樹脂封止型半導体装
置を示す断面図である。
【図9】この発明の実施例6による樹脂封止型半導体装
置を示す断面図である。
【図10】この発明の実施例6による樹脂封止型半導体
装置の他の例を示す断面図である。
【図11】この発明の実施例7による樹脂封止型半導体
装置を示す断面図である。
【図12】この発明の実施例8による樹脂封止型半導体
装置を示す断面図である。
【図13】この発明の実施例8による樹脂封止型半導体
装置の他の例を示す断面図である。
【図14】従来の樹脂封止型半導体装置を示す断面図で
ある。
【符号の説明】
1 半導体素子 2 配線パターン 3 基板 4,16 接着剤 5 ワイヤ 6 封止樹脂 7 ビアホール 8 半田ボール 9,12,19,20 キャップ 10,10a,10b,11 開口部 13,14,15 突出部 19a,20a キャップの中央部分

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板の半導体素子搭載面と反対側の面に
    ボール電極がマトリクス状に配置され且つ半導体素子の
    搭載面側が樹脂封止されている半導体装置において、前
    記の封止樹脂内には、半導体素子に対向する熱伝導体が
    埋設されていることを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、前
    記熱伝導体は、基板上の半導体素子を覆う形状に形成さ
    れ、且つ封止樹脂を外部から注入できる開口部を有して
    いることを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2の半導体装置において、
    前記熱伝導体は、その一部が前記封止樹脂から外部に露
    出していることを特徴とする半導体装置。
  4. 【請求項4】 請求項1,2又は3の半導体装置におい
    て、前記熱伝導体は、略長方形状の熱伝導性の板の両端
    部を折り曲げて、この折り曲げた両端部を基板に当接す
    るものであることを特徴とする半導体装置。
  5. 【請求項5】 請求項1,2又は3の半導体装置におい
    て、前記熱伝導体は、その一部が前記封止樹脂から外部
    に突出していることを特徴とする半導体装置。
  6. 【請求項6】 請求項1,2,3又は5の半導体装置に
    おいて、前記熱伝導体は、その一部が前記封止樹脂から
    外部に突出しており、さらにこの突出した部分が折り曲
    げられていることを特徴とする半導体装置。
  7. 【請求項7】 請求項1から6までのいずれかに記載の
    半導体装置において、前記熱伝導体は、その一部が基板
    に当接され、その当接部分の下にはビアホールが形成さ
    れていることを特徴とする半導体装置。
  8. 【請求項8】 請求項1から7までのいずれかに記載の
    半導体装置において、前記熱伝導体の半導体素子の上面
    に対向する部分は、半導体素子に近づくように形成され
    ていることを特徴とする半導体素子。
JP6274978A 1994-11-09 1994-11-09 半導体装置 Pending JPH08139223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6274978A JPH08139223A (ja) 1994-11-09 1994-11-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6274978A JPH08139223A (ja) 1994-11-09 1994-11-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH08139223A true JPH08139223A (ja) 1996-05-31

Family

ID=17549219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6274978A Pending JPH08139223A (ja) 1994-11-09 1994-11-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH08139223A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062959A (ko) * 1997-12-10 1999-07-26 오히라 아끼라 반도체 플라스틱 패키지 및 그 제조방법
WO2002061830A1 (en) * 2001-01-31 2002-08-08 Young Sun Kim Heat dissipation type semiconductor package and method of fabricating the same
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ,インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ
KR100719287B1 (ko) * 1998-07-08 2007-05-18 이비덴 가부시키가이샤 인쇄된 배선판 및 이의 제조 방법
JP2007537589A (ja) * 2004-05-11 2007-12-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路装置パッケージ用切り欠きヒート・スラグ
US7820486B2 (en) 2007-12-03 2010-10-26 Panasonic Corporation Method of fabricating a semiconductor device having a heat sink with an exposed surface
US7989947B2 (en) 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8058736B2 (en) 2006-06-09 2011-11-15 Renesas Electronics Corporation Semiconductor device having heat spreader with center opening
JP2012009726A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置
US20120032350A1 (en) * 2010-08-06 2012-02-09 Conexant Systems, Inc. Systems and Methods for Heat Dissipation Using Thermal Conduits
JP2012114446A (ja) * 2010-11-26 2012-06-14 Samsung Electronics Co Ltd 半導体装置及びその温度制御方法
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
CN111354695A (zh) * 2020-03-11 2020-06-30 珠海格力电器股份有限公司 封装结构及其制造方法
JPWO2021079851A1 (ja) * 2019-10-25 2021-04-29

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062959A (ko) * 1997-12-10 1999-07-26 오히라 아끼라 반도체 플라스틱 패키지 및 그 제조방법
KR100719287B1 (ko) * 1998-07-08 2007-05-18 이비덴 가부시키가이샤 인쇄된 배선판 및 이의 제조 방법
WO2002061830A1 (en) * 2001-01-31 2002-08-08 Young Sun Kim Heat dissipation type semiconductor package and method of fabricating the same
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ,インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ
KR101148676B1 (ko) * 2004-05-11 2012-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 구조체, 열 슬러그, hbga 패키지 구조체 및 집적 회로 다이 접착 방법
JP2007537589A (ja) * 2004-05-11 2007-12-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路装置パッケージ用切り欠きヒート・スラグ
US8222731B2 (en) 2004-05-11 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-out heat slug for integrated circuit device packaging
US8058736B2 (en) 2006-06-09 2011-11-15 Renesas Electronics Corporation Semiconductor device having heat spreader with center opening
US7989947B2 (en) 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7820486B2 (en) 2007-12-03 2010-10-26 Panasonic Corporation Method of fabricating a semiconductor device having a heat sink with an exposed surface
US8614505B2 (en) 2010-06-28 2013-12-24 Fujitsu Semiconductor Limited Semiconductor device with heat spreader
JP2012009726A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置
US8278743B2 (en) 2010-06-28 2012-10-02 Fujitsu Semiconductor Limited Semiconductor device with heat spreader
US8564108B2 (en) 2010-06-28 2013-10-22 Fujtsu Semiconductor Limited Semiconductor device with heat spreader
US8614119B2 (en) 2010-06-28 2013-12-24 Fujitsu Semiconductor Limited Semiconductor device with heat spreader
US20120032350A1 (en) * 2010-08-06 2012-02-09 Conexant Systems, Inc. Systems and Methods for Heat Dissipation Using Thermal Conduits
JP2012114446A (ja) * 2010-11-26 2012-06-14 Samsung Electronics Co Ltd 半導体装置及びその温度制御方法
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JPWO2016174697A1 (ja) * 2015-04-28 2017-05-18 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
US9892993B2 (en) 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures
JPWO2021079851A1 (ja) * 2019-10-25 2021-04-29
WO2021079851A1 (ja) * 2019-10-25 2021-04-29 株式会社村田製作所 回路モジュールおよびその製造方法
CN111354695A (zh) * 2020-03-11 2020-06-30 珠海格力电器股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6507120B2 (en) Flip chip type quad flat non-leaded package
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5053855A (en) Plastic molded-type semiconductor device
US5598321A (en) Ball grid array with heat sink
JPH08139223A (ja) 半導体装置
US7759775B2 (en) High current semiconductor power device SOIC package
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US7566967B2 (en) Semiconductor package structure for vertical mount and method
JP2008172187A (ja) 側面発光装置
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JPH0685427A (ja) 半導体パッケージ搭載基板
JP2690248B2 (ja) 表面実装型半導体装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2765242B2 (ja) 集積回路装置
JPH06104309A (ja) 半導体装置
KR100251889B1 (ko) 반도체 패키지
JPS62224049A (ja) 電子装置
JPH0758161A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH02238652A (ja) 樹脂封止型半導体装置
JPH11163229A (ja) 半導体装置およびその製造方法