JPWO2016174697A1 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JPWO2016174697A1
JPWO2016174697A1 JP2016513152A JP2016513152A JPWO2016174697A1 JP WO2016174697 A1 JPWO2016174697 A1 JP WO2016174697A1 JP 2016513152 A JP2016513152 A JP 2016513152A JP 2016513152 A JP2016513152 A JP 2016513152A JP WO2016174697 A1 JPWO2016174697 A1 JP WO2016174697A1
Authority
JP
Japan
Prior art keywords
electronic element
conductor layer
semiconductor module
insulating substrate
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016513152A
Other languages
English (en)
Other versions
JP6166460B2 (ja
Inventor
康亮 池田
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2016174697A1 publication Critical patent/JPWO2016174697A1/ja
Application granted granted Critical
Publication of JP6166460B2 publication Critical patent/JP6166460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

半導体モジュール（１００）は、第一絶縁性基板（１１）と、第一絶縁性基板（１１）の搭載面に設けられた第一導体層（１２）と、第一導体層（１２）に設けられた第一電子素子（１３）と、第一絶縁性基板（１１）の搭載面内にある搭載領域の全体、第一導体層（１２）及び第一電子素子（１３）を覆う封止樹脂（８０）と、封止樹脂（８０）の全体を覆う金属製の枠体（７０）と、を有する。

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
従来から、チップ等からなる電子素子と、この電子素子を封入する封止樹脂とを備えた半導体モジュールが知られている。このような従来の半導体モジュールの一例としては、特開２０１１−１１４１７６号公報を挙げることができる。この特開２０１１−１１４１７６号公報では、パワー半導体素子と、パワー半導体素子を挟んで配置された一対の第１金属部材と、一対の第１金属部材を挟んで一対の放熱板上に積層された一対の絶縁層と、第１パワー半導体素子と、一対の第１金属部材と、一対の絶縁層とを覆って充填された充填樹脂とを備えたパワー半導体装置が開示されている。
従来の半導体モジュールにおいて過電流が流れたときには、チップ等からなる電子素子が壊れたり、電子素子に接続された配線が溶断したり、この配線が溶断する前にデバイスを覆う封止樹脂が炭化したりすることがある。封止樹脂が炭化した場合には、炭化した封止樹脂の熱に起因した不具合が発生する可能性があった。
当該不具合の発生を防止するために、封止樹脂として難燃性樹脂を使用することも考えられる。しかしながら、回路方式によっては電子素子が故障しても当該電子素子に過電流が流れ続ける。このような場合には、難燃性であっても封止樹脂全てが炭化してしまうこととなり、その結果やはり、炭化した封止樹脂の熱に起因した不具合が発生する可能性がある。
本発明はこのような点を考慮してなされたものであり、仮に電子素子に過電流が流れて封止樹脂が炭化した場合であっても、炭化した封止樹脂の熱に起因する不具合の発生を防止できる半導体モジュール及び半導体モジュールの製造方法を提供する。
本発明による半導体モジュールは、
第一絶縁性基板と、
前記第一絶縁性基板の搭載面に設けられた第一導体層と、
前記第一導体層に設けられた第一電子素子と、
前記第一絶縁性基板の前記搭載面内にある搭載領域の全体、前記第一導体層及び前記第一電子素子を覆う封止樹脂と、
前記封止樹脂の全体を覆う金属製の枠体と、
を備える。
本発明による半導体モジュールにおいて、
前記第一導体層と前記枠体とが接合されてもよい。
本発明による半導体モジュールは、
第二絶縁性基板と、
前記第二絶縁性基板の搭載面に設けられた第二導体層と、
前記第二導体層に設けられた第二電子素子と、をさらに備え、
前記第一絶縁性基板と前記第二絶縁性基板との間に、前記第一導体層、前記第一電子素子、前記第二電子素子及び前記第二導体層が順に配置されてもよい。
本発明による半導体モジュールは、
前記第一電子素子と前記第二電子素子とを接続する導体柱をさらに備えてもよい。
本発明による半導体モジュールにおいて、
前記第一電子素子及び前記第二電子素子の各々はパワーデバイスであってもよい。
本発明による半導体モジュールは、
前記枠体の外側に設けられ、前記封止樹脂と比較して難燃性の材料からなる外部樹脂をさらに備えてもよい。
本発明による電子機器は、
前述したいずれかの半導体モジュールと、
前記半導体モジュールを挿入するための凹部が設けられたヒートシンクと、
を備える。
本発明による電子機器において、
前記ヒートシンクの前記凹部と前記半導体モジュールとの間には潤滑剤が塗られてもよい。
本発明による電子機器は、
前記ヒートシンクの前記凹部に挿入された前記半導体モジュールを覆う閉鎖部をさらに備えてもよい。
本発明による半導体モジュールの製造方法は、
第一絶縁性基板、前記第一絶縁性基板の搭載面に設けられた第一導体層及び前記第一導体層に設けられた第一電子素子のうち、前記搭載領域の全体、前記第一導体層及び前記第一電子素子を金属製の枠体で覆うことと、
前記枠体内に封止樹脂材料を注入することで、前記搭載領域の全体、前記第一導体層及び前記第一電子素子を封止樹脂で覆うことと、
を備える。
本発明による半導体モジュールの製造方法は、
前記枠体内に前記封止樹脂材料を注入する前に、前記枠体を金型内に設置することと、
前記枠体内に前記封止樹脂材料を注入した後で、前記金型の一部を取り除くことと、
前記金型の一部を取り除いた後で、前記金型内に外部樹脂材料を注入することで、前記枠体の外側に、前記封止樹脂と比較して難燃性の材料からなる外部樹脂を設けることと、
をさらに備えてもよい。
本発明では、封止樹脂の全体が金属製の枠体で覆われているので、仮に第一電子素子に過電流が流れて封止樹脂が炭化した場合であっても、炭化した封止樹脂の熱に起因する不具合の発生を防止できる。また、このような金属製の枠体を採用することで、高い放熱性を実現するとともに、外部からの高周波ノイズの影響又は内部から発生する高周波ノイズの影響を抑制することができる。
図１は、本発明の第１の実施の形態による半導体モジュールの正面断面図である。 図２は、本発明の第１の実施の形態で用いられる第一部材及び導体柱の平面図である。 図３は、本発明の第１の実施の形態で用いられる第二部材及び導体柱の平面図である。 図４は、本発明の第１の実施の形態による半導体モジュールにおいて封止樹脂、枠体及び外部樹脂も示した正面断面図である。 図５は、本発明の第１の実施の形態による半導体モジュールの回路図である。 図６は、本発明の第１の実施の形態で用いられる、第一絶縁性基板、第二絶縁性基板及び枠体の大きさ及び位置関係を説明するための上方平面図である。 図７Ａは、本発明の第１の実施の形態における半導体モジュールの製造方法を説明するための平面断面図である。 図７Ｂは、本発明の第１の実施の形態における半導体モジュールの製造方法を説明するための図であって、図７Ａから進んだ工程を説明するための平面断面図である。 図８は、本発明の第２の実施の形態による電子機器の側方断面図である。 図９は、本発明の変形例による半導体モジュールの背面断面図である。 図１０は、本発明の別の変形例による半導体モジュールの背面断面図である。 図１１は、本発明の変形例において４つのデバイスを用いた際の回路図である。 図１２は、本発明のさらに別の変形例による半導体モジュールの正面断面図である。 図１３は、本発明の変形例において６つのデバイスを用いた際の回路図である。
第１の実施の形態
《構成》
以下、本発明に係る半導体モジュール及び半導体モジュールの製造方法の第１の実施の形態について、図面を参照して説明する。
図１に示すように、本実施の形態の半導体モジュール１００は、第一部材１０と、第二部材２０と、第一部材１０と第二部材２０との間で上下方向に延在する導体柱３１と、を有している。
図２に示すように、第一部材１０は、第一絶縁性基板１１と、第一絶縁性基板１１の搭載面に設けられた第一導体層１２（１２ａ―１２ｄ）と、第一導体層１２の第一導体層部分１２ｂ（後述する）に設けられた第一電子素子１３と、を有している。図４に示すように、本実施の形態の半導体モジュール１００は、第一絶縁性基板１１の搭載面内にある搭載領域の全体、第一導体層１２及び第一電子素子１３を覆う封止樹脂８０と、この封止樹脂８０の全体を覆う金属製の枠体７０と、を有している。
本実施の形態において、搭載面とは電子素子が載置される面のことを意味し、図４において、第一絶縁性基板１１に関しては上面が搭載面となっており、後述する第二絶縁性基板２１に関しては下面が搭載面となっている。また、搭載領域とは電子素子が搭載される領域のことを意味し、第一絶縁性基板１１の搭載領域とは第一電子素子１３が載置されている領域のことを意味し、後述する第二絶縁性基板２１の搭載領域とは後述する第二電子素子２３が載置されている領域のことを意味する。
図１に示すように、本実施の形態では、第一部材１０の第一絶縁性基板１１と第二部材２０の第二絶縁性基板２１とが平行に配置されている。本実施の形態では、第一絶縁性基板１１及び第二絶縁性基板２１の延在する面に直交する方向（つまり図１の上下方向）を上下方向と呼ぶ。
本実施の形態では、一つの第一電子素子１３と一つの第二電子素子２３が設けられている態様を用いて説明するが、複数の第一電子素子１３が設けられる態様では、各第一電子素子１３が設けられる領域が搭載領域となり、搭載領域の全体を覆うということは、各第一電子素子１３が設けられる領域の全てを覆うことを意味する。同様に、複数の第二電子素子２３が設けられる態様では、各第二電子素子２３が設けられる領域が搭載領域となり、搭載領域の全体を覆うということは、各第二電子素子２３が設けられる領域の全てを覆うことを意味する。
金属製の枠体７０の材料は特に限定されないが、一例としては、アルミ、鉄、ステンレス、銅等を挙げることができる。なお、軽さ、加工性、価格等を総合的に考えた場合には、材料としてアルミを用いることが好ましい。なお、金属製の枠体７０は、金属元素のみから構成される必要はなく金属酸化物等であってもよい。
図２に示すように、本実施の形態では、第一絶縁性基板１１に、枠体７０を取り付けるための取付導体層１２ｄが設けられている。この取付導体層１２ｄは、第一絶縁性基板１１の周縁に沿って配置されており、上方から見たときに略「コの字」状になっている。取付導体層１２ｄ上に枠体７０が載置され（図４参照）、取付導体層１２ｄと枠体７０とは、例えばはんだによって接合される。本実施の形態では、取付導体層１２ｄよりも内方側の領域が前述した搭載領域となっており、当該搭載領域に複数の第一導体層部分１２ａ−１２ｃが設けられることになる。
図３に示すように、第二部材２０は、第二絶縁性基板２１と、第二絶縁性基板２１の搭載面に設けられた第二導体層２２（２２ｂ，２２ｃ）と、第二導体層２２の第二導体層部分２２ｂ（後述する）に設けられた第二電子素子２３と、を有している。
図１で示した態様では、下から順に、第一絶縁性基板１１、第一導体層１２、第一電子素子１３、第二電子素子２３、第二導体層２２及び第二絶縁性基板２１が配置されている。
図２に示すように、第一導体層１２は、第一絶縁性基板１１の搭載面に設けられた複数の第一導体層部分１２ａ−１２ｄを有している。図３に示すように、第二導体層２２は、第二絶縁性基板２１の搭載面に設けられた複数の第二導体層部分２２ｂ，２２ｃを有している。
本実施の形態の半導体モジュール１００は、第一電子素子１３と第二電子素子２３とを接続する導体柱３１を有している。この導体柱３１は横断面が略矩形状になっており（図２及び図３参照）、図１に示すように上下方向に延在している。図１に示すように、第一電子素子１３の上面に導体柱３１の下面が接続され、導体柱３１の上面に第二電子素子２３の下面が接続されている。
本実施の形態では、図２における第一電子素子１３の上面の左側略中央に第一接続部４６が接続されている。また、図３における第二電子素子２３の上面の左側略中央に第二接続部５６が接続されている。
なお、本実施の形態では、第二部材２０が反転されて第一部材１０に重ねられる。このため、図１に示す態様では、第一接続部４６は第一電子素子１３の上面左側に接続されているが、第二接続部５６は第二電子素子２３の下面右側に接続されている。
本実施の形態の第一電子素子１３及び第二電子素子２３は、例えば、スイッチングデバイスとなっている。そして、図２に示すように、導体柱３１の側面には、第一導体層部分１２ａに接続された柱接続部４７が設けられている。第一導体層部分１２ａには、ソース電極に接続されるリードフレーム４１が設けられている。ソース電極から供給される電力は、第一導体層部分１２ａ、柱接続部４７及び導体柱３１を介して第一電子素子１３及び第二電子素子２３に供給されることになる（図５も参照）。なお、このように電力が供給されることが理由の一つとなって、導体柱３１に接続されている第一電子素子１３の図１における上面が下面と比較して高温になり、第二電子素子２３の図１における下面が上面と比較して高温となっている。
第一接続部４６は、正面から見た場合に図１に示すように略「コの字」形状となっている。第二接続部５６も、正面から見た場合に図１に示すように略「コの字」形状となっている。図２に示すように、第一接続部４６は第一導体層部分１２ｃに接続されている。この第一導体層部分１２ｃには、ゲート電極のような制御電極に接続されるリードフレーム４２が設けられている。図３に示すように、第二接続部５６は第二導体層部分２２ｃに接続されている。この第二導体層部分２２ｃには、ゲート電極のような制御電極に接続されるリードフレーム５２が設けられている。
図２において、第一電子素子１３の下面に設けられた第一導体層部分１２ｂは、ドレイン電極に接続されるリードフレーム４３に接続されている。図３において、第二電子素子２３の下面に設けられた第二導体層部分２２ｂは、ドレイン電極に接続されるリードフレーム５３に接続されている。
本実施の形態では、第一絶縁性基板１１の搭載面と反対側（図１の下面側）には銅等からなる第一放熱板１４が設けられている。第二絶縁性基板２１の搭載面と反対側（図１の上面側）には銅等からなる第二放熱板２４が設けられている。
本実施の形態の第一電子素子１３及び第二電子素子２３の各々はパワーデバイスであってもよい。パワーデバイスの一例としては前述したスイッチングデバイスを挙げることができる。より具体的には、電子素子の一例として、ＭＯＳＦＥＴ等のＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等を挙げることができ、典型例を挙げるとするとＭＯＳＦＥＴを挙げることができる。
図４に示すように、本実施の形態では、枠体７０の外側に外部樹脂９０が設けられている。より具体的には、枠体７０の側方全面を覆うようにして外部樹脂９０が設けられている（図７Ｂ参照）。この外部樹脂９０は、枠体７０の上下面を覆うようにして設けられてもよいが、放熱性の観点から、本実施の形態では枠体７０の上下面には外部樹脂９０が設けられていない。
この外部樹脂９０は、封止樹脂８０と比較して難燃性の材料からなっていてもよい。難燃性樹脂としては、樹脂自体が難燃性を持つ、すなわち分解温度が高く、樹脂が分解した際に可燃物の発生が少ない樹脂、限界酸素指数が高い樹脂等が挙げられる。一例としては、難燃性樹脂として、フッ素樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルサルホン樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルイミド樹脂、ポリフェニレンサルファイド樹脂、液晶ポリマー等が挙げられる。
他方、封止樹脂８０としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されない。一例としては、封止樹脂８０として、エポキシ樹脂の他に、硬化剤、硬化促進剤、無機質充填材等を有する、エポキシ樹脂組成物を用いることができる。このエポキシ樹脂組成物としては、１分子中にエポキシ基を２個以上有するものであれば特に限定されない。
図６に示すように、本実施の形態では、第一絶縁性基板１１の面方向の大きさは第二絶縁性基板２１の面方向の大きさよりも大きくなっている。より具体的には、上方から見たときに、第二絶縁性基板２１の各辺の外方に第一絶縁性基板１１が位置するような態様になっている。そして、枠体７０が第二放熱板２４及び第二絶縁性基板２１を取り囲み、第一絶縁性基板１１の搭載面の全体を覆うようにして設けられる（図４参照）。なお、図６では、第一絶縁性基板１１、第二絶縁性基板２１、第二放熱板２４及び枠体７０のみを示している。そして、枠体７０内に配置されており、実際には見えない第二絶縁性基板２１及び第二放熱板２４を破線で示している。
図４に示すように、本実施の形態では、枠体７０が、第一絶縁性基板１１の搭載領域の全体、取付導体層１２ｄ以外の第一導体層１２、第一電子素子１３、導体柱３１、第二電子素子２３、第二導体層２２、第二絶縁性基板２１、第二放熱板２４及び封止樹脂８０を覆うことになる。また、第二放熱板２４の上面は、枠体７０の内周面（図４の下面）に当接されており、第二放熱板２４から枠体７０に熱が伝わるようになっている。
本実施の形態では、第二部材２０の全体が枠体７０に覆われていることから、必然的に、第二絶縁性基板２１の搭載領域の全体が枠体７０に覆われることになる。
本実施の形態の半導体モジュール１００は、前述した、２つのゲート電極に接続されるリードフレーム４２，５２、１つのソース電極に接続されるリードフレーム４１、２つのドレイン電極に接続されるリードフレーム４３，５３、後述するリードフレーム４４，４９a，４９ｂ，５４，５９a，５９ｂを含む、複数のリードフレームを有している。そして、各リードフレームは、封止樹脂８０の一辺から外部に突出している。図２及び図３を用いて説明すると、各リードフレームは、図２及び図３の下方側で左右方向に延在する辺から、下方に突出している。
図２に示すように、半導体モジュール１００は、第一絶縁性基板１１側に第一熱検出抵抗７１を有している。この第一熱検出抵抗７１には二つのリードフレーム４９ａ，４９ｂが接続されている。第一熱検出抵抗７１は、ドレイン電極に接続される第一導体層部分１２ｂの近傍に配置されており、当該第一導体層部分１２ｂの温度を測定するために用いられる。また、図３に示すように、半導体モジュール１００は、第二絶縁性基板２１側に第二熱検出抵抗７２を有している。この第二熱検出抵抗７２には二つのリードフレーム５９ａ，５９ｂが接続されている。第二熱検出抵抗７２は、ドレイン電極に接続される第二導体層部分２２ｂの近傍に配置されており、当該第二導体層部分２２ｂの温度を測定するために用いられる。
図２に示すように、ドレイン電極に接続される第一導体層部分１２ｂには、センシングするためのリードフレーム４４が設けられている。図３に示すように、ドレイン電極に接続される第二導体層部分２２ｂには、センシングするためのリードフレーム５４が設けられている。
《製造方法》
本実施の形態の半導体モジュール１００は、例えば以下のようにして製造される。
第一絶縁性基板１１の搭載面に第一導体層１２が設けられ、第一導体層１２の第一導体層部分１２ｂに第一電子素子１３が設けられ、第一絶縁性基板１１の搭載面と反対側の面に第一放熱板１４が設けられた第一部材１０が準備される（図１参照）。第二絶縁性基板２１の搭載面に第二導体層２２が設けられ、第二導体層２２の第二導体層部分２２ｂに第二電子素子２３が設けられ、第二絶縁性基板２１の搭載面と反対側の面に第二放熱板２４が設けられた第二部材２０が準備される。第二部材２０が１８０度反転されて、第二電子素子２３が下方を向くように位置付けられる。そして、第一部材１０の第一電子素子１３と第二部材２０の第二電子素子２３との間に導体柱３１が位置付けられ、第一電子素子１３と第二電子素子２３とが導体柱３１を介して接続される。
次に、枠体７０が第二放熱板２４及び第二絶縁性基板２１を取り囲み、第一絶縁性基板１１の搭載面の全体を覆うようにして設けられる（図４参照）。この際、取付導体層１２ｄと枠体７０とが例えばはんだによって取り付けられる。この結果、枠体７０が、第一絶縁性基板１１の搭載領域の全体、取付導体層１２ｄ以外の第一導体層１２、第一電子素子１３、導体柱３１、第二電子素子２３、第二導体層２２、第二絶縁性基板２１及び第二放熱板２４を覆うことになる。このようにして製造された部材を本明細書では以降「中間部材１９０」と呼ぶこととする。
次に、中間部材１９０が金型１５０内に載置される（図７Ａ参照）。この金型１５０は一部を取り除くことができるようになっている。具体的には、金型１５０は、第一金型部分１１０と、当該第一金型部分１１０の側方部分の全面を取り囲む第二金型部分１２０とを有している。そして、第一金型部分１１０は第二金型部分１２０から取り外すことができるようになっている。なお、第一金型部分１１０の内周面の大きさは枠体７０の側方外周面の大きさと合致するようになっており、枠体７０を第一金型部分１１０に嵌め込むことで、枠体７０を第一金型部分１１０に対して固定することができる。
次に、枠体７０内に封止樹脂材料８１（封止樹脂８０の材料）が、例えば図７Ａの上方側から注入される。このように封止樹脂材料８１が注入されることで、図７Ａに示すように、枠体７０内が封止樹脂材料８１で満たされることになる。その結果、第一絶縁性基板１１の搭載領域の全体、取付導体層１２ｄ以外の第一導体層１２、第一電子素子１３、導体柱３１、第二電子素子２３、第二導体層２２、第二絶縁性基板２１及び第二放熱板２４が、封止樹脂材料８１で覆われることになる。なお、第二放熱板２４の上面が枠体７０の内周面（図４の下面）に当接されていることから、第二放熱板２４は、その側面だけが封止樹脂材料８１で覆われることになる（図４参照）。なお、図７Ａでは、金型１５０、枠体７０を含む中間部材１９０、封止樹脂材料８１等の説明に必要な部材や材料のみが示されている。
次に、第一金型部分１１０が第二金型部分１２０から取り除かれる（図７Ｂ参照）。本実施の形態では、中間部材１９０の側方部分の各辺に位置付けられた第一金型部分１１０が取り除かれることになる。
次に、金型１５０内に外部樹脂材料９１（外部樹脂９０の材料）が注入される（図７Ｂ参照）。このように外部樹脂材料９１が注入されることで、中間部材１９０の各辺の側方部分が外部樹脂材料９１で覆われることになる。
封止樹脂材料８１及び外部樹脂材料９１が硬化されて、各々が封止樹脂８０及び外部樹脂９０となる。このように封止樹脂材料８１と外部樹脂材料９１とは同時に硬化されてもよいが、別々のタイミングで硬化されてもよい。例えば、第一金型部分１１０が第二金型部分１２０から取り除かれる前に、封止樹脂材料８１が硬化されてもよい。
以上のようにして、本実施の形態の半導体モジュール１００が製造される。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
本実施の形態では、封止樹脂８０の全体が金属製の枠体７０で覆われているので、仮に第一電子素子１３又は第二電子素子２３に過電流が流れて封止樹脂８０が炭化した場合であっても、炭化した封止樹脂８０の熱に起因する不具合の発生を防止できる。より具体的には、封止樹脂８０が炭化して高温になっても、炭化して高温になった封止樹脂８０が外気等に触れることを防止でき、その結果、封止樹脂８０の熱に起因する不具合の発生を防止できる。なお、本実施の形態では、第一絶縁性基板１１の搭載領域の全体が枠体７０に覆われていることから、複数の第一電子素子１３が搭載されている場合であっても、各第一電子素子１３に起因する熱が枠体７０の外部に広がることを防止することができる。
また、このような金属製の枠体７０を採用することで、高い放熱性を実現することができ、かつ、枠体７０の外部からの高周波ノイズの影響又は枠体７０の内部から発生する高周波ノイズの影響を抑制することもできる。
また、複数の第一電子素子１３及び／又は複数の第二電子素子２３が搭載される場合であっても、これら第一電子素子１３及び第二電子素子２３に対応した搭載領域の全体が封止樹脂８０で覆われ、当該封止樹脂８０の全体が枠体７０で覆われる。したがって、いずれかの電子素子１３，２３に過電流が流れた結果、封止樹脂８０が炭化した場合であっても、炭化した封止樹脂８０の熱に起因する不具合の発生を防止できる。
本実施の形態の第一電子素子１３及び第二電子素子２３の各々がパワーデバイスである場合には、発熱性の高いデバイスが対向して配置されることになる。このため、第一電子素子１３又は第二電子素子２３から発生する熱によるリスクを低減させる必要性が高くなる。この点、本実施の形態によれば、封止樹脂８０の全体を枠体７０で覆うことから、仮に第一電子素子１３又は第二電子素子２３からの発熱が原因で封止樹脂８０が炭化しても、炭化した封止樹脂８０の熱に起因する不具合の発生を防止できる。
本実施の形態において枠体７０の外側に外部樹脂９０を設けた態様を採用した場合には、枠体７０、ひいては第一電子素子１３及び第二電子素子２３に対する衝撃を吸収することができる。なお、本実施の形態では、外部樹脂９０が枠体７０の側方全面を覆うようにして設けられており、枠体７０の上面（以下「枠体７０の放熱面」という。）と第一放熱板１４は外部樹脂９０に覆われていない。このため、枠体７０内に発生した熱を、枠体７０の放熱面及び第一放熱板１４の両方から放熱することができる。
外部樹脂９０が難燃性の材料からなる場合には、第一電子素子１３又は第二電子素子２３から発生する熱によるリスクをさらに低減させることができる。前述したように、本実施の形態では、枠体７０が封止樹脂８０の全体を覆っているが、枠体７０を取り囲むようにして配置された外部樹脂９０を難燃性の材料とすることで、より確実に、炭化した封止樹脂８０の熱に起因する不具合の発生を防止できる。これは、封止樹脂８０と比較して外部樹脂９０が難燃性となっているので、封止樹脂８０が仮に炭化した場合であっても、枠体７０を介して外部樹脂９０に到達した熱では外部樹脂９０が炭化しないことも十分にあり得るためである。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
図８に示すように、第２の実施の形態は、第１の実施の形態で説明した半導体モジュール１００と、当該半導体モジュール１００を挿入するための凹部２１０が設けられたヒートシンク２００とを有する電子機器に関するものである。この凹部２１０の大きさは半導体モジュール１００の大きさに合致するように作られている。したがって、半導体モジュール１００を凹部２１０内に挿入することで、ヒートシンク２００に対して半導体モジュール１００を固定することができる。
第２の実施の形態において、その他の構成は、第１の実施の形態と略同一の態様となっている。第２の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
ヒートシンク２００の凹部２１０にはシリコングリース等からなる潤滑剤が塗られていてもよい。このような潤滑剤を塗ることで、ヒートシンク２００の凹部２１０の中に半導体モジュール１００を容易に挿入することができる。また、潤滑剤を用いることで枠体７０の放熱面及び第一放熱板１４と凹部２１０の内面との密着性を高めることがき、ひいては、半導体モジュール１００からヒートシンク２００への熱伝導性を高めることができる。したがって、より高い放熱性を実現できる。
なお、ヒートシンク２００の凹部２１０の内面には半導体モジュール１００の挿入方向（図８の上下方向）に沿った複数の溝２１０が形成されていてもよい。凹部２１０内に潤滑剤を置いてから半導体モジュール１００を挿入するような場合であっても、このような溝２１０を形成することで、毛細管現象によって潤滑剤を半導体モジュール１００の挿入方向に沿って上方向に移動させることができるためである。
ヒートシンク２００の凹部２１０に挿入された半導体モジュール１００を覆う閉鎖部２６０が設けられてもよい。この閉鎖部２６０は蓋部材であってもよいし、例えばセラミックを部分溶射することで蓋をするようにしてもよい。このようにヒートシンク２００の凹部２１０に挿入された半導体モジュール１００を閉鎖部２６０で覆うことで、半導体モジュール１００を完全に覆うことができる。このため、仮に半導体モジュール１００が発熱した場合であっても、当該熱がヒートシンク２００及び閉鎖部２６０の外方に伝わることを防止できる。
変形例
次に、本発明の変形例について説明する。
第１の実施の形態では、第一電子素子１３及び第二電子素子２３という２つの電子素子を用いた態様であったが、電子素子は任意の数にすることができ、３つ以上の電子素子を用いてもよい。一例としては４つの電子素子を用いてもよいし、６つの電子素子を用いてもよい。なお、３つ以上の電子素子を用いる場合には、全ての電子素子が枠体７０内に配置されるようになってもよい。
４つの電子素子を用いる場合には、図９に示すように、第一絶縁性基板１１に第三導体層１１２を介して第三電子素子１１３が設けられ、第二絶縁性基板２１に第四導体層１２２を介して第四電子素子１２３が設けられるようにしてもよい。図９に示すように、第三電子素子１１３及び第四電子素子１２３は導体柱１３１を介して接続されてもよい。なお、この図９は、背面側から見た図となっており、リードフレームや接続部等は省略している。
また、図１０に示すような態様であってもよい。図１０に示す態様では、導体柱３１及び接続体４６ａを介して第一電子素子１３に第二電子素子２３が設けられ、導体柱１３１及び接続体１４６ａを介して第三電子素子１１３に第四電子素子１２３が設けられている。図１０に示す態様では、第二電子素子２３と第二導体層部分２２ｂとの間に導体柱３９が設けられており、第四電子素子１２３と第四導体層１２２との間に導体柱１３９が設けられている。接続体４６ａは水平方向に延在しており、上方から見た場合には導体柱３１の全体を覆うようにして設けられ、この接続体４６ａの上面の一部に第二電子素子２３が設けられることになる。同様に、接続体１４６ａは水平方向に延在しており、上方から見た場合には導体柱１３１の全体を覆うようにして設けられ、この接続体１４６ａの上面の一部に第二電子素子１２３が設けられることになる。導体柱３１，１３１は、完全な柱形状になっている必要はなく、切り欠きが設けられていたり空洞になっていたりしてもよい。
図９及び図１０に示すように４つのデバイスを用いた場合の回路図は、一例として図１１のようになる。この図１１において点線で囲った箇所が本実施の形態の半導体モジュールに対応する箇所である。
図９及び図１０に示すように、枠体７０は電子素子１３，２３，１１３，１２３及び導体層１２，２２，１１２，１２３を覆う。そして、この枠体７０内に封止樹脂８０が充填されることになる。なお、図９及び図１０では示していないが、枠体７０の側方全面又は枠体７０の外周面全体を覆うようにして外部樹脂９０が設けられてもよい。
また、３つ以上のデバイスを積層するようにしてもよい。一例として４つのデバイスを積層した場合を挙げて説明する。この場合には、図１２に示すように、第一電子素子１３と第二電子素子２３とが１８０度異なる方向でずれ（図１２の左右方向でずれ）、第三電子素子１１３と第四電子素子１２３とが１８０度異なる方向でずれ（図１２の左右方向でずれ）、第一電子素子１３と第三電子素子１１３とがずれず、第二電子素子２３と第四電子素子１２３とがないようになっていてもよい。図１２に示す態様では、第三絶縁性基板１１１の下面に第四導体層１２２が設けられており、第二絶縁性基板２１の上面に第三導体層１１２が設けられている。第三導体層１１２及び第三電子素子１１３を含む第三部材１１０の水平方向における配置は第一部材１０と全く同一又は同様になっている。また、第四導体層１２２及び第四電子素子１２３を含む第四部材１２０の水平方向における配置は第二部材２０と全く同一又は同様になっている。
また、図１２のような態様とは異なり、第三部材１１０に含まれる部材（第三導体層１１２、第三電子素子１１３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一電子素子１３等）の水平方向における配置と比較して、上方から見て時計回り方向で９０度異なるようになり、第四部材１２０に含まれる部材（第四導体層１２２、第四電子素子１２３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一電子素子１３等）の水平方向における配置と比較して、上方から見て時計回り方向で２７０度異なるようになってもよい。
また、第三部材１１０に含まれる部材（第三導体層１１２、第三電子素子１１３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一電子素子１３等）の水平方向における配置と比較して、上方から見て時計回り方向で２７０度異なるようになり、第四部材１２０に含まれる部材（第四導体層１２２、第四電子素子１２３等）の水平方向における配置が、第一部材１０に含まれる部材（第一導体層１２、第一電子素子１３等）の水平方向における配置と比較して、上方から見て時計回り方向で９０度異なるようになってもよい。
これらのように４つのデバイスを積層した場合にも、回路図は一例として図１１のようになってもよい。
これらのように４つのデバイスを積層した場合にも、枠体７０は電子素子１３，２３，１１３，１２３及び導体層１２，２２，１１２，１２３を覆う。そして、この枠体７０内に封止樹脂８０が充填されることになる。なお、図１２では示していないが、枠体７０の側方全面又は枠体７０の外周面全体を覆うようにして外部樹脂９０が設けられてもよい。
また、より一層多くのデバイスを枠体７０で覆うようにしてもよい。一例としては、図１３で示すような回路の電子素子５０１−５１２を枠体７０で覆うようにしてもよい。枠体で覆われるのは図１３の一点鎖線で囲まれた電子素子５０１−５１２である。符号５０１−５０６はスイッチ素子の一例であり、符号５０７−５１２は整流素子の一例である。図１３に示すような態様では、スイッチ素子５０１と整流素子５０７とが対向して配置されるとともに導体柱によって接続され、スイッチ素子５０２と整流素子５０８とが対向して配置されるとともに導体柱によって接続され、スイッチ素子５０３と整流素子５０９とが対向して配置されるとともに導体柱によって接続され、スイッチ素子５０４と整流素子５１０とが対向して配置されるとともに導体柱によって接続され、スイッチ素子５０５と整流素子５１１とが対向して配置されるとともに導体柱によって接続され、スイッチ素子５０６と整流素子５１２とが対向して配置されるとともに導体柱によって接続されるようになっていてもよい。
最後になったが、上述した各実施の形態の記載、変形例の記載及び図面の開示は、特許請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
１０ 第一部材
１１ 第一絶縁性基板
１２ 第一導体層
１３ 第一電子素子
２０ 第二部材
２１ 第二絶縁性基板
２２ 第二導体層
２３ 第二電子素子
３１ 導体柱
４６ 第一接続部
４７ 柱接続部
７０ 枠体
８０ 封止樹脂
９０ 外部樹脂
１００ 半導体モジュール
２００ ヒートシンク
２１０ 凹部
２６０ 閉鎖部

Claims (11)

  1. 第一絶縁性基板と、
    前記第一絶縁性基板の搭載面に設けられた第一導体層と、
    前記第一導体層に設けられた第一電子素子と、
    前記第一絶縁性基板の前記搭載面内にある搭載領域の全体、前記第一導体層及び前記第一電子素子を覆う封止樹脂と、
    前記封止樹脂の全体を覆う金属製の枠体と、
    を備えたことを特徴とする半導体モジュール。
  2. 前記第一導体層と前記枠体とが接合されることを特徴とする請求項１に記載の半導体モジュール。
  3. 第二絶縁性基板と、
    前記第二絶縁性基板の搭載面に設けられた第二導体層と、
    前記第二導体層に設けられた第二電子素子と、をさらに備え、
    前記第一絶縁性基板と前記第二絶縁性基板との間に、前記第一導体層、前記第一電子素子、前記第二電子素子及び前記第二導体層が順に配置されていることを特徴とする請求項1又は２のいずれかに記載の半導体モジュール。
  4. 前記第一電子素子と前記第二電子素子とを接続する導体柱をさらに備えたことを特徴とする請求項３に記載の半導体モジュール。
  5. 前記第一電子素子及び前記第二電子素子の各々はパワーデバイスであることを特徴とする請求項３又は４のいずれかに記載の半導体モジュール。
  6. 前記枠体の外側に設けられ、前記封止樹脂と比較して難燃性の材料からなる外部樹脂をさらに備えたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体モジュール。
  7. 請求項１乃至６のいずれか１項に記載の前記半導体モジュールと、
    前記半導体モジュールを挿入するための凹部が設けられたヒートシンクと、
    を備えたことを特徴とする電子機器。
  8. 前記ヒートシンクの前記凹部と前記半導体モジュールとの間には潤滑剤が塗られていることを特徴とする請求項７に記載の電子機器。
  9. 前記ヒートシンクの前記凹部に挿入された前記半導体モジュールを覆う閉鎖部をさらに備えたことを特徴とする請求項７又は８のいずれかに記載の電子機器。
  10. 第一絶縁性基板、前記第一絶縁性基板の搭載面に設けられた第一導体層及び前記第一導体層に設けられた第一電子素子のうち、前記搭載領域の全体、前記第一導体層及び前記第一電子素子を金属製の枠体で覆うことと、
    前記枠体内に封止樹脂材料を注入することで、前記搭載領域の全体、前記第一導体層及び前記第一電子素子を封止樹脂で覆うことと、
    を備えたことを特徴とする半導体モジュールの製造方法。
  11. 前記枠体内に前記封止樹脂材料を注入する前に、前記枠体を金型内に設置することと、
    前記枠体内に前記封止樹脂材料を注入した後で、前記金型の一部を取り除くことと、
    前記金型の一部を取り除いた後で、前記金型内に外部樹脂材料を注入することで、前記枠体の外側に、前記封止樹脂と比較して難燃性の材料からなる外部樹脂を設けることと、
    をさらに備えたことを特徴とする請求項１０に記載の半導体モジュールの製造方法。
JP2016513152A 2015-04-28 2015-04-28 半導体モジュール及び半導体モジュールの製造方法 Active JP6166460B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/002284 WO2016174697A1 (ja) 2015-04-28 2015-04-28 半導体モジュール及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016174697A1 true JPWO2016174697A1 (ja) 2017-05-18
JP6166460B2 JP6166460B2 (ja) 2017-07-19

Family

ID=57198219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016513152A Active JP6166460B2 (ja) 2015-04-28 2015-04-28 半導体モジュール及び半導体モジュールの製造方法

Country Status (5)

Country Link
US (1) US9892993B2 (ja)
EP (1) EP3163608A4 (ja)
JP (1) JP6166460B2 (ja)
CN (1) CN106463481B (ja)
WO (1) WO2016174697A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
WO2019087540A1 (ja) * 2017-10-30 2019-05-09 住友電気工業株式会社 半導体モジュール
US11322448B2 (en) * 2018-01-17 2022-05-03 Shindengen Electric Manufacturing Co., Ltd. Electronic module
WO2019142254A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
WO2019142256A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
JP7006383B2 (ja) * 2018-03-06 2022-01-24 住友電気工業株式会社 光トランシーバ
CN110859054B (zh) * 2018-06-08 2022-08-30 新电元工业株式会社 半导体模块
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
KR20210063734A (ko) * 2019-11-25 2021-06-02 현대자동차주식회사 전력모듈 및 전력모듈에 적용되는 기판 구조
US20220352137A1 (en) * 2020-11-02 2022-11-03 Dynex Semiconductor Limited High power density 3d semiconductor module packaging
JP7118205B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JP2004327555A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置
JP2006202899A (ja) * 2005-01-19 2006-08-03 Toyota Motor Corp 半導体冷却装置
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
JP2009538534A (ja) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
JP2013171852A (ja) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd パワー半導体モジュール
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015076488A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765067B1 (fr) * 1997-06-19 1999-07-16 Alsthom Cge Alcatel Module d'electronique de puissance et un dispositif d'electronique de puissance pourvu de tels modules
EP1148547B8 (en) * 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
US7061103B2 (en) 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
CN100442483C (zh) * 2004-09-16 2008-12-10 夏普株式会社 半导体光器件、其制造方法、引线框以及电子设备
DE102005043928B4 (de) 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP4096992B2 (ja) * 2007-03-26 2008-06-04 株式会社日立製作所 半導体モジュールの製造方法
JP2010140969A (ja) * 2008-12-09 2010-06-24 Toyota Motor Corp 積層モジュール構造
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
US20120228757A1 (en) * 2009-11-25 2012-09-13 Toyota Jidosha Kabushiki Kaisha Cooling structure of semiconductor device
JP2011114176A (ja) 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP5382049B2 (ja) * 2010-06-30 2014-01-08 株式会社デンソー 半導体装置
JP5857464B2 (ja) 2011-06-16 2016-02-10 富士電機株式会社 パワー半導体モジュールおよびその製造方法
KR101926854B1 (ko) * 2012-02-09 2018-12-07 후지 덴키 가부시키가이샤 반도체 장치
JP2013191788A (ja) 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
CN104160503B (zh) * 2013-02-28 2017-03-08 新电元工业株式会社 模块、模块组合体以及模块的制造方法
JP6205824B2 (ja) 2013-04-26 2017-10-04 富士電機株式会社 パワーモジュール
CN104303289B (zh) * 2013-05-13 2017-10-24 新电元工业株式会社 电子模块及其制造方法
DE112014001487B4 (de) * 2013-10-03 2021-03-04 Fuji Electric Co., Ltd. Halbleitermodul
US20160329272A1 (en) * 2014-12-19 2016-11-10 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JP2004327555A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置
JP2006202899A (ja) * 2005-01-19 2006-08-03 Toyota Motor Corp 半導体冷却装置
JP2009538534A (ja) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
JP2013171852A (ja) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd パワー半導体モジュール
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015076488A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP3163608A4 (en) 2017-11-01
US9892993B2 (en) 2018-02-13
CN106463481A (zh) 2017-02-22
US20170133294A1 (en) 2017-05-11
EP3163608A1 (en) 2017-05-03
WO2016174697A1 (ja) 2016-11-03
JP6166460B2 (ja) 2017-07-19
CN106463481B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
JP6166460B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6086989B1 (ja) 半導体モジュール
US8637979B2 (en) Semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP5115594B2 (ja) 半導体モジュール
US7839004B2 (en) Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
US20100238627A1 (en) Power module
JP2012009569A (ja) 半導体モジュールの製造方法
KR102154874B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP5930070B2 (ja) 半導体装置
TWI614849B (zh) 封裝結構
KR102543528B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2014154613A (ja) 半導体装置およびその製造方法
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
JP2010034346A (ja) 回路装置
JP2010177619A (ja) 半導体モジュール
JP5536975B2 (ja) 回路装置およびその製造方法
JP5125530B2 (ja) 電力変換装置
WO2023074501A1 (ja) 半導体モジュール
JP7118839B2 (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
KR20220011512A (ko) 양면냉각형 전력반도체 디스크리트 패키지
KR20140077561A (ko) 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법
KR20160033999A (ko) 반도체 패키지 및 이를 이용한 반도체 패키지 모듈

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170622

R150 Certificate of patent or registration of utility model

Ref document number: 6166460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150